JPH0233976A - ツェナーダイオード - Google Patents
ツェナーダイオードInfo
- Publication number
- JPH0233976A JPH0233976A JP18402088A JP18402088A JPH0233976A JP H0233976 A JPH0233976 A JP H0233976A JP 18402088 A JP18402088 A JP 18402088A JP 18402088 A JP18402088 A JP 18402088A JP H0233976 A JPH0233976 A JP H0233976A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- region
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は主に定電圧源として用いられるツェナーダイ
オードに関するものである。
オードに関するものである。
第３図は、バイポーラＩＣ内において、縦型ｎｐｒ＋ト
ランジスタのエミッタとベースとを利用して形成された
従来のツェナーダイオード（エミッタ・ベースツェナー
）を示す断面図である。
ランジスタのエミッタとベースとを利用して形成された
従来のツェナーダイオード（エミッタ・ベースツェナー
）を示す断面図である。
同図において、ｐ型シリコン基板１上にエピタキシャル
成長によりｎ型エピタキシャル層〈以下、「ｎ型エビ層
」という。）２を形成しており、このｎ型エビ層２に選
択的にボロンＢ等を熱拡散・することでｐ型分子ｌｌｔ
層３を形成している。このｐ型分離層３はｎ型エビ層２
中に形成される半導体素子の素子分離を行う。
成長によりｎ型エピタキシャル層〈以下、「ｎ型エビ層
」という。）２を形成しており、このｎ型エビ層２に選
択的にボロンＢ等を熱拡散・することでｐ型分子ｌｌｔ
層３を形成している。このｐ型分離層３はｎ型エビ層２
中に形成される半導体素子の素子分離を行う。
また、ｐ型分！ｔＭｔ層３間のｎ型エビ層２の−に図部
中央に広くボロンイオンＢ＋等を選択的に注入し拡散す
ることでｐ型代−ス層４を形成している。
中央に広くボロンイオンＢ＋等を選択的に注入し拡散す
ることでｐ型代−ス層４を形成している。
さらに、このρ型ベース層４の一部分にボロンＢ等を選
択的に熱拡散することでｐ＋型型数散層５形成してる。
択的に熱拡散することでｐ＋型型数散層５形成してる。
このｐ＋型型数散層５ｐ型代−ス層４と後述する金属配
線８とのコンタク１〜抵抗値を低下させるために形成さ
れている。ｐ型代−ス層４の上層部にヒ素イオンへＳ＋
等を選択的に注入し、拡散することでｎ型エミツタ層６
を形成してる。このｎ型エミツタ層６はその底面及び側
面において、ｐ型代−ス層４とｐｎ接合部を形成してい
る。
線８とのコンタク１〜抵抗値を低下させるために形成さ
れている。ｐ型代−ス層４の上層部にヒ素イオンへＳ＋
等を選択的に注入し、拡散することでｎ型エミツタ層６
を形成してる。このｎ型エミツタ層６はその底面及び側
面において、ｐ型代−ス層４とｐｎ接合部を形成してい
る。
また、８はｎ型エミツタ層６及びｐ＋型型数散層５電気
的接続される金属配線、９はｎ型エビ層２の上面のうち
金属配線８が設けられていない部分に形成されている酸
化膜、１０は２５０〜４００℃下のプラズマＣＶＩ）法
により金属配線８と酸化膜９との上に形成される耐湿性
の高いプラズマ窒化膜ひある。このような構成において
、ρ型入−ス層４とｎ型エミツタ層６のｐｎ接合により
ツェナダイオードが形成される。
的接続される金属配線、９はｎ型エビ層２の上面のうち
金属配線８が設けられていない部分に形成されている酸
化膜、１０は２５０〜４００℃下のプラズマＣＶＩ）法
により金属配線８と酸化膜９との上に形成される耐湿性
の高いプラズマ窒化膜ひある。このような構成において
、ρ型入−ス層４とｎ型エミツタ層６のｐｎ接合により
ツェナダイオードが形成される。
第４図はツェナーダイオードの電流ニー電圧Ｖ特性を示
すグラフである。以下、同図を参照しつつ、ツェナー降
伏（ブレークダウン）に説明をする。、ｐ型代−ス層４
とｎ型エミツタ層６との間に逆方向電圧が印加されるよ
うに両層４，６の電位設定を行うと同図に示すように負
゛電圧Ｖ。（ツェナー電圧）で降伏現象を起こし、逆方
向に大電流が流れる。これがツェナー降伏である。
すグラフである。以下、同図を参照しつつ、ツェナー降
伏（ブレークダウン）に説明をする。、ｐ型代−ス層４
とｎ型エミツタ層６との間に逆方向電圧が印加されるよ
うに両層４，６の電位設定を行うと同図に示すように負
゛電圧Ｖ。（ツェナー電圧）で降伏現象を起こし、逆方
向に大電流が流れる。これがツェナー降伏である。
このようなツェナー降伏のうち、逆方向電圧が比較的高
い領域（シリコンでは約８ｖ以上）での降伏は、２次イ
オン化、即ち電子のなだれ降伏（アバランシコブレーク
ダウン）により起こり、逆方向電圧が比較的低い領域（
シリコンでは約４Ｖ以下）での降伏は、ｌ〜ンネル降伏
（ツェナーブレークダウン）により起こり、これらの中
間領域ではなだれ降伏、トンネル降伏の両者が混合して
起こると考えられている。このような性質をイイするツ
ェナーダイオードは定電圧回路やサージ保護回路等に利
用される。
い領域（シリコンでは約８ｖ以上）での降伏は、２次イ
オン化、即ち電子のなだれ降伏（アバランシコブレーク
ダウン）により起こり、逆方向電圧が比較的低い領域（
シリコンでは約４Ｖ以下）での降伏は、ｌ〜ンネル降伏
（ツェナーブレークダウン）により起こり、これらの中
間領域ではなだれ降伏、トンネル降伏の両者が混合して
起こると考えられている。このような性質をイイするツ
ェナーダイオードは定電圧回路やサージ保護回路等に利
用される。
一般にｐｎ接合間の空乏層幅Ｗ及びｐｎ接合にかかる電
界εは、ｐｎ接合が階段接合の場合には、・・・（１） ■ ε 工 −・・・（２） この電界εが所定レベル（１０６Ｖ／Ｃｍ程度）を越え
るとツェナー降伏が起こる。なお、ＮＡはアクセプタ濃
度、Ｎ、はドナー濃度、ε８はシリコンの誘電率、ｖｂ
ｌはｐｎ接合の拡散電圧（ビルトイン電圧）、ＶＲは逆
方向電圧である。Ｈ）、 ＜２）式より明らかなように
、不純物濃度Ｎ 、Ｎ がＤ 高いほど、空乏層幅Ｗが狭くなり、同一レベルの逆方向
電圧ｖＲに対してｐｎ接合にかかる電界εが高くなる。
界εは、ｐｎ接合が階段接合の場合には、・・・（１） ■ ε 工 −・・・（２） この電界εが所定レベル（１０６Ｖ／Ｃｍ程度）を越え
るとツェナー降伏が起こる。なお、ＮＡはアクセプタ濃
度、Ｎ、はドナー濃度、ε８はシリコンの誘電率、ｖｂ
ｌはｐｎ接合の拡散電圧（ビルトイン電圧）、ＶＲは逆
方向電圧である。Ｈ）、 ＜２）式より明らかなように
、不純物濃度Ｎ 、Ｎ がＤ 高いほど、空乏層幅Ｗが狭くなり、同一レベルの逆方向
電圧ｖＲに対してｐｎ接合にかかる電界εが高くなる。
従って、不純物濃度Ｎ 、Ｎ の高Ｄ
いｐｎ接合はどツェナー降伏が生じやすくなっている。
第５図はｐ型代−ス層４とｎ型エミツタ層６の深さ方向
における不純物プロファイルを示すグラフである。同図
において、ＮＤがｎ型エミツタ層６にＪ３けるドナー濃
度、ＮＡがｐ型代−ス層４におけるアクセプタ濃度であ
り、深さは酸化膜８直下をＯとしている。
における不純物プロファイルを示すグラフである。同図
において、ＮＤがｎ型エミツタ層６にＪ３けるドナー濃
度、ＮＡがｐ型代−ス層４におけるアクセプタ濃度であ
り、深さは酸化膜８直下をＯとしている。
同図に示すように、両不純物濃度Ｎ。、ＮＡがビークｌ
１ｆｉ（最大値）となっている領域は、通常、比較的浅
いｐＷ（ベース層４及びｎｖエミッタ層６を形成する関
係上深さＯの領域となる。このため、（１）式より深さ
Ｏ近傍におけるｐ型代−ス層４とｎ型エミツタ層６間の
側面のｐｎｔＩ合間の空乏層の幅が最も薄くなる。
１ｆｉ（最大値）となっている領域は、通常、比較的浅
いｐＷ（ベース層４及びｎｖエミッタ層６を形成する関
係上深さＯの領域となる。このため、（１）式より深さ
Ｏ近傍におけるｐ型代−ス層４とｎ型エミツタ層６間の
側面のｐｎｔＩ合間の空乏層の幅が最も薄くなる。
従って、深さＯ付近のｐｎ接合部の空乏層に約１０６ｖ
／ｃｌｌ＋以上の逆方向電界が印加されるようにｐ型ベ
ース層４側、ｎ型エミツタ層６側の電位設定を行うと、
該ｐｎ接合においてツェナー降伏を起こす。
／ｃｌｌ＋以上の逆方向電界が印加されるようにｐ型ベ
ース層４側、ｎ型エミツタ層６側の電位設定を行うと、
該ｐｎ接合においてツェナー降伏を起こす。
従来のツェナーダイオードは以上のように構成されてお
り、ツェナー降伏は、深さ０の酸化膜９直下のｐｎ接合
間で生じている。このため、このツェナーダイオードを
長時間使用して行くと、後述する理由によって、ｐｎ接
合面が酸化膜９と接する界面部分１１がダメージを受け
る。したがって、第６図に示すようにツェナーダイオー
ドを使用するにつれ、降伏電圧が上昇し、定電圧を得る
ことができないという問題点があった。
り、ツェナー降伏は、深さ０の酸化膜９直下のｐｎ接合
間で生じている。このため、このツェナーダイオードを
長時間使用して行くと、後述する理由によって、ｐｎ接
合面が酸化膜９と接する界面部分１１がダメージを受け
る。したがって、第６図に示すようにツェナーダイオー
ドを使用するにつれ、降伏電圧が上昇し、定電圧を得る
ことができないという問題点があった。
上記した問題点が生じる原因は以下のように考えられて
いる。酸化！ＩＩＪ９直下のｐ型代−ス層４゜ｎ型エミ
ツタ層６の側面のｐｎ接合間の高電界により、電子およ
び正孔（以下、総称して「ホットキャリア」という、）
が移動する。そして、この高エネルギーを有するホット
キャリアは酸化膜９に注入される。
いる。酸化！ＩＩＪ９直下のｐ型代−ス層４゜ｎ型エミ
ツタ層６の側面のｐｎ接合間の高電界により、電子およ
び正孔（以下、総称して「ホットキャリア」という、）
が移動する。そして、この高エネルギーを有するホット
キャリアは酸化膜９に注入される。
一方、酸化膜９上に形成されるプラズマ窒化膜１０はパ
ッシベーション効果が優れているため、ＩＣの最終保護
膜として不可欠な絶縁膜であるが、このプラズマ窒化膜
１０は比較的低温で製造されるため、膜中に多量の水素
を含んでいる。この水素はプラズマ窒化膜１０形成後の
他の工程における熱処理により容易に酸化膜９へ拡散し
ていく。
ッシベーション効果が優れているため、ＩＣの最終保護
膜として不可欠な絶縁膜であるが、このプラズマ窒化膜
１０は比較的低温で製造されるため、膜中に多量の水素
を含んでいる。この水素はプラズマ窒化膜１０形成後の
他の工程における熱処理により容易に酸化膜９へ拡散し
ていく。
その結果、酸化膜９に拡散してきた水素と、酸化膜９に
注入されたホットキャリアが次の反応を起こす。
注入されたホットキャリアが次の反応を起こす。
ｅ” ＋ｈ＋＋Ｈ２→ ２（］
このように電子ｅ−と正孔ｈ＋のホットキャリアｆＥ１
士の結合エネルギーが水素分子１−１２の原子間の結合
（結合エネルギー約４．５ｅｖ）を切る動きをする。切
り離された水素原子ト１が酸化膜９直下で次の反応を起
こす。
士の結合エネルギーが水素分子１−１２の原子間の結合
（結合エネルギー約４．５ｅｖ）を切る動きをする。切
り離された水素原子ト１が酸化膜９直下で次の反応を起
こす。
Ｓｉ Ｈ＋ｌ−１−シ Ｓ ｌ ＋ １−１２そ
の結果、界面準位となるｓｉ”、ｃ３価のシリコン）を
発生する。なお、この反応におけるシリ」ンは基板（ｐ
型代−ス層４．ｎ型エミツタ層６）側のシリコンである
。このようにホラ］・キャリア注入によってアクセプタ
型の界面準位が発生すると、酸化膜９直下のｐ型ベース
４．ｎ型エミツタ層６間の空乏層の幅Ｗが広がり亡すく
なる。、その結果、（２）式に示すように空乏層間にか
かる電界εの大きさが緩和し、第５図に示すように降伏
電圧は上昇でる。
の結果、界面準位となるｓｉ”、ｃ３価のシリコン）を
発生する。なお、この反応におけるシリ」ンは基板（ｐ
型代−ス層４．ｎ型エミツタ層６）側のシリコンである
。このようにホラ］・キャリア注入によってアクセプタ
型の界面準位が発生すると、酸化膜９直下のｐ型ベース
４．ｎ型エミツタ層６間の空乏層の幅Ｗが広がり亡すく
なる。、その結果、（２）式に示すように空乏層間にか
かる電界εの大きさが緩和し、第５図に示すように降伏
電圧は上昇でる。
この発明は上記のような問題点を解決するためになされ
たもので、ｐｎ接合上に形成される他の層の特性の影響
を受けることなく、かつ安定イ、ｆｆｉ定電圧を得るこ
とができるツェナーダイオードを提供することを目的と
する。
たもので、ｐｎ接合上に形成される他の層の特性の影響
を受けることなく、かつ安定イ、ｆｆｉ定電圧を得るこ
とができるツェナーダイオードを提供することを目的と
する。
この発明にかかるツェナーダイオードは、第１の導電型
の第１の半導体層と、前記第１の半導体層の上層部に形
成された第２の導電型の第２の半導体層と、前記第１の
半導体層内の前記第２の半導体層側面」二部に形成され
、前記第２の半導体層の不純物濃度より十分低濃度な前
記第２の導電型の第３の半導体層とを備えて構成されて
いる。
の第１の半導体層と、前記第１の半導体層の上層部に形
成された第２の導電型の第２の半導体層と、前記第１の
半導体層内の前記第２の半導体層側面」二部に形成され
、前記第２の半導体層の不純物濃度より十分低濃度な前
記第２の導電型の第３の半導体層とを備えて構成されて
いる。
〔作用）
この発明における第２の導電型箱３の半導体層は、第１
の半導体層内の第２の半導体層側面上部に形成され、そ
の不純物濃度は前記第２の半導体層の不純物濃度より十
分低濃度に設定されているため、第３の半導体層と第１
の半導体層間のｐｎ接合間における空乏層の幅はあまり
薄くならない。
の半導体層内の第２の半導体層側面上部に形成され、そ
の不純物濃度は前記第２の半導体層の不純物濃度より十
分低濃度に設定されているため、第３の半導体層と第１
の半導体層間のｐｎ接合間における空乏層の幅はあまり
薄くならない。
〔実施例〕
第１図はこの発明の一実施例あるツェナーダイオードを
示す断面図である。同図において１〜６゜８〜１０は従
来と同じであるので説明は省略するが、従来と異なりｐ
型ベース層４内のｎ型エミツタ層６の側面上部にドナー
濃度Ｎ。がｎ型エミツタ層６より十分に低いｎ−型拡散
層７を形成している。
示す断面図である。同図において１〜６゜８〜１０は従
来と同じであるので説明は省略するが、従来と異なりｐ
型ベース層４内のｎ型エミツタ層６の側面上部にドナー
濃度Ｎ。がｎ型エミツタ層６より十分に低いｎ−型拡散
層７を形成している。
第２図はｐ型代−ス層４．ｎ型エミツタ層６およびｎ
型拡散層７の深ざ方向にＪ３ける不純物プロファイルを
小すグラフである。同図においで、ＮＤｌがｎ型エミツ
タ層６におけるドナー１１１度、ＮＡがｐ型代−ス層４
におけるアクセプタ濃度、”Ｄ２がｎ 型拡散層７のド
ナー濃度であり、深さは酸化膜８直下をＯとしている。
型拡散層７の深ざ方向にＪ３ける不純物プロファイルを
小すグラフである。同図においで、ＮＤｌがｎ型エミツ
タ層６におけるドナー１１１度、ＮＡがｐ型代−ス層４
におけるアクセプタ濃度、”Ｄ２がｎ 型拡散層７のド
ナー濃度であり、深さは酸化膜８直下をＯとしている。
同図に示すように、ｎ−型拡散層７のドナー濃度ＮＤ２
をｎ型エミツタ層６のド犬−濃度Ｎ。１より十分に低濃
度に設定したため、このツェナーダイオード内のｐｎ接
合面の中で最もドブー濃１印が高い領域【ま、ｎ−型拡
散層７の底面がｎ型しミッタ層６と接づる位置（酸化膜
９直下からの深さｄｌ）の直下に相当する接合領域１２
どなる１、ぞ゛の結果、空乏層の幅が最も薄くなる領域
は、（１）式」：り上記接合領域１２どなり、最初にツ
ェナー降伏が生じるのは、この接合領域１２（つまりバ
ルク内の領域）となる。
をｎ型エミツタ層６のド犬−濃度Ｎ。１より十分に低濃
度に設定したため、このツェナーダイオード内のｐｎ接
合面の中で最もドブー濃１印が高い領域【ま、ｎ−型拡
散層７の底面がｎ型しミッタ層６と接づる位置（酸化膜
９直下からの深さｄｌ）の直下に相当する接合領域１２
どなる１、ぞ゛の結果、空乏層の幅が最も薄くなる領域
は、（１）式」：り上記接合領域１２どなり、最初にツ
ェナー降伏が生じるのは、この接合領域１２（つまりバ
ルク内の領域）となる。
このため、プラズマ窒化膜１０中の水素が酸化膜９に注
入されても、酸化膜９中の水素が深さｄ１近傍の領域１
２に到達する確率はほとんどないため、上記水素がツェ
ナー電圧に与える影響は実質的にぜ口となる。つまり、
空乏層の幅は上記領域近傍の不純物濃度Ｎ Ｎ（第
２図）のみＡｄ′Ｄｄ で決定され、プラズマ窒化膜１０中の水素濃度ににっで
は全く変化しない。
入されても、酸化膜９中の水素が深さｄ１近傍の領域１
２に到達する確率はほとんどないため、上記水素がツェ
ナー電圧に与える影響は実質的にぜ口となる。つまり、
空乏層の幅は上記領域近傍の不純物濃度Ｎ Ｎ（第
２図）のみＡｄ′Ｄｄ で決定され、プラズマ窒化膜１０中の水素濃度ににっで
は全く変化しない。
その結果、最終保護膜として水素を条間に含むプラズマ
窒化膜１０を用いてもツェナーダイオードが定電圧源と
して確実に動作できる。
窒化膜１０を用いてもツェナーダイオードが定電圧源と
して確実に動作できる。
なお、この実施例で１よ、ペースエミッタツェナーダイ
オードを構成するベース層をｐ型、エミツタ層をｎ型と
したが、ベース層、エミツタ層の導電型式のｐ、ｎは逆
でもよく、ざらにツェナーダイオードはエミッタベース
ツェナーダイオードに限定されない。
オードを構成するベース層をｐ型、エミツタ層をｎ型と
したが、ベース層、エミツタ層の導電型式のｐ、ｎは逆
でもよく、ざらにツェナーダイオードはエミッタベース
ツェナーダイオードに限定されない。
以上説明したように、この発明によれば、第２の導電型
の第３の半導体層は、第１の半導体層内の第２の半導体
層側面上部に形成され、その不純物濃度は前記第２の半
導体層の不純物濃度より十分低濃度に設定されているた
め、第１．第２の半導体層上に形成される他の層の特性
の影響を受けることなく、安定なツェナー電圧を得るこ
とができる効果がある。
の第３の半導体層は、第１の半導体層内の第２の半導体
層側面上部に形成され、その不純物濃度は前記第２の半
導体層の不純物濃度より十分低濃度に設定されているた
め、第１．第２の半導体層上に形成される他の層の特性
の影響を受けることなく、安定なツェナー電圧を得るこ
とができる効果がある。
第１図はこの発明の一実施例であるツェナーダイオード
を示す断面図、第２図は第１図で示したｐ型ベース層、
ｎ型エミツタ層及びｎ−型数ｒ１１層の深さ方向におけ
る不純物プロファイルを示すグラフ、第３図は従来のツ
ェナーダイオードを示す断面図、第４図はツェナーダイ
オードの電流−電圧特性を示すグラフ、第５図は第３図
で示したρ型ベース層とｎ型エミツタ層の深さ方向にお
ける不純物プロファイルを示づ一グラフ、第６図は従来
のツェナーダイオードの問題点を指摘したグラフである
。 図において、４はｐ型ベース層（第１の半導体層）、６
はｎ型エミツタ層（第２の半導体ＦＡ）、７はｎ−型拡
散層（第３の半導体層）である。 なお、各図中同一符号は同一または相当部分をホす。 第１ＷＡ
を示す断面図、第２図は第１図で示したｐ型ベース層、
ｎ型エミツタ層及びｎ−型数ｒ１１層の深さ方向におけ
る不純物プロファイルを示すグラフ、第３図は従来のツ
ェナーダイオードを示す断面図、第４図はツェナーダイ
オードの電流−電圧特性を示すグラフ、第５図は第３図
で示したρ型ベース層とｎ型エミツタ層の深さ方向にお
ける不純物プロファイルを示づ一グラフ、第６図は従来
のツェナーダイオードの問題点を指摘したグラフである
。 図において、４はｐ型ベース層（第１の半導体層）、６
はｎ型エミツタ層（第２の半導体ＦＡ）、７はｎ−型拡
散層（第３の半導体層）である。 なお、各図中同一符号は同一または相当部分をホす。 第１ＷＡ
Claims (1)
- （１）第１の導電型の第１の半導体層と、 前記第１の半導体層の上層部に形成された第２の導電型
の第２の半導体層と、 前記第１の半導体層内の前記第２の半導体層側面上部に
形成され、前記第２の半導体層の不純物濃度より十分低
濃度な前記第２の導電型の不純物を含んだ第３の半導体
層とを備えたツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18402088A JPH0233976A (ja) | 1988-07-22 | 1988-07-22 | ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18402088A JPH0233976A (ja) | 1988-07-22 | 1988-07-22 | ツェナーダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0233976A true JPH0233976A (ja) | 1990-02-05 |
Family
ID=16145936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18402088A Pending JPH0233976A (ja) | 1988-07-22 | 1988-07-22 | ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0233976A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165370A (ja) * | 2004-12-09 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| JP2008088870A (ja) * | 2006-09-29 | 2008-04-17 | Anest Iwata Corp | 吐出弁装置 |
| JP2011234615A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
| JP2011234614A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154980A (en) * | 1978-05-26 | 1979-12-06 | Nec Corp | Constant voltage diode |
-
1988
- 1988-07-22 JP JP18402088A patent/JPH0233976A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154980A (en) * | 1978-05-26 | 1979-12-06 | Nec Corp | Constant voltage diode |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165370A (ja) * | 2004-12-09 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| JP2008088870A (ja) * | 2006-09-29 | 2008-04-17 | Anest Iwata Corp | 吐出弁装置 |
| JP2011234615A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
| JP2011234614A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006479B1 (ko) | 래터럴 트랜지스터 | |
| US5349225A (en) | Field effect transistor with a lightly doped drain | |
| US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| US5034338A (en) | Circuit containing integrated bipolar and complementary MOS transistors on a common substrate | |
| US6249031B1 (en) | High gain lateral PNP and NPN bipolar transistor and process compatible with CMOS for making BiCMOS circuits | |
| US5394007A (en) | Isolated well and method of making | |
| US5082796A (en) | Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers | |
| US10026730B2 (en) | Single mask level including a resistor and a through-gate implant | |
| US4127860A (en) | Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact | |
| EP0176409B1 (en) | Cmos circuit having a reduced tendency to latch | |
| GB1046152A (en) | Diode structure in semiconductor integrated circuit and method of making same | |
| JP2002522925A (ja) | トレンチゲート半導体装置 | |
| US4724221A (en) | High-speed, low-power-dissipation integrated circuits | |
| US7309638B2 (en) | Method of manufacturing a semiconductor component | |
| US5347161A (en) | Stacked-layer structure polysilicon emitter contacted p-n junction diode | |
| KR890003827B1 (ko) | 고속 고집적 반도체소자(Bicmos)의 제조방법 | |
| US5081518A (en) | Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers | |
| CN1331209C (zh) | 半导体器件及其制造方法 | |
| US3635773A (en) | Method of manufacturing a semiconductor device comprising a zener diode and semiconductor device manufactured by using this method | |
| JPH0233976A (ja) | ツェナーダイオード | |
| US5336920A (en) | Buried avalanche diode having laterally adjacent semiconductor layers | |
| JP2518372B2 (ja) | 半導体装置 | |
| JP2605392B2 (ja) | 半導体装置 | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| US6306717B1 (en) | Method of manufacturing an avalanche diode with an adjustable threshold |