JPH023559B2 - - Google Patents

Description

請求の範囲 １ ３次元回路構造であつて、 (イ) 複数の平面的な、間隔をおいて重ねられたマ
ザーボードと、 (ロ) それぞれのマザーボードの１表面上に間隔を
おいて平行に配置された第１の複数の細長い零
挿入力コネクタと、 (ハ) 前記１表面上の零挿入力コネクタに対して直
交するようにそれぞれのマザーボードの反対側
の表面上に間隔をおいて平行に配置された第２
の複数の細長い零挿入力コネクタと、 (ニ) 前記第１および第２のコネクタの間の前記マ
ザーボードのそれぞれを選択的に貫通して延長
することによつて前記両コネクタを電気的に接
続する諸導電ピンと、 (ホ) それぞれの前記細長いコネクタ内に挿入され
前記マザーボードに対して垂直に配置される回
路担持カードと、 を備えており、それによつて前記第１の細長いコ
ネクタ内に挿入された前記カード上の回路が、前
記第２の細長いコネクタ内に挿入された前記カー
ド上の回路に電気的に接続されるようになつてい
る、３次元回路構造。

２ 請求の範囲第１項において、 (イ) 前記回路カードが全部で３階層をなすまで前
記構造が反復されている、 ３次元回路構造。

３ 請求の範囲第１項において、 (イ) それぞれの前記回路担持カードが複数のマト
リツクス状の交差部回路を担持していることに
よつて、径路指示形スイツチヤ装置を形成して
いる、３次元回路構造。

４ 請求の範囲第１項において、 (イ) １つおきの階層が同数の回路カードを有し、 (ロ) 間にある階層がもつと多い数の回路カードを
有する、 ３次元回路構造。

５ 請求の範囲第４項において、 (イ) １つおきの階層内のそれぞれの回路カードが
同数の交差部を有し、 (ロ) 間にある階層内のそれぞれの回路カードがも
つと少ない数の交差部を有する、 ３次元回路構造。

６ 請求の範囲第３項において、 (イ) それぞれの前記交差部回路が１方向性ソリツ
ドステート装置である、 ３次元回路構造。

７ 請求の範囲第３項において、 (イ) それぞれの前記交差部回路が２方向性装置で
ある、 ３次元回路構造。

８ 請求の範囲第１項において、 (イ) 少なくとも１つの零挿入力コネクタの導電ピ
ンと、 (ロ) 該１つの零挿入力コネクタと直交する零挿入
力コネクタの導電ピンとが、前記マザーボード
上の導電領域４０に相互に電気的に接触してい
る、 ３次元回路構造。

９ 請求の範囲第８項において、 (イ) 前記ピンが前記マザーボードを貫通して延長
しうるための孔が導電性を有するように該孔を
通してめつきされており、かつ選択的に前記導
電領域４０に電気的に接続されている、 ３次元回路構造。

１０ 請求の範囲第８項において、 (イ) 前記導電領域４０に電気的に接触していない
前記マザーボードを貫通して延長する複数の導
電ピンが相互に電気的に接続され、かつ電気的
接地に接続されている、 ３次元回路構造。

技術分野 本発明は、関連を有する多重電気回路の機械的
配置に関する。

背景技術 米国特許第3206648号には、金属製のＸおよび
Ｚ軸櫛部材とＹ軸母線との間に諸電子要素が間隔
をおいて接続される、準３次元構造が開示されて
いる。

しかし、それぞれの階層の間には細長い箱４７
が備えられ、その内部を多くの相互接続導線が通
らなくてはならないようになつている。

多数の絶縁性スペーサ３０が、櫛部材および母
線を支持するために使用されている。「３次元諸
導体の機能は、２方向性をもつている。」（第２
欄、第40−１行） マザーボードについては述べられておらず、零
挿入力コネクタについても述べられていない。こ
れらは、この発明の出願日の数年後に発明された
ものである。もちろん、マザーボードの一方の側
から他の側への、零挿入力コネクタピンによる調
整された接続については示唆されていない。

特許第3206648号においては、信号路は厳密に
２次元的になつており、制御回路のみが第３次元
に置かれている。

米国特許第3377515号には、複数の回路カード
を保持し、それらへの接続を形成するための２階
層ケージが開示されている。ケージ上の複数のフ
インガ対３０が、それぞれの回路カードに接触す
るようになつている。回路配置は２次元的であ
り、フインガ対を相互に接続する計画については
述べられていない。

発明の開示 複数の入力と、複数の出力とを有する電気回路
の、３次元的な機械的配置が提供される。構造は
階層的配置を有する。それは、介在するマザーボ
ードの間に、端縁部をマザーボード上に置いて配
置された、回路担持カードを含んでいる。マザー
ボード上の零挿入力（ZIF）コネクタが、回路担
持カードを収容して、その回路と選択的接触を行
なうようになつている。

ZIFコネクタの導電ピンは、マザーボードを貫
通して共通点電気接続を形成する。交互の階層の
ZIFコネクタは直交して配置される。

この構造においては、階層間の導電接続が不要
になる。

【図面の簡単な説明】

第１図は、３階層３次元回路構造の斜視立面図
である。

第２図は、第１図の構造の簡単化された図で、
接続計画がどのように実行されるかを示してい
る。

第３図は、３次元回路構造の拡大された分解詳
細図で、直交特徴を示している。

第４図は、ピン接続の交差部の平面図である。

第５図、第６図、および第７図は、交差接続の
別の様式を示す平面図である。

第８図は、本発明の３次元回路構造によつて実
現される径路指示スイツチヤの概略図である。

発明の最良の実施態様 本発明の本質的特徴は、マザーボードを貫通す
るピン接続がダイヤモンド形として示された、第
４図に示されている。これらは、複数のピンを接
続する導電領域である。

第１図には、完成した構造の説明図が示されて
いる。第１図において、１は上部階層または第１
階層の複数の回路カードを示している。

同様にして、２は中部または第２階層の複数の
回路カードを示している。これらのカードは第１
カードの配置に対して直交して（直角をなして）
配置されていることに注意すべきである。

次に、３は下部または第３階層の複数の回路カ
ードを示している。これらのカードは第２カード
の配置に対して直交して配置されている。その結
果、第１カードに対しては平行に配置されている
ことになる。

マザーボード４は第１階層と第２階層との間に
配置され、マザーボード５は第２階層と第３階層
との間に配置されている。これら２つのマザーボ
ードは機械的支持部材６によつて平行な位置関係
になるように間隔を与えられているが、支持部材
はこれらのマザーボードの前側および後側にも備
えて、機械的剛性を与えるようにしてもよい。第
１図には、わかり易くするためにこれらの支持部
材は示されていない。

マザーボード４の上には、第１複数、例えば８
個の、間隔を置いた、平行な、細長い、零挿入力
（ZIF）電気コネクタ７，７′，７″，７ⁿが存在す
る。これらはそれぞれ、等しい数のプリント回路
カード８，８′，８″，８ⁿに電気的に接触する。
これらの回路カードは、細長い案内９，９′，
９″９ⁿによつて機械的に支持される。

それぞれの回路カードに対して補助的電気接続
が行なわれうるように、回路カード、すなわち８
^ｎ、と同一複数の端縁コネクタ１０が、それぞれ
のZIFコネクタ７ⁿと個々に整列して、後部鉛直
壁１１上に取付けられている。

上部平面フレーム部材１２は、壁１１に堅固に
取付けられているとともに、左右両側においても
同様に取付けられて、機械的強度を与える。これ
ら両側は補助的意味しかもたないので、わかりや
すくするために図には示してない。

フレーム全体の製造が終つて組立てを行なう際
には、いくつかの回路カード８，−８ⁿを、対応す
るZIFコネクタ７，−７ⁿと案内９，−９ⁿとの間に、
カードの（左）端部にある接点が端縁コネクタ１
０等に入つて完全に係合するまで、押し込む。

第２階層２は、全階層が階層１に対して直交関
係にあることを除けば、本来階層１と同じもので
ある。いくつかの平行に配置されたZIFコネクタ
１７，−１７ⁿがいくつかの回路カード１８，−１
８ⁿを保持し、これらのカードはまたZIFコネク
タ２７，−２７ⁿによつても支持される。

第２階層内の回路カードの数、例えば10個、
は、この構造の全体的回路に対する要求によつて
支配される。複数の端縁コネクタ２０が備えられ
ている。

第３階層３は、本来、階層１を逆にしたものと
同じである。

マザーボード５の下面上には、複数の、間隔を
置いた、平行な、細長いZIFコネクタ２３，２
３′，２３″，２３ⁿが配置されている。これらは、
マザーボード４上の前述の同様なコネクタ系列
７，−７ⁿと整列している。

コネクタ２３，−２３ⁿのそれぞれは、等しい数
のプリント回路カード２８，２８′，２８″，２８
^ｎと係合し、これと電気的に接触する。これらの
回路カードは、下部平面フレーム部材２２に取付
けられた細長い案内２９，２９′，２９″，２９ⁿ
によつて機械的に支持される。フレーム部材２２
は、フレーム部材１２を逆にしたものに相当す
る。

同様にして、回路カード２８，−２８ⁿに対する
補助接続が、回路カードと同じ複数の端縁コネク
タ３０によつて形成される。これらのコネクタは
後部鉛直壁３１上に、それぞれのZIFコネクタ２
３，−２３ⁿと個個に整列して取付けられている。

フレーム部材２２は壁３１に堅固に取付けられ
ており、壁３１はまたマザーボード５にも堅固に
取付けられている。フレーム部材２２はまた、機
械的強度を増すために左右両側においても同様に
取付けられうる。これら両側は、補助的意味しか
もたないので、図示されていない。

第３図の７のようなそれぞれのZIFコネクタ
は、鉛直な両内表面に沿つて、多数の隣接しては
いるが電気的には分離されている接点３３を担持
している。これらの接点は、カード８上の接点３
４（第１図）のような回路カード上の接点と連接
する。それぞれの接点３３とピン３５とは相互に
機械的および電気的に取付けられており、ピンは
コネクタのボデーの絶縁材を貫通して延長する。

例えば、ZIFコネクタ７におけるこれらのピン
はまた、第４図の４に示されているパターンの３
７および３７Ａにおいてマザーボードを貫通す
る。３７および３７Ａは、めつきされた貫通孔で
ある。すなわち、それぞれの白い内部領域は孔で
あり、周囲の黒い部分は孔内部およびマザーボー
ド４のそれぞれの面上の広い領域上の電気めつき
である。それぞれのピン３５は、アーバプレスに
よるなどして孔３７内へ押し込まれ、それによつ
て孔内の電気めつきとピンとの間に、しつかりし
た機械的および電気的接触が形成される。

８のような１回路カード上の回路を、１８のよ
うな他のカード上の他の回路に接続するために
は、あるピンのみが利用される。これらは、ダイ
ヤモンド形導電領域４０内の諸孔に押し込まれた
ピンである。水平に並んだ２つの孔は、孔３７お
よび３７Ａと整列しているので、ピン３５のある
ものを受け入れる。鉛直に並んだ２つの孔は、孔
４１および孔４１Ａと整列しているので、ピン３
９のあるものを受け入れる。従つて、1ZIFコネ
クタからマザーボードの反対側にあるそれに隣接
した1ZIFコネクタへ４個のピンが電気的に相互
接続されて、重複性をもつた電気的接触を与える
ことになる。

１回路カードから関連他カードへの回路接続の
ために、どのピンが利用されるかは、第３図の分
解図に示されている。ZIFコネクタ７の前部の２
ピン３５が導電領域４０を貫通する。同様にし
て、ZIFコネクタ１７の前部の２ピン４２が同じ
導電領域４０を貫通する。

これによつて、第８図の接続５０のような階層
間の１接続が形成される。また例えば総数で80接
続という多数の同様な接続が同様にして形成され
る。

第８図においては、通常の線描割付け上、接続
５０が比較的に長くなつていることに注意すべき
である。しかし、第４図においては同じ接続は、
領域４０内の１ピンから隣接ピンまでのわずか数
ミリメートル（mm）の長さしかもつていない。

第４図においては、導電領域４０Ａの周囲に８
個の点線の「孔」がある。４０などの他領域の周
囲には、これらの孔がない。このことは、ある３
５および３９のようなピンが、対応するZIFコネ
クタから除去されることによつて、領域４０Ａお
よび４０などの他領域に入る所望ピンに対する所
望の作業空間が与えられることを示す。

多数の整列したピンおよび孔３７，３７Ａ，４
１，４１Ａ、等は、接地接続として用いられるこ
とによつて、循環電流を防止するための望ましい
接地面を形成する。適当な母線が、このようにし
て形成された導電面を、フレーム６，１１，２
２、等に接続するなどして、接地に接続する。

マザーボードの孔に圧力嵌めによつて嵌め込ま
れる極めて多数のピンは、堅固で耐久的な全体的
構造を形成するのに十分役立つことがわかつてい
る。しかし、それぞれの端部に通常５２のような
１対のねじが備えられ、マザーボードのねじ穴、
またはナツト（図示されていない）のいずれかに
よつて、それぞれのZIFコネクタをマザーボード
に固定するようになつている。

第５図には、第４図の導電領域４０に代わる別
の配置が示されている。第５図には、２つの異な
つた形式のZIFコネクタが、特に協働行間の間隔
が相異なる場合について示されている。５５に示
されている水平方向の孔の行は、５６に示されて
いる直交して配列された孔の行よりも大きい間隔
を有する。

代表的には、導電領域５７，５８，５９、およ
び６０が、行５５および５６を３つのピンからな
るグループをなすようにして接続する。このよう
にすれば、平衡音声信号またはデータの２方向流
のスイツチングなどのための、２重路が形成され
る。

第６図には、もう１つの導電領域の配置が示さ
れている。マザーボード上の４つの斜めな導電領
域は、それぞれ２つのピンを接続しており、２つ
のピンはそれぞれ行５５および５６に属してい
る。これによつて４つの径路が形成される。十字
状の輪郭は非導電領域を示しているが、領域６２
は導電領域である。

第７図には、さらにもう１つの配置が示されて
いる。中央部の４つの導電孔６５において、それ
ぞれの行６６および６７からの１つのピンが１つ
の孔を占める。隣接するピンは除去されない。

本発明の回路構造の典型的な電気的応用には、
径路指示スイツチヤがある。これは、押しボタン
スイツチボードの操作により、いくつかの、例え
ば100個の、入力を100個の出力の任意のものに接
続することができる装置である。

第１図において、極めて多数の長方形素子７０
は交差部、すなわち「オン」状態においては信号
伝送を行ない、「オフ」状態においては信号伝送
を阻止する、複数のトランジスタ装置である。

これらの素子は固有のキヤパシタンスが小さ
く、「オン」および「オフ」状態の変化が、これ
らの要素を含む全体回路に対して顕著な影響を与
えないようなものであることが望ましい。接合部
間のキヤパシタンスが極めて小さいRCAの
CA3127Eのような、ギガヘルツ周波数範囲に対
して適する集積回路素子が適当である。通常は、
それぞれの交差部に対し、エミツタホロワ出力を
有する３トランジスタが使用される。このように
構成された場合、この径路指示スイツチヤは、音
声周波数またはビデオ周波数信号のいずれにも適
する。

第８図の回路構成は、スイツチングのための電
気的径路がどのように配置されるかを詳細に示し
ている。

階層１への入力７１は、「Ｘ」にある交差部接
続７０へ入る。この入力は、それを通つて階層１
から導線５０上へ出る。導線５０は実際には、前
に説明された第３図の導電領域４０である。この
接続は、階層２の入力７２に至る。

階層２からの信号出力は階層３の入力７３に入
り、その交差部「Ｘ」に至つた後、出力端子７４
から出る。

処理される信号は３階層を全て通過しているこ
とに注意すべきである。これは、従来技術との相
違点である。

上述の「Ｘ」径路は、入力７１からの信号に対
する通常の径路である。もし、この径路がとれな
かつた場合には、導線７６が使用される。これ
は、第２グループの他の回路カード７７を経て、
第３カードグループ３の第２入力８１へ、さらに
出力７４へと伝送を行なう。

通常の使用においては、いくつかの入力が同時
にグループ１上に印加され、これらに対応する選
択された出力が生じる。この装置は、３段階径路
指示スイツチヤとしては、Charles Clos形のもの
である。

第８図のカード７８は、第１グループの第２カ
ードを示しており、入力７９を有する。この入力
は第１階層の出力に至つた後、第２階層カード２
の第２入力８０に入る。

第２図の簡単化された図においては、上部の３
カード８，８′、および８ⁿは、第１図の第１階層
１内にあるものである。

直交関係にあるカード１８，１８′、および１
８ⁿは、第１図の第２階層２内にあるものである。

第１入力を追跡すると、これは７１において最
初の第１階層カード８に入る。それは出力４０へ
進むが、出力４０は第４図に示されている導電領
域４０の１つである。そこから最初の第２階層カ
ード１８の点７２に至る。そこからもう１つの導
電領域４０を通過して、最初の第３階層カード２
８の点７３に至る。この信号は、カード２８を出
力７４から出る。

他の諸入力は、実線および点線および「Ｘ」点
によつて示されているように、径路指示スイツチ
ヤを通る、異なつてはいるが何等である諸径路を
とる。

この構造における、導電領域４０を経ての極め
て短い相互接続によつて、例えば、優れた電気的
特性をもつた径路指示スイツチヤが得られる。キ
ヤパシタンスは小さく、インダクタンスは極めて
小さい。また、他の導線の近くを通る比較的長い
導線が使用されていないことによつて、漏話が大
幅に消去される。

第１図においては、第１階層１内に８回線カー
ド、第２階層２内に10回路カード、第３階層３内
に８回路カードが示されている。各階層のカード
数として、これらの数のみが用いられるわけでは
ない。カード数は、スイツチヤの入力および出力
の数に基づくスイツチヤの最終的な大きさによ
る。

他のカード数の組としては、第１階層内の10カ
ード、第２階層内の19カード、第３階層内の10カ
ードというものがある。

ZIFコネクタの好ましい組立方法としては、ま
ず、個々の接点を、そのピンがマザーボードの孔
に入るようにして挿入する。次に、ハウジング、
すなわち側面部材および底面部材をアーバプレス
およびジグを用いて組立てる。

例示された径路指示スイツチヤに用いられるト
ランジスタ交差部は、信号流に関して１方向性の
ものである。全ての信号流は、入力から出力へ伝
送される。

74LS365ヘクス３状態バツフアのような３状態
バツフア集積回路を、トランジスタ交差部の代わ
りに用いた別の構造にすれば、２方向性の信号流
が得られる。機械的リレーまたはシリコン制御整
流器（SCR）もまた適する。

３段階（階層）構造と、導電領域４０を経ての
極めて短い相互接続とにより、本発明の回路構造
の大きさは、この種の従来装置の大きさの約1/4
になる。これは重要な実用上の利点である。

それぞれのZIFコネクタは絶縁材料から成る端
部ラツチ２１（第１図）を備えており、この端部
ラツチがヒンジによつて開かれると回路カードが
コネクタ内に入りうるようになり、カードの端部
上で手動によつて閉鎖されるとカードを保持する
ようになる。

第１図においては、いくつかのソリツドステー
ト交差部の集積回路７０の数は、第１および第３
階層のそれぞれの鉛直行では７個、第２階層の鉛
直行では６個として示されている。

代表的な１実施例には、10個の第１マトリツク
ス、19個の第２マトリツクス、および10個の第３
マトリツクスが用いられる。７のような１つの第
１カードは、19個の出力を有し、そのそれぞれは
第２カードへの入力となる。また、第２カードの
それぞれの出力は、第３カードへの入力となる。

しかし、「Ｘ」点の集積回路７０の数はスイツ
チングの要求程度によつて変動しうるものであ
り、例えばそれぞれの鉛直行において10個になる
こともありうる。

以上においては、本発明の回路構造を説明する
ために３段階の径路指示スイツチヤについて述べ
た。ここに述べた技術を単に拡張するだけで、
５、７、または９段階のスイツチヤをも構成する
ことができる。

本発明の接続および回路構造は、アナログ信号
のみならずデイジタル信号を伝送するのにも適し
ている。