JPH023568B2 - - Google Patents
Info
- Publication number
- JPH023568B2 JPH023568B2 JP2631980A JP2631980A JPH023568B2 JP H023568 B2 JPH023568 B2 JP H023568B2 JP 2631980 A JP2631980 A JP 2631980A JP 2631980 A JP2631980 A JP 2631980A JP H023568 B2 JPH023568 B2 JP H023568B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- terminal
- command signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
Landscapes
- Electronic Switches (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は、コマンドパルス発生回路、特に、通
信装置等の遠隔操作のため、動作の起動及び停止
のためのコマンドパルスを供給する場合のコマン
ドパルス発生回路に関する。
信装置等の遠隔操作のため、動作の起動及び停止
のためのコマンドパルスを供給する場合のコマン
ドパルス発生回路に関する。
従来のコマンドパルス発生回路は、２個のコマ
ンド信号制御形スイツチ回路と、電荷蓄積コンデ
ンサとを含み、第１図のように構成されている。
ンド信号制御形スイツチ回路と、電荷蓄積コンデ
ンサとを含み、第１図のように構成されている。
第１図において、電源印加端子１および入力リ
ターン端子２の端子間にコマンドパルス発生用の
電荷蓄積コンデンサ３が接続されている。この電
荷蓄積コンデンサ３の出力端子は２つのコマンド
信号によりそれぞれ制御される２つのコマンド信
号制御形スイツチ回路であるトランジスタ４およ
び５のそれぞれの入力端子であるコレクタに接続
され、このトランジスタ４および５の導通遮断を
制御するベースにはコマンド信号入力端子６およ
び７が接続されている。更に、外部回路とし、電
源印加端子１および入力リターン端子２の間に電
源インピーダンスR1（Ω）を有する電源Ｅ（ｖ）
の電源回路が接続され、出力端子８および出力リ
ターン端子１０の間に負荷抵抗R3（Ω）を有する
第２の負荷回路が、かつ出力端子９および出力リ
ターン端子１１の間に負荷抵抗R5（Ω）を有する
第１の負荷回路が接続されている。
ターン端子２の端子間にコマンドパルス発生用の
電荷蓄積コンデンサ３が接続されている。この電
荷蓄積コンデンサ３の出力端子は２つのコマンド
信号によりそれぞれ制御される２つのコマンド信
号制御形スイツチ回路であるトランジスタ４およ
び５のそれぞれの入力端子であるコレクタに接続
され、このトランジスタ４および５の導通遮断を
制御するベースにはコマンド信号入力端子６およ
び７が接続されている。更に、外部回路とし、電
源印加端子１および入力リターン端子２の間に電
源インピーダンスR1（Ω）を有する電源Ｅ（ｖ）
の電源回路が接続され、出力端子８および出力リ
ターン端子１０の間に負荷抵抗R3（Ω）を有する
第２の負荷回路が、かつ出力端子９および出力リ
ターン端子１１の間に負荷抵抗R5（Ω）を有する
第１の負荷回路が接続されている。
コマンド入力端子６にコマンド信号が供給され
ると、第２のトランジスタ４がオンとなる。この
ときのトランジスタ４の直流抵抗をR2（Ω）とす
る。コマンド信号が供給されたとき、第２の負荷
回路に流れる電流it8は、コンデンサ３に蓄えられ
た電荷を含めた過渡電流と定常電流の和となる。
この負荷回路電流it8は次の(1)式で示される。
ると、第２のトランジスタ４がオンとなる。この
ときのトランジスタ４の直流抵抗をR2（Ω）とす
る。コマンド信号が供給されたとき、第２の負荷
回路に流れる電流it8は、コンデンサ３に蓄えられ
た電荷を含めた過渡電流と定常電流の和となる。
この負荷回路電流it8は次の(1)式で示される。
it8＝（dq38／dt）＋ic8
＝（Vt8・eT／Rt8）＋Ic8……(1)
ここで、Vt8＝Ｅ−〔（R2＋R3）・Ｅ／（R1＋R2
＋R3）〕 ＝R1・Ｅ／（R1＋R2＋R3） Rt8＝（R2＋R3） Ｔ＝−ｔ／τt8＝−ｔ／C3・Rt8 ｔ：時間 Ic8＝Ｅ／（R1＋R2＋R3） C3＝コンデンサ３の容量 q38＝コンデンサ３から放電される電荷 第２図は第１図に示す従来の回路における負荷
回路電流を示す。負荷回路電流it8は第２図中のａ
となる。
＋R3）〕 ＝R1・Ｅ／（R1＋R2＋R3） Rt8＝（R2＋R3） Ｔ＝−ｔ／τt8＝−ｔ／C3・Rt8 ｔ：時間 Ic8＝Ｅ／（R1＋R2＋R3） C3＝コンデンサ３の容量 q38＝コンデンサ３から放電される電荷 第２図は第１図に示す従来の回路における負荷
回路電流を示す。負荷回路電流it8は第２図中のａ
となる。
次に、コマンド信号入力端子７にコマンド信号
が入力されると、同様にして、第１の負荷回路に
過渡電流と定常電流が流れる。第１のトランジス
タ５の直流抵抗をR4（Ω）とする。直流抵抗R4お
よび負荷抵抗R5と直流抵抗R2および負荷抵抗R3
とがそれぞれ等しい場合には、負荷回路に流れる
電流は(1)式と同じになり、等しい電流が流れる。
コマンド入力端子６および７にコマンド信号が同
時に入力されると、コンデンサ３から供給される
過渡電流は、第１および第２の負荷回路に供給さ
れ、負荷抵抗R3およびR5が等しいと半分の値と
なる。コマンド信号が同時に入力されたときの電
流値は第２図中のｂとなる。従つて、第１および
第２の負荷回路は共に、半分の電流値では電流不
足のため動作しない。
が入力されると、同様にして、第１の負荷回路に
過渡電流と定常電流が流れる。第１のトランジス
タ５の直流抵抗をR4（Ω）とする。直流抵抗R4お
よび負荷抵抗R5と直流抵抗R2および負荷抵抗R3
とがそれぞれ等しい場合には、負荷回路に流れる
電流は(1)式と同じになり、等しい電流が流れる。
コマンド入力端子６および７にコマンド信号が同
時に入力されると、コンデンサ３から供給される
過渡電流は、第１および第２の負荷回路に供給さ
れ、負荷抵抗R3およびR5が等しいと半分の値と
なる。コマンド信号が同時に入力されたときの電
流値は第２図中のｂとなる。従つて、第１および
第２の負荷回路は共に、半分の電流値では電流不
足のため動作しない。
従つて、このような場合に、出力端子８および
９に供給する電流量に差をつけることができず、
有効なコマンドパルスが発生しなくなる。
９に供給する電流量に差をつけることができず、
有効なコマンドパルスが発生しなくなる。
それゆえ、従来のコマンドパルス発生回路は、
コマンド信号が同時に供給されたときに有効なコ
マンドパルスが発生しないという欠点がある。
コマンド信号が同時に供給されたときに有効なコ
マンドパルスが発生しないという欠点がある。
本発明の目的は、コマンド信号が同時に供給さ
れた場合においても、有効なコマンドパルスが発
生するコマンドパルス発生回路を供給することに
ある。
れた場合においても、有効なコマンドパルスが発
生するコマンドパルス発生回路を供給することに
ある。
本発明のコマンドパルス発生回路は、電源印加
端子と入力リターン端子間に接続された第１の電
荷蓄積コンデンサと、一端が前記電源印加端子に
接続された非可逆素子と、前記非可逆素子の他端
と前記入力リターン端子間に接続された第２の電
荷蓄積コンデンサと、入力端子が前記電源印加端
子に接続され第１のコマンド信号入力端子に供給
されたコマンド信号に応じて第１のコマンドパル
スを発生する。第１のコマンド信号制御形スイツ
チ回路と、入力端子が前記非可逆素子の他端に接
続され第２のコマンド信号入力端子に供給された
コマンド信号に応じて前記第１のコマンドパルス
よりも電源量が大なる第２のコマンドパルスを発
生する第２のコマンド信号制御形スイツチ回路と
を含んで構成される。
端子と入力リターン端子間に接続された第１の電
荷蓄積コンデンサと、一端が前記電源印加端子に
接続された非可逆素子と、前記非可逆素子の他端
と前記入力リターン端子間に接続された第２の電
荷蓄積コンデンサと、入力端子が前記電源印加端
子に接続され第１のコマンド信号入力端子に供給
されたコマンド信号に応じて第１のコマンドパル
スを発生する。第１のコマンド信号制御形スイツ
チ回路と、入力端子が前記非可逆素子の他端に接
続され第２のコマンド信号入力端子に供給された
コマンド信号に応じて前記第１のコマンドパルス
よりも電源量が大なる第２のコマンドパルスを発
生する第２のコマンド信号制御形スイツチ回路と
を含んで構成される。
すなわち、本発明のコマンドパルス発生回路
は、コマンド信号をコマンド信号制御形スイツチ
回路に供給して、コマンドパルスを発生させるコ
マンドパルス発生回路において、入力側に電源印
加端子と入力リターン端子および２つのコマンド
信号入力端子を有し、前記電源印加端子と入力リ
ターン端子間に第１の電荷蓄積コンデンサを接続
し、前記電源印加端子に第１のコマンド制御形ス
イツチ回路を接続するとともにダイオードの一方
の端子を接続し、該ダイオードの他方の端子に第
２のコマンド信号制御形スイツチ回路の入力端子
を接続し、さらに、前記第２のコマンド信号制御
形スイツチ回路の入力端子と前記入力リターン端
子間に第２の電荷蓄積コンデンサを接続し、前記
第１および第２のコマンド信号制御形スイツチ回
路の出力端子を出力端子とし、第２のコマンド信
号制御形スイツチ回路の出力端子から供給される
電流量が第１のコマンド信号制御形スイツチ回路
の出力端子から供給される電流量よりも大きくな
るようにして構成される。
は、コマンド信号をコマンド信号制御形スイツチ
回路に供給して、コマンドパルスを発生させるコ
マンドパルス発生回路において、入力側に電源印
加端子と入力リターン端子および２つのコマンド
信号入力端子を有し、前記電源印加端子と入力リ
ターン端子間に第１の電荷蓄積コンデンサを接続
し、前記電源印加端子に第１のコマンド制御形ス
イツチ回路を接続するとともにダイオードの一方
の端子を接続し、該ダイオードの他方の端子に第
２のコマンド信号制御形スイツチ回路の入力端子
を接続し、さらに、前記第２のコマンド信号制御
形スイツチ回路の入力端子と前記入力リターン端
子間に第２の電荷蓄積コンデンサを接続し、前記
第１および第２のコマンド信号制御形スイツチ回
路の出力端子を出力端子とし、第２のコマンド信
号制御形スイツチ回路の出力端子から供給される
電流量が第１のコマンド信号制御形スイツチ回路
の出力端子から供給される電流量よりも大きくな
るようにして構成される。
さらに、また、本発明のコマンドパルス発生回
路は複数のコマンド信号入力端子、コマンドパル
ス出力端子、ダイオード、電荷蓄積コンデンサお
よびコマンド信号制御形スイツチ回路で形成され
てもよく構成される。
路は複数のコマンド信号入力端子、コマンドパル
ス出力端子、ダイオード、電荷蓄積コンデンサお
よびコマンド信号制御形スイツチ回路で形成され
てもよく構成される。
次に、本発明の実施例について、図面を用いて
詳細に説明する。
詳細に説明する。
第３図は本発明の一実施例を示す回路図であつ
て、入力側の電源印加端子１がコマンドパルス発
生用の電荷蓄積コンデンサ３に接続され、この電
荷蓄積コンデンサ３を経て、コマンド信号制御形
スイツチ回路であるトランジスタ４の入力端子で
あるコレクタに非可逆素子であるダイオード１２
および誤動作を防止するために追加された電荷蓄
積コンデンサ１３を直列および並列に各々接続す
る。更に、外部回路とし、従来例で示したと同様
な電源回路、第１および第２の負荷回路が接続さ
れている。
て、入力側の電源印加端子１がコマンドパルス発
生用の電荷蓄積コンデンサ３に接続され、この電
荷蓄積コンデンサ３を経て、コマンド信号制御形
スイツチ回路であるトランジスタ４の入力端子で
あるコレクタに非可逆素子であるダイオード１２
および誤動作を防止するために追加された電荷蓄
積コンデンサ１３を直列および並列に各々接続す
る。更に、外部回路とし、従来例で示したと同様
な電源回路、第１および第２の負荷回路が接続さ
れている。
コマンド信号がコマンド信号入力端子に供給さ
れる場合の電流値は、過渡電流と定常電流の和で
あり、従来例で説明したと同様に求めることがで
きる。
れる場合の電流値は、過渡電流と定常電流の和で
あり、従来例で説明したと同様に求めることがで
きる。
コマンド入力端子６にコマンド信号が入力され
ると、第２の負荷回路にはコンデンサ３および１
３に蓄れられた電荷による過渡電流が流れる。こ
の電流値は第４図中のａで示される。コマンド入
力端子７にコマンド信号が入力されると、第１の
負荷回路には、第４図中のｂで示されるコンデン
サ３のみによる過渡電流が流れる。このときコン
デンサ１３の蓄積電荷は、ダイオード１２が逆方
向となるため、出力端子９および出力リターン端
子１１間には出力されない。コマンド入力端子６
および７に同時にコマンド信号が入力されると、
第２の負荷回路には、コンデンサ３に蓄えられた
電荷の半分とコンデンサ１３に蓄えられた電荷と
による過渡電流が流れる。第２の負荷回路に流れ
るこのときの電流は第４図中のＣで示される。一
方、第１の負荷回路にはコンデンサ３に蓄えられ
た電荷の半分による過渡電流が流れる。このとき
コンデンサ１３の蓄積電荷は、ダイオード１２が
逆方向となり、出力端子９および出力リターン端
子１１間には出力されない。この電流は第４図中
のｄで示される。従つて、第４図中の電流ｃおよ
びｄで明確なように、コマンド信号がコマンド入
力端子６および７に同時に入力されても、第２の
負荷回路は確実に動作し、第１の負荷回路は電流
不足で動作しない。
ると、第２の負荷回路にはコンデンサ３および１
３に蓄れられた電荷による過渡電流が流れる。こ
の電流値は第４図中のａで示される。コマンド入
力端子７にコマンド信号が入力されると、第１の
負荷回路には、第４図中のｂで示されるコンデン
サ３のみによる過渡電流が流れる。このときコン
デンサ１３の蓄積電荷は、ダイオード１２が逆方
向となるため、出力端子９および出力リターン端
子１１間には出力されない。コマンド入力端子６
および７に同時にコマンド信号が入力されると、
第２の負荷回路には、コンデンサ３に蓄えられた
電荷の半分とコンデンサ１３に蓄えられた電荷と
による過渡電流が流れる。第２の負荷回路に流れ
るこのときの電流は第４図中のＣで示される。一
方、第１の負荷回路にはコンデンサ３に蓄えられ
た電荷の半分による過渡電流が流れる。このとき
コンデンサ１３の蓄積電荷は、ダイオード１２が
逆方向となり、出力端子９および出力リターン端
子１１間には出力されない。この電流は第４図中
のｄで示される。従つて、第４図中の電流ｃおよ
びｄで明確なように、コマンド信号がコマンド入
力端子６および７に同時に入力されても、第２の
負荷回路は確実に動作し、第１の負荷回路は電流
不足で動作しない。
このように、コマンド信号が同時に２つのコマ
ンド信号入力端子に供給されても、異つた電流量
のコマンドパルスが発生し、より大きなコマンド
パルスにより、接続される装置が動作するので、
誤つた動作を取り除くことができる。
ンド信号入力端子に供給されても、異つた電流量
のコマンドパルスが発生し、より大きなコマンド
パルスにより、接続される装置が動作するので、
誤つた動作を取り除くことができる。
上述の実施例では、コマンド信号入力端子およ
びコマンドパルスの出力端子が２ケの場合につい
て説明したが、それらの端子が各々３ケ以上とな
つても同様の効果を生ずるのは勿論である。
びコマンドパルスの出力端子が２ケの場合につい
て説明したが、それらの端子が各々３ケ以上とな
つても同様の効果を生ずるのは勿論である。
また、非可逆素子を２つのコマンド信号制御形
スイツチ回路の片側に設けているが、これらのコ
マンド信号制御形スイツチ回路の双方に設け、か
つ、電荷蓄積コンデンサを設けても電荷蓄積コン
デンサのそれぞれの容量を変えれば同様な動作を
することになる。
スイツチ回路の片側に設けているが、これらのコ
マンド信号制御形スイツチ回路の双方に設け、か
つ、電荷蓄積コンデンサを設けても電荷蓄積コン
デンサのそれぞれの容量を変えれば同様な動作を
することになる。
すなわち、本発明のコマンドパルス発生回路
は、ダイオードを複数個有する場合は、これらの
複数個のダイオードが電源印加端子に縦続接続さ
れ、これらのダイオードのそれぞれの電極に複数
の電荷蓄積コンデンサのそれぞれの一端が接続さ
れ他端が入力リターン端子に共通接続され、ま
た、前記ダイオードの各電極が複数のコマンド信
号制御形スイツチ回路のそれぞれの入力端子に接
続され、かつ、これらのコマンド信号制御形スイ
ツチ回路のそれぞれの制御端子に複数のコマンド
信号入力端子が接続されてもよい。また、複数の
ダイオードの一端がすべて電源印加端子に並列に
接続され他端に容量がそれぞれ異なる電荷蓄積コ
ンデンサの一端を接続し、これらの電荷蓄積コン
デンサの他端が入力リターン端子に共通接続さ
れ、かつ、前記ダイオードの他端をコマンド信号
制御形スイツチ回路の入力端子のそれぞれに対応
して接続してもよい。
は、ダイオードを複数個有する場合は、これらの
複数個のダイオードが電源印加端子に縦続接続さ
れ、これらのダイオードのそれぞれの電極に複数
の電荷蓄積コンデンサのそれぞれの一端が接続さ
れ他端が入力リターン端子に共通接続され、ま
た、前記ダイオードの各電極が複数のコマンド信
号制御形スイツチ回路のそれぞれの入力端子に接
続され、かつ、これらのコマンド信号制御形スイ
ツチ回路のそれぞれの制御端子に複数のコマンド
信号入力端子が接続されてもよい。また、複数の
ダイオードの一端がすべて電源印加端子に並列に
接続され他端に容量がそれぞれ異なる電荷蓄積コ
ンデンサの一端を接続し、これらの電荷蓄積コン
デンサの他端が入力リターン端子に共通接続さ
れ、かつ、前記ダイオードの他端をコマンド信号
制御形スイツチ回路の入力端子のそれぞれに対応
して接続してもよい。
従つて、本発明のコマンドパルス発生回路によ
り、誤りのないコマンドパルスを提供することが
可能である。
り、誤りのないコマンドパルスを提供することが
可能である。
本発明のコマンドパルス発生回路は、電源印加
端子に非可逆素子を介して接続された第２の電荷
蓄積コンデンサを追加することにより、第１のコ
マンド信号入力端子と、第２のコマンド信号入力
端子とに同時にコマンドパルスが供給されても第
１のコマンド信号制御形スイツチ回路よりも第２
のコマンド信号制御形スイツチ回路の方に電流量
の大きなコマンドパルスを供給できるので、有効
なコマンドパルスを発生できるという効果があ
る。
端子に非可逆素子を介して接続された第２の電荷
蓄積コンデンサを追加することにより、第１のコ
マンド信号入力端子と、第２のコマンド信号入力
端子とに同時にコマンドパルスが供給されても第
１のコマンド信号制御形スイツチ回路よりも第２
のコマンド信号制御形スイツチ回路の方に電流量
の大きなコマンドパルスを供給できるので、有効
なコマンドパルスを発生できるという効果があ
る。
第１図は従来の一例を示す回路図、第２図は従
来の回路における負荷回路電流を示す図、第３図
は本発明の一実施例を示す回路図、第４図は本発
明の一実施例における負荷回路電流を示す図であ
る。 １……電源印加端子、２……入力リターン端
子、３および１３……電荷蓄積コンデンサ、４お
よび５……トランジスタ、６および７……コマン
ド信号入力端子、８および９……コマンドパルス
出力端子、１０および１１……出力リターン端
子、１２……ダイオード。
来の回路における負荷回路電流を示す図、第３図
は本発明の一実施例を示す回路図、第４図は本発
明の一実施例における負荷回路電流を示す図であ
る。 １……電源印加端子、２……入力リターン端
子、３および１３……電荷蓄積コンデンサ、４お
よび５……トランジスタ、６および７……コマン
ド信号入力端子、８および９……コマンドパルス
出力端子、１０および１１……出力リターン端
子、１２……ダイオード。
Claims (1)
- １ 電源印加端子と入力リターン端子間に接続さ
れた第１の電荷蓄積コンデンサと、一端から前記
電源印加端子に接続された非可逆素子と、前記非
可逆素子の他端と前記入力リターン端子間に接続
された第２の電荷蓄積コンデンサと、入力端子が
前記電源印加端子に接続され第１のコマンド信号
入力端子に供給されたコマンド信号に応じて第１
のコマンドパルスを発生する第１のコマンド信号
制御形スイツチ回路と、入力端子が前記非可逆素
子の他端に接続され第２のコマンド信号入力端子
に供給されたコマンド信号に応じて前記第１のコ
マンドパルスよりも電流量が大なる第２のコマン
ドパルスを発生する第２のコマンド信号制御形ス
イツチ回路とを含むことを特徴とするコマンドパ
ルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2631980A JPS56122519A (en) | 1980-03-03 | 1980-03-03 | Command pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2631980A JPS56122519A (en) | 1980-03-03 | 1980-03-03 | Command pulse generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56122519A JPS56122519A (en) | 1981-09-26 |
| JPH023568B2 true JPH023568B2 (ja) | 1990-01-24 |
Family
ID=12190063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2631980A Granted JPS56122519A (en) | 1980-03-03 | 1980-03-03 | Command pulse generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56122519A (ja) |
-
1980
- 1980-03-03 JP JP2631980A patent/JPS56122519A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56122519A (en) | 1981-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962591A (en) | Voltage doubler circuit | |
| US4010385A (en) | Multiplexing circuitry for time sharing a common conductor | |
| US3104327A (en) | Memory circuit using nor elements | |
| GB2237462A (en) | Overload protection drive circuit for a power transistor | |
| US3007061A (en) | Transistor switching circuit | |
| JPH023568B2 (ja) | ||
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| JPH0260093B2 (ja) | ||
| US3021436A (en) | Transistor memory cell | |
| JPS6321192Y2 (ja) | ||
| SU653605A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| US4306162A (en) | R-S Flip-flop circuit having a predetermined initial operating condition | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| US3013163A (en) | Diode pulse gating circuit | |
| JPS623942Y2 (ja) | ||
| JPH0628833Y2 (ja) | 信号入力装置 | |
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPH0534026Y2 (ja) | ||
| SU1626372A1 (ru) | Электронный ключ | |
| JPS61109312A (ja) | 信号遅延回路 | |
| JP2853041B2 (ja) | 双安定マルチバイブレータ | |
| SU423241A1 (ru) | Пересчетное устройство | |
| JPS6338694Y2 (ja) | ||
| SU1297218A1 (ru) | Логический элемент | |
| SU1614104A1 (ru) | Формирователь импульсов |