JPH023622Y2 - - Google Patents

Info

Publication number
JPH023622Y2
JPH023622Y2 JP1984099322U JP9932284U JPH023622Y2 JP H023622 Y2 JPH023622 Y2 JP H023622Y2 JP 1984099322 U JP1984099322 U JP 1984099322U JP 9932284 U JP9932284 U JP 9932284U JP H023622 Y2 JPH023622 Y2 JP H023622Y2
Authority
JP
Japan
Prior art keywords
wiring board
lead frame
land
wires
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984099322U
Other languages
Japanese (ja)
Other versions
JPS6113931U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984099322U priority Critical patent/JPS6113931U/en
Publication of JPS6113931U publication Critical patent/JPS6113931U/en
Application granted granted Critical
Publication of JPH023622Y2 publication Critical patent/JPH023622Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 この考案は半導体ペレツトマウント用ランド部
とこのランド部の近傍から周辺に延びる複数のリ
ードをタイバーで連結一体化したリードフレーム
を使用して成る半導体装置に関する。
[Detailed description of the invention] Industrial application field This invention is a semiconductor pellet mount using a lead frame in which a land portion for mounting a semiconductor pellet and a plurality of leads extending from the vicinity of the land portion to the periphery are connected and integrated by tie bars. Regarding equipment.

従来の技術 最近、半導体装置は、小形化、多機能化の要求
が著しく、ICなどの回路集積度が向上するほど、
外部導出端子が増加し、1つの半導体装置に使用
されるリード数は益々多くなる傾向にある。よつ
てこの種半導体装置製造に使用されるリードフレ
ームは、年々フアインパターン化されている。ま
たリードフレームは特殊な用途に使用されるもの
はエツチング法により成形されるが、一般のトラ
ンジスタ、リニアIC、ハイブリツドICなどのリ
ードフレームは金属板をプレス打抜き加工したも
のが製作費が格段に安価で、一般的である。
BACKGROUND TECHNOLOGY Recently, there has been a significant demand for semiconductor devices to be smaller and more multifunctional, and as the degree of circuit integration of ICs and other devices improves,
As the number of external lead-out terminals increases, the number of leads used in one semiconductor device tends to increase. Therefore, lead frames used in the manufacture of this type of semiconductor device are becoming finely patterned year by year. In addition, lead frames used for special purposes are formed by etching, but lead frames for general transistors, linear ICs, hybrid ICs, etc. are made by stamping metal plates, which is much cheaper to produce. And it's common.

リードフレームを使つた従来の半導体装置を第
4図ないし第6図を参照し乍ら説明すると次の通
りである。第4図及び第5図において、1はフア
インパターン化されたリードフレームで、図面で
は1つのペレツトマウント用ランド部2と、この
ランド部2の周辺近傍に配された多数本のリード
3,3…をタイバー4,4…で連結したものとか
ら成つている。このリードフレーム1は、ランド
部2とリード3,3…が同一面に並ぶフラツトベ
ース型である。5はランド部2上にマウントされ
た1つの半導体ペレツト、6,6…は装置ペレツ
ト5の表面電極とこれと対応するリード3,3…
のランド部側先端部3′,3′…との間を橋架接続
したAu線ワイヤである。このワイヤボンデイン
グ後、図面鎖線部分に外装樹脂材mがモールド成
形され、その後リードフレーム1からタイバー
4,4…が切断除去されて個々の樹脂封止型半導
体装置が得られる。
A conventional semiconductor device using a lead frame will be described below with reference to FIGS. 4 to 6. In FIGS. 4 and 5, reference numeral 1 denotes a fine-patterned lead frame, and in the drawings, there is one land portion 2 for pellet mounting, and a large number of leads 3 arranged near the periphery of this land portion 2. , 3... are connected by tie bars 4, 4.... This lead frame 1 is of a flat base type, in which land portions 2 and leads 3, 3, . . . are arranged on the same surface. 5 is one semiconductor pellet mounted on the land portion 2, 6, 6... are surface electrodes of the device pellet 5 and corresponding leads 3, 3...
This is an Au wire that is bridge-connected between the end portions 3', 3', . . . of the land portion side. After this wire bonding, an exterior resin material m is molded in the dashed line area in the drawing, and then the tie bars 4, 4, . . . are cut and removed from the lead frame 1 to obtain individual resin-sealed semiconductor devices.

上記半導体ペレツト5は厚さが約200〜300μm
の大電力用のもので、熱抵抗等の制約がなく厚さ
が約400〜500μmと一段と大きい小信号用のいず
れかで、この半導体ペレツト5として小信号用の
ものを使用した場合は半導体ペレツト5の表面電
極とリード3,3…との段差が大きくなつてワイ
ヤ6,6…が長くなり、ワイヤ垂れ下がりによる
ランド部2へのシヨート(エツジタツチ)の問題
が発生し易い。そこで半導体ペレツト5に小信号
用のものを使用する場合は第6図に示すようにラ
ンド部2′をリード3,3…より少し下げて半導
体ペレツト5の表面とリード3,3…を同程度の
高さに揃えて上記エツジタツチ等の問題を解消し
たデインプル型リードフレーム1′が賞用されて
いる。
The semiconductor pellet 5 has a thickness of approximately 200 to 300 μm.
The semiconductor pellet 5 is for high power use, and is for small signals with a thickness of about 400 to 500 μm, which is even larger without restrictions such as thermal resistance. The height difference between the surface electrodes 5 and the leads 3, 3, . . . increases, and the wires 6, 6, . Therefore, when using the semiconductor pellet 5 for small signals, as shown in Fig. 6, the land portion 2' should be lowered a little lower than the leads 3, 3... so that the surface of the semiconductor pellet 5 and the leads 3, 3... are at the same level. A dimple-type lead frame 1' has been widely used because it eliminates the problems of edge contact and the like by adjusting the height of the lead frame 1'.

考案が解決しようとする問題点 上記の如くデインプル型リードフレームを使用
すればワイヤ垂れ下がりによるエツジタツチの問
題が一応解消できるが、デインプル型リードフレ
ームは、フラツトベース型リードフレームに比
べ、当然製作費が高く、またリードフレーム収納
マガジンへの収納数が極端に少なくて半導体装置
製造設備的に不利である欠点があつた。またデイ
ンプル型リードフレームを使用しても半導体ペレ
ツトの表面電極と対応するリード先端部の間隔
は、レイアウトの都合で、必要以上長くせざるを
得ない場合もあり、このような長過ぎるワイヤ
は、デインプル構造であつても、ボンデイング作
業をより迅速化しようとすると、垂れ下がること
があつてエツジタツチの恐れが残存し、ボンデイ
ング性の信頼度を上げることが難しかつた。
Problems that the invention aims to solve As mentioned above, if a dimpled lead frame is used, the problem of edge attachment due to wire sagging can be solved to some extent, but the dimpled lead frame is naturally more expensive to manufacture than the flat base type lead frame. Furthermore, the number of lead frames stored in the lead frame storage magazine is extremely small, which is disadvantageous in terms of semiconductor device manufacturing equipment. Furthermore, even if a dimple-type lead frame is used, the distance between the surface electrode of the semiconductor pellet and the corresponding lead tip may have to be longer than necessary due to layout considerations. Even with a dimpled structure, if an attempt is made to speed up the bonding process, there remains a risk of sagging and edge contact, making it difficult to increase the reliability of bonding.

またリードフレームの1つのランド部上に1個
の半導体ペレツトのみをマウントしたものは、当
然ながら1個の半導体ペレツトの単一機能に限定
され、多機能化が図れない。そこでリードフレー
ムの1つのランド部上に複数種類の半導体ペレツ
トをマウントしワイヤボンデイングで接続してモ
ールド成形した多機能のハイブリツドICがある。
しかし、このハイブリツトICには複数の半導体
ペレツトと対応するリードとを全てデインプル構
造に配置することが実際には、不可能であるこ
と、及び複数の半導体ペレツトを配置関係上必ず
ワイヤ長の長過ぎるものが存在することから、や
はり、ワイヤ垂れ下がりによるエツジタツチの問
題があつた。
Furthermore, in the case where only one semiconductor pellet is mounted on one land portion of a lead frame, the single semiconductor pellet is naturally limited to a single function, and multifunctionality cannot be achieved. Therefore, there are multifunctional hybrid ICs in which multiple types of semiconductor pellets are mounted on one land of a lead frame, connected by wire bonding, and molded.
However, in this hybrid IC, it is actually impossible to arrange all of the multiple semiconductor pellets and their corresponding leads in a dimple structure, and the wire length is always too long due to the arrangement of the multiple semiconductor pellets. Because of the presence of wires, there was still the problem of edge attachment due to sagging wires.

問題点を解決するための手段 本考案は上記リードフレームの使用した半導体
装置のワイヤエツジタツチ上の問題点解決を主に
提案されたもので、リードフレームのランド部と
リード先端部の間のワイヤ真下に相当する部分に
ワイヤ垂れ下がりを防止する絶縁物を配置して上
記従来問題点を解決するようにしたものである。
具体的にはリードフレームのランド部下とこのラ
ンド部の近傍から周辺に延びる複数のリードのラ
ンド部側先端部下とに跨がつて配線基板を固着
し、ランド部と配線基板上に半導体ペレツトを含
む電子部品をマウントしてワイヤボンデイングで
接続したものであつて、前記配線基板上の前記ワ
イヤの下部に相当する箇所に絶縁性突起を形成し
た半導体装置を提供する。
Means for Solving the Problems The present invention was proposed mainly to solve the problems in wire edge attachment of semiconductor devices using the above-mentioned lead frame. The above-mentioned conventional problems are solved by arranging an insulator to prevent wires from sagging in a portion directly below.
Specifically, a wiring board is fixed across the lower part of the land of the lead frame and the lower end of the land part side of a plurality of leads extending from the vicinity of the land part to the periphery, and semiconductor pellets are included on the land part and the wiring board. A semiconductor device is provided in which electronic components are mounted and connected by wire bonding, and insulating projections are formed on the wiring board at locations corresponding to the lower portions of the wires.

作 用 上記配線基板上の絶縁性突起はその上方に橋架
されたワイヤが僅かでも垂れ下がると、接触する
高さに設定され、これによりワイヤに垂れ下がり
が生じても突起により垂れ下がりが規制されてラ
ンド部や他の導電部分に接触する心配が皆無とな
り、ボンデイング作業の信頼性が向上する。しか
もこの突起上面に2本のワイヤを接続する導電ラ
ンド(ボンデイングパツド)を形成すれば突起が
2本のワイヤの中継端子として利用されることに
なり、ワイヤの長過ぎるものを無くすることがで
きる。また上記配線基板上に他の電子部品をマウ
ントし配線することにより、多機能で小形、低コ
ストのハイブリツドICが提供できる。更に配線
基板をリード下面に固着することにより配線基板
上の半導体ペレツトと対応するリードがデインプ
ル構造となり、リードフレームをデインプル構造
にする必要性が無くなつて安価で取扱い便利なリ
ードフレームの使用が可能となる。
Function: The insulating protrusions on the wiring board are set at a height where they will come into contact with the wires bridged above if they droop even slightly, so that even if the wires droop, the protrusions will restrict the drooping and the land will There is no need to worry about contact with conductive parts or other conductive parts, improving the reliability of bonding work. Furthermore, if a conductive land (bonding pad) is formed on the top surface of this protrusion to connect the two wires, the protrusion can be used as a relay terminal for the two wires, making it possible to eliminate excessively long wires. can. Furthermore, by mounting and wiring other electronic components on the wiring board, a multifunctional, compact, and low-cost hybrid IC can be provided. Furthermore, by fixing the wiring board to the bottom surface of the leads, the leads corresponding to the semiconductor pellets on the wiring board have a dimple structure, which eliminates the need for a dimple structure in the lead frame, allowing the use of a lead frame that is inexpensive and easy to handle. becomes.

実施例 ハイブリツドICに本考案を適用した実施例を
第1図乃至第3図を参照し乍ら以下説明する。
Embodiment An embodiment in which the present invention is applied to a hybrid IC will be described below with reference to FIGS. 1 to 3.

第1図乃至第3図において、7はフアインパタ
ーン化されたリードフレームで、図面では1つの
ランド部8とこのランド部8の近傍から延びる多
数のリード9,9…をタイバー10,10…で連
結一体化した部分を示す。11は配線基板で、ラ
ンド部8の下面とリード9,9…の先端部9′,
9′…の下面とに跨がつて絶縁性接着材12で貼
布固定される。配線基板11はシリコンやプラス
チツク等の絶縁基板13の例えば表面に配線、抵
抗、ボンデイングパツド、半田付ランドなどの回
路素子パターン14aを、裏面に抵抗、コンデン
サ、インダクタンスの受動素子を主とする回路素
子パターン14bを形成したもので、本考案の特
徴はこの絶縁基板13上の例えば複数箇所に後述
絶縁性突起15,15…を一体に突設することで
ある。
1 to 3, reference numeral 7 denotes a fine patterned lead frame, and in the drawings, one land portion 8 and a number of leads 9, 9, . . . extending from the vicinity of this land portion 8 are connected to tie bars 10, 10, . shows the connected and integrated part. Reference numeral 11 denotes a wiring board, which includes the lower surface of the land portion 8 and the tips 9' of the leads 9, 9...
9'... is pasted and fixed with an insulating adhesive 12 so as to extend over the lower surfaces thereof. The wiring board 11 is a circuit element pattern 14a such as wiring, resistors, bonding pads, and soldering lands on the front surface of an insulating substrate 13 made of silicon or plastic, and a circuit mainly containing passive elements such as resistors, capacitors, and inductances on the back surface. An element pattern 14b is formed, and the feature of the present invention is that insulating protrusions 15, 15, .

また16はランド部8上にマウントされた大電
力用半導体ペレツト、17は配線基板11上の半
田付ランドにマウントされた小信号用半導体ペレ
ツト、18,18は配線基板11上の半田付ラン
ドにマウントされた抵抗、コンデンサ等のチツプ
部品、19,19…はAu線のワイヤで、両半導
体ペレツト16,17の表面電極と各リード先端
部9′,9′…と配線基板11上のボンデイングパ
ツド20,20…そして例えば1つの突起15′
上の2箇所に形成された中継用ボンデイングパツ
ド21,21の各点の対応する2点間を接続す
る。
Further, 16 is a high power semiconductor pellet mounted on the land portion 8, 17 is a small signal semiconductor pellet mounted on a soldering land on the wiring board 11, and 18, 18 is a semiconductor pellet for soldering on the wiring board 11. Mounted chip components such as resistors and capacitors, 19, 19, etc. are Au wires, and are connected to the surface electrodes of both semiconductor pellets 16, 17, each lead tip 9', 9', and bonding pads on the wiring board 11. 20, 20... and for example one protrusion 15'
Two corresponding points of the relay bonding pads 21, 21 formed at the upper two locations are connected.

上記突起15,15…は配線基板11上の後で
ボンデイングされるワイヤ19,19…の比較的
長くて外力で比較的垂れ易いものの下部、つま
り、真下に相当する箇所に選択的に突設され、そ
の突出高さと幅は、ワイヤボンデイングを邪魔し
ない大きさで、且つボンデイングされたワイヤ1
9,19…が垂れ下がるとこれを途中で受けてラ
ンド部8などの導電部分への接触を防止する大き
さに設定される。また突起15,15…の上端面
は、例えば曲面状にしてやれば、ワイヤ垂れの時
に、突起15,15…によるワイヤ支承が安全に
行える。また上端面にボンデイングパツド21,
21を有する突起15′の上端面は、平坦にして
ボンデイングパツド21,21へのワイヤボンデ
イングを確実にする。
The protrusions 15, 15... are selectively protruded from the lower portions of the wires 19, 19... which will be bonded later on the wiring board 11 and are relatively long and tend to sag due to external force, that is, directly below. , its protruding height and width are large enough not to interfere with wire bonding, and to ensure that the bonded wire 1
When 9, 19, etc. hang down, the size is set to receive the hanging part and prevent it from coming into contact with conductive parts such as the land part 8. Moreover, if the upper end surfaces of the projections 15, 15, . In addition, there is a bonding pad 21 on the upper end surface.
The upper end surface of protrusion 15' having 21 is flat to ensure wire bonding to bonding pads 21,21.

このハイブリツドICの製造は、リードフレー
ム7下への配線基板11の固着、半導体ペレツト
16,17及びチツプ部品18,18…のマウン
ト、ワイヤボンデイング、第1図鎖線の外装樹脂
材22のモールド成形、リードフレーム7からタ
イバー10,10…を切断除去して個々のハイブ
リツドICを得る各工程で行われ、この製造にお
いて配線基板11は次のことを可能にする。
The production of this hybrid IC involves fixing the wiring board 11 under the lead frame 7, mounting the semiconductor pellets 16, 17 and chip parts 18, 18, etc., wire bonding, molding the exterior resin material 22 indicated by the chain line in FIG. This is performed in each step of cutting and removing the tie bars 10, 10, . . . from the lead frame 7 to obtain individual hybrid ICs, and in this manufacturing process, the wiring board 11 enables the following.

先ず配線基板11上に突設した突起15,15
…がその上方に橋架されたワイヤ19,19…が
リードフレーム搬送時やモールド成形時の外力で
第2図の鎖線で示すように垂れ下がつてもこれを
受け、ワイヤ19,19…のランド部8等へのシ
ヨート事故を防止し、ワイヤエツジタツチによる
不良品発生率を大幅に減少させる。
First, protrusions 15, 15 protruding from the wiring board 11
Even if the wires 19, 19... bridged above the wires 19, 19... hang down as shown by the chain lines in FIG. This prevents shot accidents to parts 8, etc., and greatly reduces the incidence of defective products due to wire edge touching.

また一部の中継用突起15′は例えば大電力用
半導体ペレツト16と比較的大きく離れた対応す
るリード9,9…間の中継端子として利用され、
この中断により大きく離れた2点間を接続するワ
イヤが短いワイヤ2本で済み、ワイヤ垂れ下がり
の少ないボンデイング性の良いものが得られる。
Further, some of the relay protrusions 15' are used, for example, as relay terminals between the high-power semiconductor pellet 16 and the corresponding leads 9, 9, which are relatively far apart,
Due to this interruption, only two short wires are required to connect two points that are far apart, and good bonding properties with less wire sagging can be obtained.

また配線基板11をリード先端部9′,9′…に
固着したので、リードフレーム7の形成段階でリ
ード先端部9′,9′…に反りや捩れなどの乱れぱ
在つてもこれは配線基板11の貼布固定時に修正
され、従つてリード先端部9′,9′…へのワイヤ
ボンデイングが容易、確実に行える。更にリード
先端部9′,9′…は配線基板11で支持されるの
で、リードフレーム搬送時等で外力を受けても揺
れ動くことが無く、これによりワイヤ19,19
…の断線、フオーム崩れなどの事故が防止され
る。またワイヤ19,19…のフオームが仮りに
大きく乱れて垂れ下がりが生じても、これは突起
15,15…にて支承されるものが大部分であつ
て安全であり、従つてワイヤボンデイング後に行
われていたワイヤフオーム修正の手間を省くこと
が可能となる。
In addition, since the wiring board 11 is fixed to the lead tips 9', 9', etc., even if the lead tips 9', 9', etc. are warped or twisted during the formation stage of the lead frame 7, the wiring board This is corrected when fixing the adhesive 11, so that wire bonding to the lead tips 9', 9', . . . can be easily and reliably performed. Furthermore, since the lead tips 9', 9', .
Accidents such as wire breakage and form collapse are prevented. Furthermore, even if the form of the wires 19, 19... is greatly disturbed and sagging occurs, it is safe as most of the wires are supported by the protrusions 15, 15..., and therefore it is not necessary to do this after wire bonding. This eliminates the trouble of modifying the wire form.

また配線基板11上の小信号用半導体ペレツト
17と対応リード9,9…は同程度の厚さのため
両者は第3図に示すようにデインプル構造に配置
され、良好なボンデイングが実行される。またこ
のデインプル構造は、リードフレーム7をデイン
プル型にすること無く実現できるので、リードフ
レーム7に取扱い便利で安価なフラツトベース型
のものが使用できる。
Further, since the small signal semiconductor pellet 17 on the wiring board 11 and the corresponding leads 9, 9, . Further, this dimple structure can be realized without making the lead frame 7 into a dimple type, so that a flat base type lead frame 7 that is convenient to handle and inexpensive can be used.

更に配線基板11の付設により、抵抗、コンデ
ンサ等の多種多数の受動素子や能動素子の増設が
可能となり、ハイブリツドICのより小形化、高
密度実装化、多機能化を実現させる。
Furthermore, by attaching the wiring board 11, it becomes possible to add a wide variety of passive elements and active elements such as resistors and capacitors, thereby realizing further miniaturization, high-density packaging, and multifunctionality of the hybrid IC.

尚、本考案はハイブリツドICに限らず、リニ
アICなど他の半導体装置にも同様に適用し得る。
また配線基板上の絶縁性突起は空間的或いは製作
上余裕があれば全てのワイヤの真下に設けてもよ
い。また配線基板は、リードフレームのランド部
下の一部とリード先端部の選択されたものの下面
とに跨がつて固着されるものであつてもよい。
Note that the present invention is not limited to hybrid ICs, but can be similarly applied to other semiconductor devices such as linear ICs.
Further, the insulating protrusions on the wiring board may be provided directly below all the wires if there is space or manufacturing allowance. Further, the wiring board may be fixed so as to straddle a part of the lead frame below the land and the lower surface of the selected lead tip.

考案の効果 本考案によればボンデイングワイヤの垂れ下が
りによるエツジタツチの事故がほぼ皆無となるの
でワイヤボンデイング作業の信頼性向上、半導体
装置製造の歩留り改善が図れる。またワイヤのエ
ツジタツチの心配が無くなるので、ワイヤボンデ
イング後の製造が容易になり、而もワイヤフオー
ム修正工数が省けて工数低減下が図れる。
Effects of the invention According to the invention, there are almost no edge-touching accidents caused by sagging bonding wires, thereby improving the reliability of wire bonding work and the yield of semiconductor device manufacturing. Furthermore, since there is no need to worry about the wire edge touching, manufacturing after wire bonding becomes easier, and the number of man-hours can be reduced by eliminating the number of wire form corrections.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の一実施例である半導体装置に
用いられるリードフレームの平面図、第2図及び
第3図は第1図のA−A線及びB−B線に沿う要
部拡大断面図、第4図及び第5図は従来の半導体
装置に用いられるリードフレームの平面図及びC
−C線に沿う要部拡大断面図、第6図は他の従来
の半導体装置に用いられるリードフレームの断面
図である。 7……リードフレーム、8……ランド部、9…
…リード、9′……リード先端部、11……配線
基板、15,15′……絶縁性突起、16,17,
18……電子部品、19……ワイヤ。
FIG. 1 is a plan view of a lead frame used in a semiconductor device which is an embodiment of the present invention, and FIGS. 2 and 3 are enlarged cross-sections of essential parts taken along lines A-A and B-B in FIG. 4 and 5 are plan views and C of lead frames used in conventional semiconductor devices.
FIG. 6 is an enlarged cross-sectional view of the main part taken along the line -C, and is a cross-sectional view of a lead frame used in another conventional semiconductor device. 7... Lead frame, 8... Land portion, 9...
...Lead, 9'... Lead tip, 11... Wiring board, 15, 15'... Insulating protrusion, 16, 17,
18...Electronic parts, 19...Wire.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] リードフレームのランド部下とこのランド部の
近傍から周辺に延びる複数のリードのランド部側
先端部下とに跨がつて配線基板を固着し、ランド
部と配線基板上に半導体ペレツトを含む電子部品
をマウントしてワイヤボンデイングで接続したも
のであつて、前記配線基板上の前記ワイヤの下部
に相当する箇所に絶縁性突起を形成したことを特
徴とする半導体装置。
A wiring board is fixed across the lower part of the land of the lead frame and the lower end of the land part side of a plurality of leads extending from the vicinity of the land part to the periphery, and electronic components including semiconductor pellets are mounted on the land part and the wiring board. What is claimed is: 1. A semiconductor device which is connected by wire bonding, wherein an insulating protrusion is formed at a location corresponding to a lower part of the wire on the wiring board.
JP1984099322U 1984-06-29 1984-06-29 semiconductor equipment Granted JPS6113931U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984099322U JPS6113931U (en) 1984-06-29 1984-06-29 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984099322U JPS6113931U (en) 1984-06-29 1984-06-29 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS6113931U JPS6113931U (en) 1986-01-27
JPH023622Y2 true JPH023622Y2 (en) 1990-01-29

Family

ID=30658829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984099322U Granted JPS6113931U (en) 1984-06-29 1984-06-29 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS6113931U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795069B2 (en) * 1992-05-29 1998-09-10 日本電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPS6113931U (en) 1986-01-27

Similar Documents

Publication Publication Date Title
JP2509595B2 (en) Electronic component package and method of manufacturing the same
JP3454920B2 (en) Semiconductor package and manufacturing method thereof
US6410363B1 (en) Semiconductor device and method of manufacturing same
US20060197198A1 (en) Semiconductor package with passive device integration
JPH05226564A (en) Semiconductor device
JP2001156251A (en) Semiconductor device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPS6110263A (en) Hybrid ic
JP3269025B2 (en) Semiconductor device and manufacturing method thereof
JPS6114731A (en) Semiconductor device
JPH023622Y2 (en)
JPH04144269A (en) Hybrid integrated circuit device
JP2002076234A (en) Resin-sealed semiconductor device
JPS63255953A (en) Circuit device sealed with insulator
JP2507852B2 (en) Semiconductor device
JPH0525236Y2 (en)
JPS62154769A (en) Semiconductor device
JPS62298146A (en) Electronic device
JP2536568B2 (en) Lead frame
JPS63175454A (en) Resin sealed semiconductor device
JPH0529528A (en) Semiconductor integrated circuit device and lead frame used therefor
JP2507855B2 (en) Semiconductor device
JPH0142344Y2 (en)
KR200169976Y1 (en) Semiconductor package
KR100235498B1 (en) Semiconductor package