JPH0237655A - リングラフイ装置用制御板の製造方法 - Google Patents
リングラフイ装置用制御板の製造方法Info
- Publication number
- JPH0237655A JPH0237655A JP1137321A JP13732189A JPH0237655A JP H0237655 A JPH0237655 A JP H0237655A JP 1137321 A JP1137321 A JP 1137321A JP 13732189 A JP13732189 A JP 13732189A JP H0237655 A JPH0237655 A JP H0237655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- dielectric layer
- deflection element
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
- H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
- H01J37/1472—Deflecting along given lines
- H01J37/1474—Scanning means
- H01J37/1477—Scanning means electrostatic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多数の粒子プローブで付勢される制′４１Ｉ
ｌ板が、粒子プローブを通すための切欠部を備えた半導
体層（ダイアフラム）及び粒子プローブの数と一致する
数の偏向素子を有する形式の、リソグラフィ装置用の制
御板を製造する方法に関する。
ｌ板が、粒子プローブを通すための切欠部を備えた半導
体層（ダイアフラム）及び粒子プローブの数と一致する
数の偏向素子を有する形式の、リソグラフィ装置用の制
御板を製造する方法に関する。
米国特許第４７２４３２８号明細書からリソグラフィ装
置（′１１子ビーム記録器）は公知であり、その電子光
学柱状体は多数の個々に偏向可能の電子プローブを得る
ための開口絞りを有する。欧州特許出願公開第１９１４
３９号明細書に詳述されている開口絞りは主として列状
の多穿孔構造を有するシリコンのダイアフラムからなり
、その表面には偏向単位として作用する電極系が配置さ
れている。
置（′１１子ビーム記録器）は公知であり、その電子光
学柱状体は多数の個々に偏向可能の電子プローブを得る
ための開口絞りを有する。欧州特許出願公開第１９１４
３９号明細書に詳述されている開口絞りは主として列状
の多穿孔構造を有するシリコンのダイアフラムからなり
、その表面には偏向単位として作用する電極系が配置さ
れている。
本発明の課題は、多数の粒子プローブで付勢される制御
板が重厚体層及び粒子プローブの数に相応する数の偏向
素子を有する形式の、リソグラフィ装置用の制′ａ仮を
製造する方法を提供することにある。
板が重厚体層及び粒子プローブの数に相応する数の偏向
素子を有する形式の、リソグラフィ装置用の制′ａ仮を
製造する方法を提供することにある。
この課題は本発明によれば特許請求の範囲の請求項１及
び２に記載した方法によって解決される。
び２に記載した方法によって解決される。
請求項３及び４は本発明方法の有利な実施Ｂ様を示すも
のである。
のである。
本発明により得ることのできる利点は特に、本発明方法
により製造された偏向素子がマイクロエレクトロニクス
分野で通常に用いられる制御電圧で付勢され得ることで
ある。
により製造された偏向素子がマイクロエレクトロニクス
分野で通常に用いられる制御電圧で付勢され得ることで
ある。
次に本発明を図面に基づき詳述する。
第１図に略示した制御板は主として、多放射源から発せ
られる粒子プローブ１４．１４′を通すための窓１０及
び相応する数の偏向素子９．９゛（これはポンド・バッ
ド７．７′及び接続導体を介して、電子又はイオ゛ンビ
ームリソグラフィ装置の制御信号発生エレクトロニクス
に接続されている）を備えた単結晶半導体基板１からな
る。多放射源としては特に、制御板の上方に配置されが
っ大表面の一次粒子ビームで付勢される、切欠部を有す
る絞りが考慮される。粒子プローブ１４．１４゛の各々
には制御板の偏向素子９．９′が所属し、これによりそ
の都度の粒子プローブ１４．１４′を個別に偏向し、場
合によっては帰線消去することができる（当該粒子プロ
ーブを光線路内で制御板の下方に配置された絞りに偏向
させる）。
られる粒子プローブ１４．１４′を通すための窓１０及
び相応する数の偏向素子９．９゛（これはポンド・バッ
ド７．７′及び接続導体を介して、電子又はイオ゛ンビ
ームリソグラフィ装置の制御信号発生エレクトロニクス
に接続されている）を備えた単結晶半導体基板１からな
る。多放射源としては特に、制御板の上方に配置されが
っ大表面の一次粒子ビームで付勢される、切欠部を有す
る絞りが考慮される。粒子プローブ１４．１４゛の各々
には制御板の偏向素子９．９′が所属し、これによりそ
の都度の粒子プローブ１４．１４′を個別に偏向し、場
合によっては帰線消去することができる（当該粒子プロ
ーブを光線路内で制御板の下方に配置された絞りに偏向
させる）。
偏向素子９．９′及び場合によっては強化されたボンド
・バッド７．７′を製造しまた誘電体２で被覆された半
導体基板１に接続させるには、リソグラフィ法及び電着
成形技術を使用することが好ましく、この場合リソグラ
フィは製造すべき構造体の寸法及び形状との関連におい
てＵ■又はシンクロトロン光線で実施する。偏向素子９
．９′の高さは、数１０μｍ、特に１０〜１００８ｍで
あり、従ってマイクロエレクトロニクスでの通常の制′
ａ電圧で加工することができる。
・バッド７．７′を製造しまた誘電体２で被覆された半
導体基板１に接続させるには、リソグラフィ法及び電着
成形技術を使用することが好ましく、この場合リソグラ
フィは製造すべき構造体の寸法及び形状との関連におい
てＵ■又はシンクロトロン光線で実施する。偏向素子９
．９′の高さは、数１０μｍ、特に１０〜１００８ｍで
あり、従ってマイクロエレクトロニクスでの通常の制′
ａ電圧で加工することができる。
第１図に示した制御板を製造する方法は本発明において
は次の処理工程を含む（第２図参照）。
は次の処理工程を含む（第２図参照）。
半導体基板１例えば（１，０，０）又は（１゜１．０）
配向を有するシリコン上への、第１誘電層２例えば窒化
珪素又は酸化珪素層の析出（第２図ｇ、 ｂ）、 基板下面への第２誘電層３、例えば窒化珪素又は酸化珪
素の析出（第２図ｂ）、 誘電層２への、金属製電気めっき出発Ｎ４、例えばクロ
ム−金又はチタン−金層の析出（第２図ｇ）、 誘電層３に遠心塗布されたフォトレジスト層６への、基
板スルーホール１０の寸法のリソグラフィ転写、及び誘
電層３のエッチング（構造化）（第２図ｄ、ｅ）、 電気めっき出発層４に遠心塗布されたフォトレジス）１
５への、接続導体及びボンド・バッド７．７′の寸法及
び形状のリソグラフィ転写（第２図ｄ）、 接続導体７の電気めっき補強及びフォトレジスト層５の
除去（第２図ｅ、ｆ）、 フォトレジスト層８でのウェハ表面の被覆（その厚さは
形成すべき偏向素子９の所望の高さよりも大きい）（第
２図ｇ）、 フォトレジスト１１８への、偏向素子９の寸法及び形状
のリソグラフィ転写（第２図ｈ）、フォトレジスト層８
に製造された凹部の、偏向素子９の所望の高さまでの電
気めっきによる充＠（第２図ｈ）、 フォトレジスト層８の除去（第２図１）、基板スルーホ
ール１０を得るための、ウェハ背面での半導体基板ｌの
湿式化学的異方性エツチング（第２図ｊ）、 スルーホール１０の範囲内での誘電層２及び電気めっき
出発Ｎ４のエツチング（第２図ｊ）。
配向を有するシリコン上への、第１誘電層２例えば窒化
珪素又は酸化珪素層の析出（第２図ｇ、 ｂ）、 基板下面への第２誘電層３、例えば窒化珪素又は酸化珪
素の析出（第２図ｂ）、 誘電層２への、金属製電気めっき出発Ｎ４、例えばクロ
ム−金又はチタン−金層の析出（第２図ｇ）、 誘電層３に遠心塗布されたフォトレジスト層６への、基
板スルーホール１０の寸法のリソグラフィ転写、及び誘
電層３のエッチング（構造化）（第２図ｄ、ｅ）、 電気めっき出発層４に遠心塗布されたフォトレジス）１
５への、接続導体及びボンド・バッド７．７′の寸法及
び形状のリソグラフィ転写（第２図ｄ）、 接続導体７の電気めっき補強及びフォトレジスト層５の
除去（第２図ｅ、ｆ）、 フォトレジスト層８でのウェハ表面の被覆（その厚さは
形成すべき偏向素子９の所望の高さよりも大きい）（第
２図ｇ）、 フォトレジスト１１８への、偏向素子９の寸法及び形状
のリソグラフィ転写（第２図ｈ）、フォトレジスト層８
に製造された凹部の、偏向素子９の所望の高さまでの電
気めっきによる充＠（第２図ｈ）、 フォトレジスト層８の除去（第２図１）、基板スルーホ
ール１０を得るための、ウェハ背面での半導体基板ｌの
湿式化学的異方性エツチング（第２図ｊ）、 スルーホール１０の範囲内での誘電層２及び電気めっき
出発Ｎ４のエツチング（第２図ｊ）。
本発明の別の方法によれば、偏向素子９は三層技術を使
用することによっても製造することができる。この処理
は第３図に基づき説明する工程を含み、この場合には第
２図ｆに示した横遺体から出発する。
用することによっても製造することができる。この処理
は第３図に基づき説明する工程を含み、この場合には第
２図ｆに示した横遺体から出発する。
レジスト又はプラスチック１１（例えばポリイミド）で
のウェハ表面の被覆（この厚さは、これが形成すべき偏
向素子９の高さを上回るように構成する）（第３図ａ、
ｂ）、 第２中間層１２、例えば窒化−アルミニウム又は珪素の
塗布（第３図ｂ）、 中間Ｎ１２上に遠心塗布されたフォトレジスト層５への
、偏向素子９の寸法及び形状のリソグラフィ転写（第３
図す、ｃ）、 中間層１１及び１２のエツチング（構造化）（第３図ｄ
）、 第１中間層１１内に製造された凹部の、偏向素子９の所
望の高さまでの電気めっきによる充填（第３図ｇ）、 フォトレジスト層５及び中間層１１及び１２の除去（第
３図ｆ）、 スルーホール１０を得るための、ウェハ背面での基板１
の湿式化学的異方性エツチング（第３図ｇ）、 スルーホール１０の範囲内での誘電層２及び電気めっき
出発層４の工、チング（第３図ｇ）。
のウェハ表面の被覆（この厚さは、これが形成すべき偏
向素子９の高さを上回るように構成する）（第３図ａ、
ｂ）、 第２中間層１２、例えば窒化−アルミニウム又は珪素の
塗布（第３図ｂ）、 中間Ｎ１２上に遠心塗布されたフォトレジスト層５への
、偏向素子９の寸法及び形状のリソグラフィ転写（第３
図す、ｃ）、 中間層１１及び１２のエツチング（構造化）（第３図ｄ
）、 第１中間層１１内に製造された凹部の、偏向素子９の所
望の高さまでの電気めっきによる充填（第３図ｇ）、 フォトレジスト層５及び中間層１１及び１２の除去（第
３図ｆ）、 スルーホール１０を得るための、ウェハ背面での基板１
の湿式化学的異方性エツチング（第３図ｇ）、 スルーホール１０の範囲内での誘電層２及び電気めっき
出発層４の工、チング（第３図ｇ）。
第１図は製造すべき制御板の啓示図、第２図及ＦＩＧ
２ び第３図は制御板を製造するだめの処理工程図である。 １・・・半導体基板 ２．３・・・誘電層 ４・・・金属層 ５．６・・・フォトレジスト層 ７．７′・・・ボンド・パッド ８・・・フォトレジスト層 ９．９′・・・偏向素子 １０・・・スルーホール １１．１２・・・中間層 １４．１４゛・・・粒子プローブ ６１１ＦＩ）代理人弁理士富村 澤 ＦＩＧ １ ＩＧ ３
２ び第３図は制御板を製造するだめの処理工程図である。 １・・・半導体基板 ２．３・・・誘電層 ４・・・金属層 ５．６・・・フォトレジスト層 ７．７′・・・ボンド・パッド ８・・・フォトレジスト層 ９．９′・・・偏向素子 １０・・・スルーホール １１．１２・・・中間層 １４．１４゛・・・粒子プローブ ６１１ＦＩ）代理人弁理士富村 澤 ＦＩＧ １ ＩＧ ３
Claims (1)
- 【特許請求の範囲】 １）多数の粒子プローブ（１４、１４′）で付勢される
制御板が、粒子プローブ（１４、１４′）を通すための
切欠部（１０）を備えた半導体層（２）及び粒子プロー
ブ（１４、１４′）の数と一致する数の偏向素子（９、
９′）を有する形式のリソグラフィ装置用の制御板を製
造する方法において、 半導体基板（１）の表面に第１誘電層（２）をまたその
背面に第２誘電層（３）を設け、金属層（４）を第１誘
電層（２）上に析出 させ、 第２誘電層（３）を半導体基板（１）に製 造すべきスルーホール（１０）の寸法に相応して構造化
し、 製造すべき偏向素子（９、９′）の寸法及 び配置を金属層（４）上に施されたフォトレジスト層（
８）上にリソグラフィで転写し、その際フォトレジスト
層（８）の厚さが偏向素子（９）の高さを上回るように
し、 フォトレジスト層（８）中に作られた凹部 を偏向素子（９）の所望の高さまで電着により満たし、 フォトレジスト層（８）を除去し、 半導体基板（１）の背面をエッチング処理 することによりスルーホール（１０）を形成し、 スルーホール（１０）の範囲内の金属層（ ４）及び第１誘電層（２）をエッチング処理により除去
する ことを特徴とするリソグラフィ装置用制御板の製造方法
。 ２）多数の粒子プローブ（１４、１４′）で付勢される
制御板が、粒子プローブ（１４、１４′）を通すための
切欠部（１０）を備えた半導体層（２）及び粒子プロー
ブ（１４、１４′）の数と一致する数の偏向素子（９、
９′）を有する形式のリソグラフィ装置用の制御板を製
造する方法において、 半導体基板（１）の表面に第１誘電層（２）をまたその
背面に第２誘電層（３）を設け、金属層（４）を第１誘
電層（２）上に析出 させ、 第２誘電層（３）を半導体基板（１）に製 造すべきスルーホール（１０）の寸法に相応して構造化
し、 金属層を第１中間層（１１）及び第２中間 層（１２）で覆い、その際第１中間層（１１）の厚さが
形成すべき偏向素子（９）の高さを上回るようにし、 製造すべき偏向素子（９）の寸法及び形状 を第２中間層（１２）上に施されたフォトレジスト層（
５）上にリソグラフィにより転写し、 フォトレジスト層（５）の構造をエッチン グ処理により第１及び第２中間層（１１、１２）に転写
し、 第１中間層（１１）中に形成された凹部を、偏向素子（
９）の高さまで電着により満たし、フォトレジスト層（
５）及び中間層（１１、１２）を除去し、 スルーホール（１０）を半導体基板の異方 性エッチングによりウェハの背面に形成し、スルーホー
ル（１０）の範囲内の第１誘電 層（２）と金属層（４）をエッチング処理により除去す
る ことを特徴とするリソグラフィ装置用制御板の製造方法
。 ３）半導体基板（１）がシリコンからなり、このシリコ
ンが（１、０、０）配向を有することを特徴とする請求
項１又は２記載の方法。 ４）半導体基板（１）がシリコンからなり、このシリコ
ンが（１、１、０）配向を有することを特徴とする請求
項１又は２記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3818535 | 1988-05-31 | ||
| DE3818535.0 | 1988-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0237655A true JPH0237655A (ja) | 1990-02-07 |
Family
ID=6355537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1137321A Pending JPH0237655A (ja) | 1988-05-31 | 1989-05-29 | リングラフイ装置用制御板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4994336A (ja) |
| EP (1) | EP0344513A3 (ja) |
| JP (1) | JPH0237655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196409A (ja) * | 1990-11-28 | 1992-07-16 | Fujitsu Ltd | 荷電粒子ビーム偏向装置およびその製造方法 |
| JP2008502097A (ja) * | 2004-06-04 | 2008-01-24 | フダン ユニバーシティー | イオントラップ質量分析器 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354695A (en) * | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| US5160846A (en) * | 1990-10-03 | 1992-11-03 | Eaton Corporation | Method and apparatus for reducing tilt angle variations in an ion implanter |
| KR970002681B1 (ko) * | 1990-10-03 | 1997-03-08 | 이턴 코오포레이숀 | 이온비임주입시스템과 그방법 및 이온비임을 편향시키는 정전렌즈 |
| US6714625B1 (en) * | 1992-04-08 | 2004-03-30 | Elm Technology Corporation | Lithography device for semiconductor circuit pattern generation |
| US6209992B1 (en) * | 1996-02-22 | 2001-04-03 | Seiko Epson Corporation | Ink-jet recording head, ink-jet recording apparatus using the same, and method for producing ink-jet recording head |
| US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| US6551857B2 (en) * | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| FR2762713A1 (fr) * | 1997-04-25 | 1998-10-30 | Commissariat Energie Atomique | Microdispositif pour generer un champ multipolaire, en particulier pour filtrer ou devier ou focaliser des particules chargees |
| WO2004015764A2 (en) * | 2002-08-08 | 2004-02-19 | Leedy Glenn J | Vertical system integration |
| DE60323909D1 (de) * | 2002-08-13 | 2008-11-20 | Zeiss Carl Nts Gmbh | Teilchenoptischer Apparat und seine Verwendung als elektronenmikroskopisches System |
| US6953938B2 (en) * | 2002-10-03 | 2005-10-11 | Canon Kabushiki Kaisha | Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus |
| EP1764132A1 (de) * | 2005-09-16 | 2007-03-21 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Einstellung eines Strahlpfades einer Partikeltherapieanlage |
| US8151596B2 (en) * | 2006-12-29 | 2012-04-10 | Whirlpool Corporation | Sensor system for a refrigerator dispenser |
| US7673661B2 (en) | 2007-04-27 | 2010-03-09 | Whirlpool Corporation | Sensor system for a refrigerator dispenser |
| US8813794B2 (en) | 2007-04-27 | 2014-08-26 | Whirpoll Corporation | Hands free, controlled autofill for a dispenser |
| JP6211435B2 (ja) | 2014-02-26 | 2017-10-11 | 株式会社アドバンテスト | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2922416A1 (de) * | 1979-06-01 | 1980-12-11 | Ibm Deutschland | Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung |
| DE3070833D1 (en) * | 1980-09-19 | 1985-08-08 | Ibm Deutschland | Structure with a silicon body that presents an aperture and method of making this structure |
| EP0078336B1 (de) * | 1981-10-30 | 1988-02-03 | Ibm Deutschland Gmbh | Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie |
| DE3504705A1 (de) * | 1985-02-12 | 1986-08-14 | Siemens AG, 1000 Berlin und 8000 München | Aperturblende mit zellenfoermiger mehrlochstruktur und austastelektroden zur erzeugung einer mehrzahl von individuell austastbaren korpuskularstrahlsonden fuer ein lithografiegeraet |
| DE3504714A1 (de) * | 1985-02-12 | 1986-08-14 | Siemens AG, 1000 Berlin und 8000 München | Lithografiegeraet zur erzeugung von mikrostrukturen |
| CN86105432A (zh) * | 1985-09-27 | 1987-05-27 | 美国电话电报公司 | 带电粒子束曝光 |
| ATA331285A (de) * | 1985-11-13 | 1988-11-15 | Ims Ionen Mikrofab Syst | Verfahren zur herstellung einer transmissionsmaske |
-
1989
- 1989-05-17 EP EP19890108867 patent/EP0344513A3/de not_active Withdrawn
- 1989-05-17 US US07/353,063 patent/US4994336A/en not_active Expired - Fee Related
- 1989-05-29 JP JP1137321A patent/JPH0237655A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196409A (ja) * | 1990-11-28 | 1992-07-16 | Fujitsu Ltd | 荷電粒子ビーム偏向装置およびその製造方法 |
| JP2008502097A (ja) * | 2004-06-04 | 2008-01-24 | フダン ユニバーシティー | イオントラップ質量分析器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0344513A2 (de) | 1989-12-06 |
| EP0344513A3 (de) | 1991-01-16 |
| US4994336A (en) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237655A (ja) | リングラフイ装置用制御板の製造方法 | |
| US5637536A (en) | Method for interconnecting semiconductor chips in three dimensions, and component resulting therefrom | |
| US5194402A (en) | Method of producing microsensors with integrated signal processing | |
| JP7444695B2 (ja) | 埋め込み磁束コンセントレータを有する半導体デバイス | |
| US4952272A (en) | Method of manufacturing probing head for testing equipment of semi-conductor large scale integrated circuits | |
| US4963225A (en) | Method of fabricating a contact device | |
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| US20060087044A1 (en) | Electronic component, and system carrier and panel for producing an electronic component | |
| JP2006506237A (ja) | 集積構造体およびその製造方法 | |
| US6030851A (en) | Method for overpressure protected pressure sensor | |
| US5030318A (en) | Method of making electrical probe diaphragms | |
| JP2012068249A (ja) | 積層構造に少なくとも部分的に埋設された微細ばね、および、その製造方法 | |
| JP5821284B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
| KR100807426B1 (ko) | 상호 접속 조립체 및 방법 | |
| US5406108A (en) | Interconnection construction of semiconductor device | |
| US20130344628A1 (en) | Alignment between layers of multilayer electronic support structures | |
| US6667627B2 (en) | Probe for inspecting semiconductor device and method of manufacturing the same | |
| JP3379699B2 (ja) | プローバの製造方法 | |
| JP4704702B2 (ja) | ブランキングアパーチャアレイおよびその製造方法 | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| US6897083B2 (en) | Micro-electromechanical actuator and methods of use and fabrication | |
| US7875479B2 (en) | Integration structure of semiconductor circuit and microprobe sensing elements and method for fabricating the same | |
| DE102020125201A1 (de) | Mikroelektro-mechanisches system und verfahren zu seinerherstellung | |
| JP2008020308A (ja) | 磁気センサ及びその製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 |