JPH023845U - - Google Patents
Info
- Publication number
- JPH023845U JPH023845U JP7841388U JP7841388U JPH023845U JP H023845 U JPH023845 U JP H023845U JP 7841388 U JP7841388 U JP 7841388U JP 7841388 U JP7841388 U JP 7841388U JP H023845 U JPH023845 U JP H023845U
- Authority
- JP
- Japan
- Prior art keywords
- font memory
- gate
- dot data
- transferring
- gate circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Description
図は、本考案の印字装置のブロツク図である。
１……ＣＰＵ、２……フオントメモリ、３……
第１ゲート回路、４……第２ゲート回路、５，５
，５，５……ＯＲゲート、６，６……第３ゲート
回路、７……デコーダ。
第１ゲート回路、４……第２ゲート回路、５，５
，５，５……ＯＲゲート、６，６……第３ゲート
回路、７……デコーダ。
Claims (1)
- 複数の文字パターンを記憶したフオントメモリ
と、該フオントメモリのドツトデータをその状態
で転送する第１ゲート回路と、前記フオントメモ
リのドツトデータのうち文字パターンにおいて相
隣接するデータごとにＯＲゲートを介して転送す
る第２ゲート回路と、前記フオントメモリのドツ
トデータを引き延ばして転送する第３ゲート回路
と、前記フオントメモリに印字すべき文字パター
ンのアドレス信号を与えると共に前記夫々のゲー
ト回路を制御し、いずれかのゲート回路の出力を
選択する制御回路とからなることを特徴とする印
字装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7841388U JPH023845U (ja) | 1988-06-14 | 1988-06-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7841388U JPH023845U (ja) | 1988-06-14 | 1988-06-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023845U true JPH023845U (ja) | 1990-01-11 |
Family
ID=31303338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7841388U Pending JPH023845U (ja) | 1988-06-14 | 1988-06-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023845U (ja) |
-
1988
- 1988-06-14 JP JP7841388U patent/JPH023845U/ja active Pending