JPH024003A - フェーズド・アレイ・レーダの送信モジュール用調整スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の背景コ １、発明の分野 本発明は、フェーズド・アレイ（ｐｈａｓｅｄ　ａｒｒ
ａｙ）・レーダ・アンテナの各素子を駆動するのに使用
されるパルス送信モジュールに対する電力をオン／オフ
する装置に関し、更に詳しくは前記モジュールを正確な
ディジタル制御した電力レベルにターンオンし、該電力
レベルをオン状態の間にわたって維持す、る新規な装置
に関する。

２、従来技術 従来のフェーズドφアレイ。レーダーシステムにおいて
は、低電力励振器が送信レーダ信号の搬送波を発生する
。励振器の出力は振幅および／または位相が変調されて
、低電力のレーダ・パルスを発生する。これらの低電力
パルスは振幅および位相が制御されて電力増幅モジュー
ル列に分配される。この電力増幅モジュールの各々はフ
ェーズド・アレイの各アンテナ素子を駆動する。エネル
ギを節約するために、電力増幅モジュールは変調された
励振型出力パルスが開始する直前にターンオンされ、変
調された励振型出力パルスが終了した直後にターンオフ
される。励振型出力パルスの持続期間の間のみ電力増幅
モジュールに電力を供給する理由は所定のピーク電力に
おいて電力増幅モジュールの発熱を最小にし、これによ
りピーク電力を最大にするためである。

レーダ送信機用の従来の電源は、間欠的な動作の間に送
信機によって消費される平均電力を処理するように設計
されていて、高いピーク電力がパルス送信の際に電源に
要求されたときには送信機に必要な電圧を維持するため
に大きなコンデンサに蓄積されたエネルギを当てにして
いる。

供給電圧はエネルギ蓄積手段を追加することによって一
層良好に維持されるが、該手段の追加のために大きなス
ペースが必要になる。［コンデンサにおける垂下（ｄｒ
ｏｏｐ　）　Ｊという用語は送信機または電力増幅器に
おける供給電圧の下降が送信パルスに対して及ぼす作用
に当てはまる。コンデンサにおける垂下は多くのレーダ
送信においである程度存在している。単一の送信機また
は電力増幅器により全てのアンテナ素子に給電する場合
、垂下は全てのアンテナ素子に同時に生じ、ビームに対
する悪影響は小さい。しかしながら、各アンテナ素子に
対して１つまたは１夏数の電力増幅器が用いられ、これ
らの電力増幅器が潜在的に異なる電源を有している場合
には、この問題は厳しいものである。この場合、これら
の電源のりアクタンス・エネルギ蓄積特性は整合した状
態に維持されていなければならず、さもないと「垂下」
はアンテナ列の全ての素子に対して同時に生じず、この
ためビームが歪み、パルス間の相関性がかなり低減する
。

フェーズド・アレイ・レーダにおけるアンテナ素子用の
電力増幅器の更に共通な必要条件は、アンテナ列におけ
る素子の位置によってｒ、　　ｆ、出力のテーパリング
（ｔａｐｅｒｌｎｇ）を達成するように複数の出力を発
生することができることである。

テーバリングは各電力増幅器における電源電圧を調整す
ることによって達成することができる。従って電源の出
力は適宜調節可能またはプログラマブルであることが好
ましい。

最近の設計の送信電力モジュールはアンテナ素子を駆動
する電力モジュールに固体部品を使用している。金属酸
化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）また
は高電子移動度トランジスタ（ＨＥ　ＭＴ）が通常この
用途に使用され、このような素子はしばしばヒ化ガリウ
ム基板上に形成される。Ｉ　Ｇｌｌｚ以上の周波数にお
いては、ヒ化ガリウム基板上で受動回路機能を能動素子
と組合せたモノリシック・マイクロ波集積回路（ＭＭＩ
Ｃ）形式が普通である。これらの回路は特にコンパクト
である。

送信電力モジュール用の従来の電力調整装置においては
、共通の素子は電力をオン／オフするスイッチ（これは
、電界効果トランジスタのドレイン電極に接続されてい
るので「ドレイン・スイッチ」と称する）、およびピー
ク電力が必要なときに直流を維持する局部インダクタま
たはコンデンサである。高周波動作およびＭＭＩＣ製造
技術の出現によって、送信モジュールにおけるＭＭＩＣ
ｒ、　　ｆ、回路は関連する電源部品によって小型化さ
れる傾向がある。このような用途においては、モジュー
ル電力調整装置が小さいことは特に好ましい。

［発明の概要コ 従って、本発明の目的は、フェーズド・アレイ拳レーダ
ーシステムにおける送信モジュール用の改良された電力
スイッチを提供することにある。

本発明の他の目的は、フェーズド・アレイ・レーダ・シ
ステムにおける送信モジュール用の調整機能を有する改
良された電力スイッチを提供することにある。

本発明の更に他の目的は、フェーズド・アレイ−レータ
・システムにおけるパルス送信モジュール用の改良され
た電力調整手段を提供することにある。

本発明の別の目的は、多数の同様なモジュールを使用す
るフェーズド・アレイ・レーダ・システムにおける送信
用ＭＭＩＣモジュールを作動するのに適したコンパクト
な調整スイッチを提供することにある。

本発明の別の目的は、電圧出力をビーム・テーバリング
または他の目的のために独立にプログラムできるような
、多数の同様なモジュールを使用するフェーズド・アレ
イψレーダ・システムにおけるパルス送信用ＭＭＩＣモ
ジュールを作動するコンパクトなスイッチおよび調整装
置を提供することにある。

本発明のこれらおよび他の目的は、フェーズド・アレイ
・レーダ・システムにおける個々のアンテナ素子を駆動
するように設計されているパルス送信用ＭＭＩＣモジュ
ールに直流電源からの電力を供給する新規なディジタル
・プログラマブル調整ドレイン・スイッチにおいて達成
される。

調整スイッチは、関連するフィルタ用コンデンサを含ん
でいるが、遠隔直流電源へのパルス電力モジュールの乙
　ｆ９回路によって表される負荷に直列に接続されてい
る。

調整スイッチは更に、高い温度安定性を有するゲート式
ディジタル・プログラマブル電圧基準回路、および正入
力端子が前記ゲート式電圧基準回路に接続され、負端子
が負荷の電圧を検知するために分圧器を介して接続され
ている高利得演算増幅器を有する。演算増幅器の出力は
電力スイッチング機能を有する電力用金属酸化物半導体
電界効果トランジスタ（ＭＯＳＦＥＴ）のゲートに容量
結合されており、結合コンデンサを所望の速度で放電す
る手段が設けられている。

トランジスタ・スイッチは調整スイ・ンチング動作を行
うのに必要な円滑に変化する導電率を有している。トラ
ンジスタが効率化のために非常に低いＲｄｓ（オン）を
をするとともに、送信されるパルスの帯域幅に匹敵し得
る帯域幅、典型的にはパルス速度で発生する変化に充分
急速に応答するように１メガヘルツ以上の帯域幅を有し
ていなければならない。容量結合回路はＭＭ　Ｉ　Ｃモ
ジュールの過熱を生じさせる継続した動作からＭＭ　Ｉ
　Ｃモジュールを保護し、このため所定の正直流電源電
位でより一層信頼性のあるＮチャンネル型を使用するこ
とを可能にする。また、フィードバック用コンデンサが
、負荷に供給される立ち上がり時間を、負荷におけるリ
ンギングを防止しながら調整の精度に合った最大値に制
限するように設けられている。

プログラミング機能はモジュールの電力設定を他のモジ
ュールから独立にするとともに、校正および／または「
テーパリング」用の所望の値に調整することを可能にす
る。

単一の装置の中にスイッチングおよび調整機能を統合す
ることは調整作用のないスイッチ以上に消費を必要とせ
ず、調整機能は局部調整が利用できなかった場合の局部
コンデンサに必要とされた大きさを低減する。この結果
、スイッチングおよび調整の両機能を達成するとともに
、「コンデンサにおける垂下」を除去したコンパクトな
高性能電力調整装置が得られる。

本発明の固有の特別な特徴は特許請求の範囲に記載され
ている。しかしながら、本発明自身はその他の目的およ
び利点とともに以下の説明および添付図面を参照するこ
とにより更によく理解されることであろう。

［好適実施例の説明］ 第１図は、フェーズド・アレイ・レーダ中システムのア
ンテナ列１の背部を示す図であり、１行の送受信（Ｔ／
Ｒ）サブアセンブリ（２）が配置されているのが示され
、各サブアセンブリは１組の４つのアンテナ素子に接続
されている。また、Ｔ／Ｒサブアセンブリに電力を供給
する装置（４−８）が配置されているのが示されている
。

図示したアンテナ列は水平な各行当り６４個のアンテナ
素子および垂直な各列当り５６個のアンテナ素子から成
る全部で３５８４個のアンテナ素子を使用している。各
サブアセンブリは同じ垂直列中の１組の４つのアンテナ
素子を作動するので、サブアセンブリは１４行すなわち
各列当り１４個必要であり、各行当り６４個必要である
。この様にして、アンテナ列は３５８４個のアンテナ素
子を作動するために全体で８９６個のサブアセンブリを
必要とする。

各行のサブアセンブリ用の電力源はアンテナ列（１）の
側部に設けられている４つの１ｋＷの電源（４）および
８つの大きなフィルタ用コンデンサ（５）である。電力
は電源（４）および大きなフィルタ用コンデンサ（５）
から積層多重導体バス・バー（３）を介してサブアセン
ブリ（２）に供給される。積層バス・バー（３）は各行
に６４個のアンテナ素子を有する４行のＭＭ　Ｉ　Ｃ送
信モジュールに典型的なレーダ・パルス幅の電力を効率
的に供給するのに必要な特性を有している。

１ｋＷの電源（４）、大きなフィルタ用コンデンサ（５
）およびＴ／Ｒサブアセンブリ（２）の配置、ならびに
これらのバス・バー（３）への接続は第１図および第２
図に示されている。４つの大きな（１００，０００ｕｆ
、１６ボルト）のフィルタ用コンデンサ（５）はバス・
バーの右端に設けられ、同様な４つのコンデンサがバス
・バーの左端に設けられている。同様に、２つの１ｋＷ
の電源（４）はバス・バーの右端に設けられ、２つの１
ｋＷの電源（４）はバス・バーの左端に設けられている
。全体で、１１２個のコンデンサおよび５６個の電源が
例示した３５８４個の素子からなるアンテナ列に対して
必要である。

各電源（４）は１行の６４個のＴ／Ｒサブアセンブリの
うちの１６個のＴ／Ｒサブアセンブリに＋１２ボルトで
１キロワツトの電力を供給する。

バス・バーの＋１２ボルトの導体はパルス送信の間に電
力増幅器によって必要とされる大きな電力を供給するた
めに使用される。バス・バーの＋５ボルトの導体は受信
機の低雑音増幅器によって必要とされる低い電力を供給
するために使用され、バス・バーの一１２ボルトの導体
は非常に低い電力でバイアスを供給するために使用され
る。後者の低電力の電圧は信頼性のために網状に形成さ
れている。

バス・バー（３）は、第２図に簡略にして示され、第３
Ａ図乃至第３Ｃ図に構造的に示されているが、多層積層
体であり、この積層体に沿ってコネクタが６４箇所に設
けられている。１行の６４個のＴ／Ｒサブアセンブリは
１ｋＷの電源（４）の各々に擬似ランダム的に接続され
て、各電源が１６個のＴ／Ｒサブアセンブリを駆動する
ようにする。この接続モードは、４つの電源の１つが故
障した場合に送信機が動作しなくなることを最小に押え
、＋５および一１２ボルトの電源に適用されている網状
構造が実際上受信機が動作しなくならないように行われ
ている。

電源システムに適用され得る積層バス・バーの構造は第
２図および第３Ａ図〜第３Ｃ図に示されている。この積
層バス・バーは６つの電力伝送路で構成され、この６つ
の電力伝送路は（送信電力用の）＋１２ボルトの４つの
伝送路、（受信機電力用の）＋５ボルトの伝送路、およ
び（低電力バイアス用の）−１２ボルトの伝送路を有し
、アス導体が間に挿入されている。各電力伝送路は厚さ
が約０．２０インチで幅が２インチの銅の導体で形成さ
れ、この導体は、その両側に設けられた０、０２０イン
チの銅よりなる一対のアース導体から１０００分の２乃
至３インチの厚さの絶縁体によって分離されている。各
サブアセンブリへのタップが超音波接合によって薄い導
体の後縁部から取り出されている。第１図に示すように
、タップがバス・バーに沿ったＴ／Ｒサブアセンブリの
位置に対応して６４個の区間に設けられている。

タップの構成は第３Ａ図に詳しく示されている。

電源（４）は前述したように網状に形成され、受信およ
び負バイアス機能が同じ行に給電する４つの全ての電源
（４）のうちの３つ以下の電源が故障した場合にそこな
われないようにしている。

第２図に示すように、各＋５ボルト電源および各−５ボ
ルト電源はヒユーズおよび適当な極性の保護ダイオード
を介して＋５および一１２ボルトのバス導体に接続され
ている。電源（４）の１つが故障した場合、残りの電源
はエネルギをバス導体に供給するように接続され、故障
した電源はダイオードによって分離される。更に、網状
構成はダイオードが故障した場合にヒユーズによって保
護されている。

１ｋＷ電源（４）は、Ｔ／Ｒザブアセンブリに対する負
荷接続が第２図に示されているが、第１図に示す６パル
ス５δｋＷ交流主電ｉ　（６）に接続されている３００
ボルト直流バス（８）を介して電力を供給される。保護
回路（７）が設けられ、この保護回路はＥＭＩフィルタ
、−次回路遮断器およびライン・サージ保護回路によっ
て調整された後、３ト目電力を主型Ｒ（６）に供給する
。

バス・バー（３）、ｌｋν電源（４）、大きなコンデン
サ（５）、３００ボルト直流バス（８）、主整流電源（
６）、および保護回路（７）は全ての動作モード（送信
、受信および校正）におけるパルス式Ｔ／Ｒサブアセン
ブリの動作に必要な電力を供給するように設計されてい
る。電力分配システムの構成部材は所要の平均電力と、
パルス送信の間にＴ／Ｒサブアセンブリに必要とされる
かなり高いピーク電力との両方を供給しなければならな
い。電力分配システムは、単一パルスの送信の間に送信
機の電子装置に供給される電圧の大きな垂下を避けるた
めに、または前のパルスからのキャリイオーバのために
、個々のＴ／Ｒサブアセンブリにおける垂下が許容最小
値に維持されるように設計しなければならない。これに
よって後述するように正確な調整が可能となる。この許
容最小値は、最終的な負荷を形成する送信モジュールに
おいて必要とされる電圧に加えて、個々のＴ／Ｒサブア
センブリ内に設けられている調整器の動作に必要とされ
るヘッドルーム（ｈｅａｄ　ｒｏｏｍ　）によって設定
される。

要点を繰り返すと、電力分配システムは４キロワツトの
電力を各バス・バーに沿って分布している６４個のＴ／
Ｒサブアセンブリに供給し、したがってアンテナ列全体
に対する１４個の全てのバスに合計５６キロワツトの電
力を供給する。送信機の動作用の電力はバス・バー（３
）の＋１２ボルトの導体の端部に設けられている４つの
１１１警の電源（４）および８個の１００，０００マイ
クロフアラツドの１６ボルトのコンデンサによってバス
・バーの＋１２ボルトの導体に供給される。１キロワツ
トの電源（４）はバス・バー（３）の導体に接続されて
いる大きな蓄積コンデンサ（５）にエネルギを連続的に
供給する。個々のＴ／Ｒサブアセンブリによって表され
るパルス型負荷は、可変持続期間のパルスの間、同時に
エネルギを必要とする。この持続期間はおおよそ１マイ
クロ秒と数ミリ秒の間である。このようにして、パルス
型負荷は平均電力よりも高いピーク電力をバス・バーを
介してコンデンサ（５）および電源（４）から取り出す
。これは単一パルスの途中でまたはパルスが繰り返えさ
れるうちに負荷の電圧を減少させる傾向がある。個々の
Ｔ／Ｒサブアセンブリにおける電圧を一定に維持するよ
うな処置がとられていない場合には、送信機の動作は不
安定になる。

本発明によれば、この不安定な動作は、前述したように
バス・バーの端部に大きなエネルギ蓄積手段を設け、パ
ルスが進行しまたは繰り返すときに電圧降下を許容し得
る小さな限界値に低減するようにバス・バーを厳密に設
計し、ざらにＴ／Ｒサブアセンブリの負荷の各々の中に
コンデンサおよび電圧調整手段を追加することによって
避けることができる。

第４図は８９６個の同じＴ／Ｒサブアセンブリの１つで
あって、電源システムの根本的な負荷を形成するＴ／Ｒ
サブアセンブリを示している。このＴ／Ｒサブアセンブ
リは４つの部分、すなわちアンテナ分配回路３１、ビー
ム形成分配回路３３、移相器前Ｔ／Ｒ回路すなわちモジ
ュール３２、および基板３４上に組み立てられた電源制
御ブロックに分割されると考えられる。

アンテナ分配回路３１は３つの機能を有する。

送信においては、アンテナ分配回路は４つのパルス式高
電力増幅器の出力を個々に４つのアンテナ素子の各々に
供給する。受信においては、アンテナ分配回路は４つの
アンテナ素子からのリターン信号を個々に４つの低雑音
増幅器にそれぞれ供給する。サブアセンブリ、特に移相
器における回路の状態の監視中、校正用に各アンテナ素
子における信号の位相をチエツクするためにカプラが設
けられる。アンテナ分配回路３１は受動回路であり、ス
トリップライン伝送線を使用して最も都合よく実行する
ことができ、これは低価格および所望のコンパクトさで
シャーシ内の回路間を良好にシールドする。これはＴ／
Ｒサブアセンブリにおいて無視し得る程度の電力を消費
する。

ビーム形成分配回路３３は、受信の際、４つの別々の受
信アンテナからの多重化された信号をビーム形成器に至
る単一のチャンネルに分配し、同様に４つのアンテナ素
子に関連して動作するためのビーム形成器からの信号を
結合する。ビーム形成分配回路は能動素子を有していず
、好ましくはストリップライン伝送線を使用して実現で
きる。

これは同様にしてＴ／Ｒサブアセンブリにおいて無視し
得る程度の電力を消費する。

移相器前Ｔ／Ｒ回路、すなわち「モジュール」３２はア
ンテナ分配回路およびビーム形成分配回路の間に接続さ
れている。これは能動素子および受動素子の両方を必要
とする。これは単一のモノリシック・ヒ化ガリウム基板
上に形成することができるが、本実施例においては経済
性の点からハイブリッド構造のモジュールとしている。

マイクロストリップ構造が現在の唯一の実用的な方式で
ある。

各モジュールは１つのアンテナ素子に関連して受信およ
び送信電子装置を有する。受信電子装置は典型的には低
雑音増幅器および可変利得増幅器を有する。同様に、１
つのアンテナ素子に関連する送信電子装置は典型的には
駆動増幅器およびしばしば利得制御を行う電力増幅器を
有する。前述したように、電子装置は−１２、＋５およ
び＋１２ボルトの直流電源を必要とし、このうちの最後
のものはパルス送信用の主電源を形成している。

Ｔ／Ｒサブアセンブリは移相器を作動するとともに送受
信校正状態を決定するための制御ロジックを有し、更に
追加のコンデンサおよびスイッチング電圧調整器を有す
る局部電力調整部を有する。

電力調整および制御回路は測定し得る程度の電力を消費
する。

Ｔ／Ｒサブアセンブリは５乃至６　ＧＨｚで動作するレ
ーダ・システムにおけるフェーズド・アレイの４つのア
ンテナ素子を作動するために使用される電子回路、なら
びに電力分配システムの最後の素子である局部コンデン
サおよび電圧調整器を存する。各Ｔ／Ｒサブアセンブリ
は、最終的な負荷であり、バスから分配される電力の受
は手であるので、２００ワツトの熱を発散すると共に、
最大４０ワツトのｒ、　　ｆ、電力を放射するように設
計される。従って、サブアセンブリのシャーシは能動電
子装置、局部コンデンサおよび調整器を収容するに充分
な大きさのものでなければならないとともに、発生した
熱を運び去るのに必要な空気通路が得られる程度に充分
小さくしなければならない。

考慮中のフェーズド・アレイ・レーダ・システムにおい
ては、各Ｔ／Ｒサブアセンブリは関連するアンテナ素子
の断面積要求条件内に留まっていることが要求される。

アンテナ素子を４つ１組にすることは最も満足すべきグ
ループ分けであることがわかった。アンテナ素子は走査
範囲に応じて約２分の１乃至３分の２波長の間隔をおい
て設けられる。本構成においては、比較的低い垂直走査
範囲とすることを意図しているので、アンテナ素子の垂
直方向の間隔は約３分の２波長にされる。

水平走査範囲がより大きい場合には、ダイポール素子間
の水平方向の間隔は約２分の１波長である。

このような状態において、アンテナ素子は、ダイポール
の場合、垂直方向に大きな利用できるスペースがあるの
で、垂直平面内に配向され、サブアセンブリ間の空間は
垂直な列に平行に設けられる。

アンテナ作動回路の断面積がアンテナ列の断面寸法を超
えないようにするという要求により、アンテナ作動回路
を有する各サブアセンブリのシャーシの断面積をアンテ
ナ素子当りに許容される２分の１乃至３分の２波長の大
きさ以内にすることが必要となる。この空間的な制限は
Ｔ／Ｒサブアセンブリにおける全ての乙　ｆ、路を等し
い長さにし、サブアセンブリを交換することを可能にす
る。

この例においては、４つのアンテナ素子を作動する各Ｔ
／Ｒサブアセンブリの電子回路はアンテナ素子当り１６
ｃｍＸ２．７ｃｍまたは４ｃｍＸ２．７ｃｍの全断面寸
法内に入る。この断面は５乃至６ＣＩＩ２で作動するア
ンテナ列に対しては充分小さなものである。

制御回路は遠隔制御コンピュータからの高レベル・ビー
ム令ステアリング会コマンドを実行し、低レベル・ビー
ム−ステアリング・コマンドを計算し、自己校正機能を
行う。自己校正機能においては、個々のモジュールの位
相エラーが周期的に測定され、固定電圧エラー（電圧ド
リフトではない）のような電源システムに起因する電圧
エラーを含む本質的に全てのエラーに対して補正される
。

局部電力調整回路は、第５図を参照すると、４つの調整
ドレイン・スイッチ（３７）を有し、これは各モジュー
ルに対し１つずつ割り当てられている。２つの局部フィ
ルタ用コンデンサ（Ｃ３）が４つの調整ドレイン・スイ
ッチの間で共有されている。４つの調整ドレイン・スイ
ッチ（３７）は小さなアルミニウム基板（３４）上に取
り付けられている。局部電力調整回路は送信機動作にお
けるパルスの間またはパルスからパルスの間において局
部伝送負荷を１ミリボルトより良好に安定化するように
必要な調整を行う。

アルミニウム基板（３４）は、制御回路および局部電力
調整装置がこの上に取り付けられているが、個々のＴ／
Ｒモジュール（３２）に導くコネクタに接続するための
１行の４つのソケット（３５）を備えている。これらの
コネクタはＴ／Ｒモジュールに対する局部ステアリング
・コマンド、タイミング制御および電力を供給する。同
じ信号は、ステアリング・コマンドを除いて、高レベル
にあるが、基板（３４）に取り付けられ・ている補助回
路基板上に設けられている３１個のパッド（３６）を介
してＴ／Ｒサブアセンブリに供給される。パッド（３６
）は図示されていないコネクタに接続されるように設計
され、積層バス・バー（３）上に支持されているソケッ
ト用に設計されている。

４つのモジュール調整ドレインΦスイッチ（３７）は基
板（３４）の両端に配置され、共有のフィルタ用コンデ
ンサＣ３は、典型的には１００マイクロフアラツドで、
２０ボルトの定格のものであるが、３１個のパッド（３
６）に隣接して基板の後縁部に配置されている。モジュ
ール調整ドレイン・スイッチ（コンデンサＣ３を含んで
いない）はアルミニウム基板（３７）の縁部上の約２分
の１インチの小さな矩形の密封パッケージ内に設けられ
ている。アルミニウム基板は約４−３／４インチＸ２−
１／２インチである。

新規な調整ドレイン・スイッチ（３７）は、レーダパル
ス送信の間、短い間隔内でＭＭＩＣ電力増幅器をオン／
オフし、正確なディジタル制御電力レベルにするように
設計されている。ドレイン拳スイッチの調整機能は送信
されるレーダパルスの立ち上がり時間および立ち下がり
時間に匹敵し得る速度で動作し、パルスの間に発生する
変化を持続させるように設計されている。このため、ド
レイン・スイッチの利得帯域幅は１および１０メガヘル
ツの間に設定されている。利得帯域幅に対する上限は後
で説明するようにモジュールの負荷におけるリンギング
を避けるのに充分小さな値に設定されている。

新規な調整ドレイン・スイッチはメガヘルツの帯域利得
幅を有しているので、レーダパルス送信の間における負
荷または電源の実時間の変化に対して実質的に瞬時に補
正を行うことができ、個々のＴ／Ｒモジュールにおいて
ミリボルトの正確さで１０−１２ボルトの直流電源出力
を維持することができる。従って、単一のレーダパルス
テムにおける数千の電力増幅器の各々の出力は、負荷ま
たは電源が原因で生じたパルス振幅の変化に対して安定
化されて、パルス相互間に最大の相関関係が得られるよ
うにする。

上述したことに加えて、新規な調整ドレイン・スイッチ
はハードウェアまたはソフトウェアの故障の場合、Ｔ／
Ｒモジュール内のＮＩ　Ｎ１１　Ｃの破１０を防止する
手段を提供する。

ディジタル争プログラマブル調整ドレイン・スイッチの
電気回路ならびにそれと電源、負６１および適当な制御
信号との外部接続が第６図に示されている。

各調整ドレイン・スイッチは３つの電力端子Ｐ１、Ｒ２
およびＲ３を有している。第１の端子（Ｐｌ）はドレイ
ン・スイッチを遠隔電源に接続するためのものである。

更に詳しくは、端子（Ｐｌ）は積層バス・バー（３）を
介して大きな蓄積コンデンサ（５）および１ｋＷの電源
の正端子に接続されている。積層バス・バー（３）は抵
抗が並列に接続された直列インダクタンスを有するもの
として示され、この抵抗とインダクタンスの組合せ回路
は第２の抵抗に直列に接続されている。これらの数値は
後で説明するように電力が急速な立ち」二かり時間およ
び短い持続時間を有するパルスに変換されるときに重要
になる。第２の電力端子（Ｒ２）は調整ドレイン・スイ
ッチを関連するＭＭＩＣＴ／Ｒモジュール負荷（３２）
に接続する出力端子である。調整ドレイン・スイッチと
ＭＭＩＣモジュールとの間のリード線インダクタンスが
１２で示されている。このリード線インダクタンスはエ
ネルギが短いパルスの形で供給されるときに重要である
。調整ドレイン・スイッチが急速な立ち上がりまたは立
ち下がり時間でオン／オフすることが可能である場合、
このインダクタンスにより負荷にリンギングが生ずる。

第３の電力端子（Ｒ３）は電源および負荷が戻るアース
である。

調整ドレイン・スイッチに供給される制御信号は基板（
３４）（第４図）上の３１個のパッド（３６）を介して
供給される。第６図に示すように、制御信号としては、
各パルスが送信されるときに調整ドレイン・スイッチを
オン／オフする送信付勢制御信号、基準電圧を設定し増
分させるために使用される校正制御信号、およびモジュ
ール毎の変動の補正または他の目的のために使用される
「他の補正信号」が含まれる。

ディジタル・プログラマブル調整ドレイン番スイッチ（
３７）の回路が第６図に示されている。

主構成要素は温度補償型電圧基準回路（１０）、ディジ
タル・アナログ変換器（ＤＡＣ）およびＲＡＭ（１１）
、２段ゲート・バッファ（Ｔ２．Ｔ３）、演算増幅器（
１３）、個別部品の電力用ＭＯＳ）ランジスタ（ＴＩ）
、コンデンサＣ１乃至Ｃ３、および抵抗Ｒ１乃至Ｒ６を
有している。

上述した構成要素およびその接続の内容は次の通りであ
る。温度補償型電圧基準回路（１０）は電圧降下抵抗（
Ｒ６）を介して１２ボルトの内部電源バス（１４）およ
びドレイン・スイッチの内部アース接続に接続されてい
る。抵抗（Ｒ６）の値は調整器の性能を最適化するよう
に選択されている。温度補償型電圧基準回路は温度補償
型ツェナー基準回路またはバンドギャップ調整器であっ
てよく、これは温度を固有の安定状態にする傾向がある
。温度補償特性は予想される温度変動範囲にわたって５
乃至７ボルトの公称ツェナー電圧値の１ミリボルト以内
に出力電圧を維持するようにしなければならない。温度
は電子装置による過熱および冷却の間にある装置内のダ
イナミックな温度平衡および周囲温度の両方によって影
響を受ける。典型的には温度補償範囲は１００℃の範囲
に及ぶべきである。

電圧調整器１０の出力はＤＡＣおよびＲＡＭ（１１）の
信号入力に接続されている。この回路（１１）は、例え
ば、ディジタル・アナログ変換機能およびメモリ蓄積機
能を有するＡＴＴ２２５型集積回路の４分の１である。

典型的には、ＤＡＣはＲＡＭに供給される人力信号を２
５６の部分にインクリメント（増分）またはデクリメン
ト（減分）することができる８ビツトの分解能を有する
。この回路（１１）の出力信号は校正および補正制御の
関数としてこの大きさの増分を加えたりまたは引いたり
した基準電圧を形成している。

ＤＡＣおよびＲＡＭ　（１１）の出力は所望の低インピ
ーダンス駆動を行う２段の温度安定型のゲート・バッフ
ァを介して演算増幅器（１３）の入力に接続されている
。ゲート・バッファはその第１段を形成するエミッタフ
ォロワ回路構成の１９０４型のＮＰＮトランジスタ（Ｔ
２）および第２段を形成するエミッタフォロワ回路構成
に接続されている１９０６型のＰＮＰ　ｌ−ランジスタ
（Ｔ３）を有する。

ＤＡＣおよびＲＡＭ　（１１）と演算増幅器（１３）と
の間のバッファ接続は次の通りである。ＤＡＣおよびＲ
ＡＭ　（１１）からの信号はトランジスタ（Ｔ２）のベ
ース（こ供給されている。トランジスタ（Ｔ２）のコレ
クタはＢ＋バスに接続され、トランジスタ（Ｔ２）のエ
ミッタは２にオームのバイアス抵抗（Ｒ５）を介して内
部のアースに接続されている。トランジスタ（Ｔ２）の
エミッタに現れる信号はトランジスタ（Ｔ３）のベース
に供給されている。トランジスタ（Ｔ３）のコレクタは
アースに接続され、トランジスタ（Ｔ３）のエミッタは
バイアスおよびバッファ抵抗（Ｒ１）を介して送信付勢
信号用の制御入力に接続されている。それから、バッフ
ァのエミッタは演算増幅器（１３）の正入力に接続され
ている。

ＤＡＣおよびＲＡＭ　（１１）と′ａ３１ｉ［増幅器（
１３）の間に２つのＮＰＮ／ＰＮＰエミッタフォロワ・
バッファ段を使用することによって演算増幅器用の低駆
動インピーダンスの温度安定バッファを形成する。温度
補償は、相補型トランジスタが信号結合路に使用されて
、その第１のトランジスタの入力接合電圧の温度に応じ
て生じるドリフトが第２のトランジスタにおけるドリフ
トとほぼ等しく、かつ符号が反対であるということによ
っている。従って、この２つのトランジスタは演算増幅
器の入力に補償された出力電圧を供給する。エミッタフ
ォロワ回路構成は低下方向のインピーダンス変換を２度
行い、演算増幅器（１３）用の最終的な低い駆動インピ
ーダンスを発生する。演算増幅器への送信付勢信号の通
路の抵抗（Ｒ１）はバッファ出力の低いインピーダンス
に対して３゜３にの高い値を有している。従って、抵抗
（Ｒ１）はバッファの出力段用のバイアス機能および演
算増幅器入力に現れる送信付勢信号の通路上の雑音を低
減しようとするバッファ機能を有している。

演算増幅器（１３）は、送信付勢制御信号によってオン
／オフにゲートされるが、ＭＭ　Ｉ　Ｃ負荷の両端の出
力をＤＡＣおよびＲＡＭ　（１１）から供給される基準
信号と比較する。それから、演算増幅器は直流バスおよ
びＭＭＩＣ負荷の間で緊密なフィードバック・ループ内
に接続されたトランジスタ・スイッチ（Ｔ１）の利得を
調節し、負荷の電圧を基準電圧に比例的に対応させるよ
うにする。

演算増幅器の負入力端子への接続は次の通りである。演
算増幅器（１３）の負入力端子は抵抗Ｒ２およびＲ３の
間の接続点に接続されている。抵抗Ｒ２およびＲ３は、
ＭＭＩＣ負荷（３２）が接続されているパッド（端子Ｐ
２）とアースとの間に分圧器を構成している。この接続
により演算増幅器の負入力端子には、負荷の両端間に現
れる電圧の半分に等しい電圧が供給される。４７０ピコ
フアラツドのコンデンサ（Ｃ２）は、高周波フィードバ
ックを形成するものであるが、演算増幅器の出力端子と
負検知入力端子との間に接続されている。

演算増幅器（１３）の出力端子はトランジスタスイッチ
（Ｔ１）のゲートに接続されている。このゲートは直流
バスからＭＭ　Ｉ　Ｃ負荷への電流の流れを制御し、こ
れによりＭＭＩ　Ｃ負荷における電圧を制御する。この
接続は０．　１マイクロフアラツドの結合コンデンサ（
Ｃ１）を介して行われる交流接続である。トランジスタ
（Ｔ１）のゲートとソースとの間に接続されているＩＯ
Ｋオームの抵抗（Ｒ４）は結合コンデンサ（Ｃ１）を短
時間で放電するように作用する。トランジスタ（Ｔ１）
のドレインはＢ十内部バス（１４）に接続されるととも
に、Ｔ／Ｒサブアセンブリに近接して設けられている中
くらいの大きさのフィルタ用コンデンサ（Ｃ３）の正端
子に接続されている。その負端子は内部アースに接続さ
れている。コンデンサ（Ｃ３）は２つの調整ドレイン・
スイッチの間で共有され、その有効な容量は図示の値の
約半分である。コンデンサの大きさは内部の直列抵抗に
依存しており、直列抵抗が小さい場合には、小さな値、
例えば２５マイクロフアラツドが適当である。トランジ
スタ（Ｔ１）のドレインはまたパッド（端子ＰＩ）に接
続され、さらに積層バス・バー（３）を介して遠隔の１
に′ｌｄの電源（４）および遠隔の大きなフィルタ用コ
ンデンサ（５）に接続されている。トランジスタ（Ｔ１
）のソースはパッド（端子Ｐ２）に接続され、直流バス
（１４）からＭＭＩＣ負荷（３２）からの電流路を完成
している。

トランジスタ（Ｔ１）は最近入手可能となったＮチャン
ネルの５０ボルトの電力用ＭＯ５ＦＥＴである。トラン
ジスタが特に改良された特性はドレイン・ソース抵抗（
Ｒｄｓ（オン））に関連しており、これは５アンペア台
の電流に対して０゜１オーム以下である。本願において
は、調整器に許容し得る電圧降下は５アンペアにおいて
約０゜２ボルトであり、これはより少ない「ヘッド・ル
ーム（ｈｅａｄ　ｒｏｏｍ　）　Ｊが電源に使用された
場合に調整回路における消費を低減する。同時に装置の
入力コンデンサは非常に小さな値に保持され、典型的に
は１０００ピコフアラツド以下である。この結果、装置
の帯域幅は増幅器としてみた場合数メガヘルツである。

従って、装置はパルスをオン／オフするのに必要な速い
速度で発生する電源の変化またはレーダ・システムのパ
ルス式電力増幅器のパルス内における時間的変化を補償
するのに充分な速さである。

トランジスタは、名目上はオンにゲートされている場合
「線形素子」であり、バイアスおよび入力信号レベルを
適切な値に設定することによって所望のレベルの導電率
にすることができる。フィードバック・ループに利得が
存在するため、線形性はループを安定化するために必要
でなく、装置はその能動領域のどこにおいても作動する
ことができる。このため、装置は、他の増幅器と同様に
、必要に応じて円滑な可変の（線形でない場合）導電率
を得るために使用されて、調整スイッチング作用を行う
ことができる。

調整ドレイン・スイッチとしてＰ−ＭＯＳ素子ではな（
Ｎ−ＭＯ３電力トランジスタを選択すると、低価格を含
むいくつかの利点が得られる。欠点はゲートをオンにす
るためにＢ十公称電圧よりも高い電圧を必要とすること
である。しかしながら、このような電圧は＋１２乃至−
１２ボルトで動作する演算増幅器に接続されたコンデン
サを使用することによって容易に得ることができる。

調整ドレイン・スイッチは、上述したように、演算増幅
器と電力用ＭＯＳトランジスタとを接続する緊密なフィ
ードバック・ループを有し、電力用ＭＯＳトランジスタ
の出力電圧を演算増幅器の正端子に接続された基準電圧
に比例したものに保持する。この関係はループ利得が確
実に１よりも大きく、システムのダイナミック・レンジ
が超えられていない限り確実に保たれる。４７０ピコフ
アラツドのフィードバック−コンデンサは、高周波過渡
現象において現れる急峻な立ち上がり時間に応じて上限
を設定している約０．　４マイクロ秒に、回路の立ち上
がり時間および立ち下がり時間を制限する。この制限の
目的は個々のＴ／Ｒモジュール（３２）に接続されてい
るリード線インダクタンス（１２）の両端間に現れる電
圧を制限して、リンギングを防止することである。従っ
て、立ち上がり時間および立ち下がり時間はフィードバ
ック・ループのコンデンサ（Ｃ２）の大きさを正しく選
択することによってリンギングを防止するのに必要な最
適値に調節される。

約１ミリ秒まで存在する正常な動作状態においては、ド
レイン・スイッチの出力電圧は基準電圧に直接比例する
。この状態において、結合コンデンサ（Ｃ１）がまだあ
まり放電されてなく、ループ利得が１よりも充分大きい
状態にある。パルス幅が１ミリ秒を超えると、０．１マ
イクロフアラツドの結合コンデンサの両端間の電圧が演
算増幅器の所定の電圧ダイナミック・レンジを超えて、
フィードバック・ループは崩壊する。この結果、調整ド
レイン・スイッチの出力が急速にゼロに低下する。

このように、ドレイン・スイッチの最大オン時間は結合
コンデンサ（Ｃ１）およびゲート・ソース抵抗（Ｒ４）
によって制限される。交流結合は、ドレイン・スイッチ
を長い期間オン状態に維持する傾向があるハードウェア
またはソフトウェアの故障によってＭＭＩＣ負荷が過熱
または破損されることを防止する。この機能は少数のモ
ジュールが不正にオンにされた場合に特に重要であり、
これによって形成されるピーク需要は電源の平均電流処
理容量を超えないが、個々のモジュール負荷を過熱する
惧れがある。

調整ドレイン・スイッチの主な利点はエネルギ蓄積コン
デンサによって維持されている電圧が低下し始めたとき
送信パルスに現＋１＜従来の垂下を防止することである
。調整ドレイ　・スイッチは負荷における変動を相殺す
るように従来の直流電源とともに使用することができる
。第７図は新規な電源（本発明の一部ではない）の電圧
時間特性を示しているが、この電源から調整ドレイン・
スイッチがパルスの間にエネルギを受は取る。

電源は、第６図にその構成要素が示されており、積層バ
ス・バー（３）、大きなフィルタ用コンデンサ（５）お
よび１ｋＷの電源（４）を有する。この電源において、
いくつかの機構が動作して、送信パルスの外部限界を設
定するものとして考えられた１ミリ秒の期間の間におい
てＴ／Ｒサブアセンブリの電圧を維持する。１０マイク
ロ秒を超えない第１の数マイクロ秒の間、電源電圧はＴ
／Ｒサブアセンブリ内の局部コンデンサ（Ｃ３）によっ
て維持され、初期降下はコンデンサの直列抵抗の大きさ
によって決定される。０から１００マイクロ秒までの期
間においては、バス・バー（３）を介して大きなフィル
タ用コンデンサ（５）から供給されるエネルギは高周波
エネルギの供給によって変化するインダクタンスおよび
抵抗から成るバスφバーの直列交流インピーダンスによ
ってかなり変更される。１００マイクロ秒および１ミリ
秒の間の期間においては、バス・バーの交流インピーダ
ンスは直流値に低下し、大きなコンデンサの直列抵抗が
重要になる。ＭＭＩＣモジュール負荷において１０，５
±１／２ボルトの電圧が望ましい場合には、調整ドレイ
ン・スイッチは２００マイクロ秒を超え１ミリ秒に近い
期間の間送信パルスに対してドレイン・スイッチの調整
精度内に出力電圧を維持する。

局部フィルタ用コンデンサ（Ｃ３）を有する各調整ドレ
イン・スイッチ（３７）は関連するＭＭＩＣＴ／Ｒモジ
ュールに近接して設けられ、４つのこのようなモジュー
ルは共通の１つのＴ／Ｒサブアセンブリ内に設けられる
。２つの局部フィルタ用コンデンサ（Ｃ３）を有する４
つ必要とされる調整ドレイン・スイッチは本質的なもの
としてＴ／Ｒサブアセンブリに課せられている大きさの
制約を受ける。この大きさの制約は本実施例において満
足されている。積層伝送ライン（３）および電源構成要
素（４）および（５）は遠隔にあり、個々のＴ／Ｒサブ
アセンブリに課せられた制約を受けない。これらの構成
要素はともにフェーズド・アレイ・レーダ・システムを
作動する電源システムの必要とする高性能を備えている
。本発明のドレイン・スイッチはもちろんこの特性の電
源とともに使用することに制限されない。

この新規な調整ドレイン・スイッチは、マスタ励振器か
らのパルスが電力増幅器に伝達される直前に個々の電力
増幅器がターンオンされる通常のフェーズド・アレイ・
レーダ・システム用に設計されている。電力増幅器はパ
ルスが到着したときレーダ・システムの全体にわたって
すべてオン状態にあり、かつパルスがなくなった後には
全てすぐにオフ状態にあるべきである。電力増幅器スイ
ッチングにおける先行量または遅延量は電圧が安定化す
ることができるように十分な期間にすべきであるが、パ
ルスの持続期間よりもあまり長くすべきではない。そう
でないと、発熱量が増大するという不利益が生じる。本
システムにおけるように発熱が重要な場合には、実際の
パルスの限界近くで電源をオン／オフできる能力は特に
有益である。

本発明の調整ドレイン・スイッチは固体送信モジュール
のパッドに直流分配手段からの電力を供給したり、また
は論理レベルの信号の指令によってモジュールから電力
を取り除く手段を提供する。

同時に、本調整ドレイン・スイッチはモジュールに供給
される直流電圧を形成する手段を提供し、外部制御の機
能を有し、分配手段上の電圧から本質的に独立である。

更に、調整ドレイン・スイッチは供給される電圧の時間
特性において融通性を与えることができる。出力電圧は
マイクロ秒未満の持続時間にわたって高周波成分に対し
てフィードバック・コンデンサの関数とすることができ
る。

また、それはマイクロ秒乃至ミリ秒の持続期間にわたっ
て中位の周波数成分に対してディジタル・アナログ変換
器の設定の関数とすることができる。

最後に、それは、制限された期間後の回路保護のために
電力を取り除くようにし、かつ持続した故障状態におけ
る電力の供給を防止するように論理レベル信号の低い周
波数成分に対して直列阻止コンデンサの関数とすること
ができる。

パルスの持続期間の間パルス型負荷の両端間の電圧を維
持するための調整ドレイン・スイッチを使用することに
よってＴ／Ｒサブアセンブリにおける電源のスペースお
よび大きさを節約することができる。ここに提案した調
整ドレイン争スイッチは追加した電子装置が小さいので
スペース問題もなく、また調整機能はスイッチおよび回
路における追加の発熱が少ないので熱の発散もなく、ハ
イブリッド形態で容易に形成することができる。

調整ドレイン・スイッチは調整の能動手段としてＴ／Ｒ
サブアセンブリにおける一層小さなフィルタ用コンデン
サと共に同じ程度の電圧安定性を達成することができる
ので正味の大きさの節約を達成することができる。実際
の例においては、局部容量の３分の１への低減が達成さ
れ、従って電源の大きさをかなり低減することができる
。

【図面の簡単な説明】

第１図はＴ／Ｒサブアセンブリの配列およびこのサブア
センブリに電力を供給する手段の構成を示すフェーズド
・アレイ・レーダ・システムの概略構成図である 第２図は１行のＴ／Ｒサブアセンブリに電力を供給する
直流電源をより詳しく示す回路図である。 第３Ａ図、第３Ｂ図および第３Ｃ図は電源からＴ／Ｒサ
ブアセンブリに電力を供給するために使用される多重導
体バス・バーの構成を示す構造図である。 第４図は４つのアンテナ素子を作動するために使用され
る４つのＴ／Ｒモジュール、ならびにＴ／Ｒモジュール
に供給される直流電圧を調整するフィルタ用コンデンサ
および４つの新規なモジュール調整ドレインΦスイッチ
を有する１つのＴ／Ｒサブアセンブリを示す斜視図であ
る。 第５図は制御ユニット、フィルタ用コンデンサ、および
１つのＴ／Ｒサブアセンブリ内の４つのモジュール用の
調整ドレイン・スイッチが取り付けられている基板の平
面図である。 第６図はモジュール調整ドレイン・スイッチ、関連する
電源からの一波および電源分配通路を示す電気回路図で
ある。 第７図は電力分配回路の電気性能を示すグラフである。 ２・・・送受信（Ｔ／Ｒ）サブアセンブリ、３・・・積
層多重導体バス・バー、４・・・１ｋＷの電源、５・・
・フィルタ用コンデンサ、３１・・・アンテナ分配回路
、３２・・・モジュール、３７・・・モジュール調整ド
レイン・スイッチ。

Claims (1)

1. 【特許請求の範囲】 １、フェーズド・アレイ・レーダ・システムにおける個
   々のアンテナ素子を駆動する各パルス送信モジュールを
   直流電源から動作させるディジタル制御式調整スイッチ
   であって、（Ａ）当該調整スイッチを前記直流電源に接
   続するための第１の電力入力端子と、 （Ｂ）当該調整スイッチを前記送信モジュールに接続す
   るための第２の電力出力端子と、（Ｃ）当該調整スイッ
   チを前記直流電源および前記送信モジュールに接続する
   ための第３の共通電力端子と、 （Ｄ）第１の出力端子、前記共通電力端子に接続された
   第２の共通端子、およびゲート端子を有する、高い温度
   安定性を備えたゲート式ディジタル電圧基準手段と、 （Ｅ）前記第１の電力入力端子に接続された第１の端子
   および前記共通電力端子に接続された第２の端子を有す
   るフィルタ用コンデンサと、 （Ｆ）正入力端子、負入力端子および出力端子を有する
   高利得演算増幅器と、 （Ｇ）前記演算増幅器の正入力端子を前記ゲート式電圧
   基準手段の出力端子に接続する手段と、 （Ｈ）前記演算増幅器の負入力端子を前記第１の電力出
   力端子に接続し、前記送信モジュールにおける電圧を検
   知する手段と、 （Ｉ）前記演算増幅器の出力端子と負入力端子との間に
   接続され、前記第２の電力出力端子における立ち上がり
   時間および立ち下がり時間を所望の調整精度に合うよう
   に制限して不所望の出力過渡現象を除去するフィードバ
   ック、コンデンサと、 （Ｊ）ゲート電極、前記電力出力端子に接続されたソー
   ス電極、および前記電力入力端子に接続されたドレイン
   電極を有し、電力効率化を達成するように低いドレイン
   ・ソース電極間オン抵抗を有するとともに、前記送信モ
   ジュールのパルス動作に匹敵する立ち上がり時間を有す
   る変動に対して正確な応答を行うのに充分な帯域幅を形
   成する低い入力容量を有する電力用金属酸化物半導体電
   界効果トランジスタ（ＭＯＳＦＥＴ）と、 （Ｋ）前記演算増幅器の出力端子を前記ゲート電極に交
   流結合する結合コンデンサと、 （Ｌ）前記ゲート電極および前記ドレイン電極の間に接
   続され、前記結合コンデンサを放電させる放電用抵抗と
   を含み、 前記結合コンデンサおよび前記放電用抵抗が高利得交流
   結合フィードバック・ループを形成し、該フィードバッ
   ク、ループによって前記パルス送信モジュールの電圧が
   前記ゲート式ディジタル基準に対応して生じ、前記フィ
   ードバック・ループの時定数が所望の最大パルス持続期
   間を超えるように設定されるが、制御信号の不適切に長
   い持続に対しては前記送信モジュールの負荷を保護する
   に充分な短さに設定されていること、を特徴とするディ
   ジタル制御式調整スイッチ。 ２、前記第１の電力入力端子に供給される電力の極性が
   正であり、前記電力用ＭＯＳＦＥＴがＮチャンネル型で
   ある請求項１記載の調整スイッチ。 ３、前記電力用ＭＯＳＦＥＴの帯域幅が１乃至１０メガ
   ヘルツの範囲にあり、前記フィードバック・コンデンサ
   の値が前記送信モジュール内または該送信モジュールへ
   の接続リード線のインダクタンスによるリンギングを防
   止する程度に立ち上り時間を低減するように選択されて
   いる請求項１記載の調整スイッチ。 ４、前記ゲート式ディジタル電圧基準手段が当該調整ス
   イッチの電圧出力の遠隔制御のためにプログラマブルで
   あり、最小直流供給電源が維持されている限り前記直流
   電源の電圧から前記負荷の電圧が独立である請求項１記
   載の調整スイッチ。 ５、フェーズド・アレイ・レーダ・システムにおける個
   々のアンテナ素子を駆動する各パルス送信モジュールを
   直流電源から動作させる物理的にコンパクトなディジタ
   ル制御式調整スイッチであって、 （Ａ）当該調整スイッチを前記直流電源に接続するため
   の第１の電力入力端子と、 （Ｂ）当該調整スイッチを前記送信モジュールに接続す
   るための第２の電力出力端子と、（Ｃ）当該調整スイッ
   チを前記直流電源および前記送信モジュールに接続する
   ための第３の共通電力端子と、 （Ｄ）第１の出力端子、前記共通電力端子に接続された
   第２の共通端子、および前記送信モジュールのパルス付
   勢のために当該調整スイッチのオン時間を設定する制御
   信号の源に接続されているゲート端子を有し、高温度安
   定性を備えているゲート式ディジタル電圧基準手段と、 （Ｅ）前記第１の電力入力端子に接続された第１の端子
   および前記共通電力端子に接続された第２の端子を有す
   るフィルタ用コンデンサと、 （Ｆ）正入力端子、負入力端子および出力端子を有する
   高利得演算増幅器と、 （Ｇ）前記演算増幅器の正入力端子を前記電圧基準手段
   の出力端子に接続する手段と、 （Ｈ）前記演算増幅器の負入力端子を前記第２の電力出
   力端子に接続し、前記送信モジュールの電圧を検知する
   手段と、 （Ｉ）ゲート電極、前記電力出力端子に接続されたソー
   ス電極、および前記電力入力端子に接続されたドレイン
   電極を有するとともに、電力効率化を達成するように低
   いドレイン・ソース電極間オン抵抗および前記送信モジ
   ュールのパルス動作に匹敵する立ち上がり時間を有する
   変動に対して正確な応答を行うのに充分な帯域幅を形成
   する低い入力容量を有する電力用金属酸化物半導体電界
   効果トランジスタ（ＭＯＳＦＥＴ）と、 （Ｊ）前記演算増幅器の出力端子を前記ゲート電極に接
   続して、高利得フィードバック・ループを完成する手段
   とを含み、このフィードバック・ループによって前記パ
   ルス送信モジュールの電圧が前記ゲート式ディジタル電
   圧基準に対応して生じ、また前記フィードバック・ルー
   プにより前記モジュールにおけるフィルタ容量およびそ
   の大きさに対する要求条件が低減されて、パルス送信の
   間の電圧安定性が達成されることを特徴とするディジタ
   ル制御式調整スイッチ。 ６、前記手段（Ｊ）が、 （１）前記演算増幅器の出力端子を前記ゲート電極に交
   流結合する結合コンデンサと、 （２）前記ゲート電極および前記ドレイン電極の間に接
   続された前記結合コンデンサを所望の放電速度で放電さ
   せ、前記スイッチの最大「オン」時間を制限する抵抗と
   を有する請求項５記載の調整スイッチ。 ７、前記演算増幅器の出力端子および負入力端子の間に
   接続され、前記第２の電力出力端子における立ち上がり
   時間および立ち下がり時間を所望の調整精度に合うよう
   に制限して、不所望の出力過渡現象を除去するフィード
   バック・コンデンサが設けられている請求項６記載の調
   整スイッチ。