JPH0240565A - 改良型センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明はあらゆる型式のセンサに適用可能な改良型セン
サに関し、特に自己識別センサ及びその回路に関する。

〔従来の技術〕

各種物理量に関係する電気信号を発生ずるのに各種各様
のセンサが数十年間使用されてきた。

温度に関係する信号を発生するサーミスタおよび加速度
に関係する信号を発生する加速度計は簡単で且つ良く知
られている例である。本発明はあらゆる形式のセンサに
通用されるが、例示の便宜のため、加速度計を参照して
説明する。

加速度計には多数の用途がある。一つは航空機の翼のよ
うな大きな物理的構造物のモード試験での用途である。

このような用途では、数百価の加速度計を翼の表面の異
なる位置に取付けて、シェーカーで機械的に励振する。

加速度計は各位置での翼の運動に関係するデータ信号を
発生する。このデータはデータ獲得装置により集められ
、後で解析して構造の振動のモードを求めることができ
る。

構造物のモード解析には試験に使用する各変換器を識別
し、構造の特定の位置に関係づけることが必要である。

数百のこれら計器が関係する試験では、データ獲得装置
に数百の識別不可能な加速度計出カケープルが設けられ
る。（加速度計出カケープルには、加速度計がケーブル
からやはり電力の供給を受けなければならない電子装置
を備えている場合でも、典型的には２本の電線があるだ
けである。ケーブルのこのニ重利用は、電力をセンサに
定電流信号として供給し、センサ出力信号が電力信号に
加わる電圧変調の形を取るｒｒｃＰＪ法によって日常的
に行われている。） 〔発明が解決しようとする課題〕 これらの加速度計ケーブルの唯一つでさえ見分は違えた
りまたはデータ獲得装置の正しくないポートに接続され
たりすれば、モード解析全体が台なしになることがある
。したがって、各ケーブルをケーブルの束を通して精密
にたどり、その信号を期待している機器の入力ポートに
接続することが重要である。これは退屈でしかも誤りを
起しやすい仕事である。

従って、本発明の目的はこの仕事を簡単にすることであ
る。

さらに本発明の他の目的は複雑な試験および測定の用途
において人間の誤りの原因となる可能性を取除くことに
よりデータ獲得の完全さを向上することである。

本発明のさらに特定の目的はそれ自身を識別することが
できるセンサを提供することである。

本発明のさらに他の目的は識別データを現存する配線を
通して関連のデータ獲得装置に送ることができる自己識
別センサを提供することである。

本発明の更に一般的な目的は現存する配線を通してセン
サとデータ獲得装置との間でディジタル属性信号を変換
することができる試験測定システムを提供することであ
る。

〔課題を解決するための手段〕

本発明の一実施例によれば、それ自身を独特に識別する
ディジタル「署名」信号を発生する手段を備えたセンサ
が提供される。この信号はセンサ・データを運ぶのに使
用されるのと同じラインによりデータ獲得装置に伝えら
れる。したがって、計器をデータ獲得装置に接続するケ
ーブルを個別に追跡する必要はない。ケーブルを伝わっ
て供給される署名データはケーブルが出て来るセンサを
識別する。その結果、データ獲得装置は各データ信号の
源を知り、データを正しく利用することができる。もは
や各ケーブルをそれを期待している一つの入力ポートま
で引廻す必要はない。その代り、ケーブルをでたらめに
機器に接続することができる。典型的な設備では、試験
機器により得られたセンサ・データはセンサ識別データ
と関連して格納されるので、必要に応じてこれを呼び出
して処理し、所要の解析を行うことができる。

例示した自己識別加速度計は圧電変換器および慣例の集
積回路から構成されている。多くの集積回路は現在速さ
およびピンの数という二つの制限を持っている。本発明
の回路はそのどちらの制限も無い。この回路は１ヘルツ
から１キロヘルツまでの範囲で動作し、三つのビンを備
えている。すなわちＴＲＡＮＳＤＵＣＩＥＲＩＮＰＵＴ
　（変換器人力）　、Ｇｌ？０ＵＮＤ　（接地）、およ
び５ＵＰＦＬＹ　（電源）である。回路の出力信号は電
源ラインに供給され、このラインで回路に運ばれる定電
流電力信号の電圧変調の形を取っている。

電力が例示の加速度計に最初に加えられると集積回路は
約１（Ｈり秒待って電源からの遷移を終了させる。次に
回路はその署名動作段階を開始する。この署名段階中、
回路は電源ラインを通して、センサを独特に識別し且つ
その動作に関する情報（すなわち、その利得の設定値、
周囲温度など）を入れることもできる３６ビツトの直列
署名データ流を伝える。データ流が伝えられてしまった
ら、集積回路はバッファ増幅器として動作し、センサ出
力信号を電力信号へ変調する。回路は電力信号が中断す
るまでバッファ増幅器として動作する。その後電力が回
復すると、回路はその署名動作段階を再開する。

〔実施例及び作用］ 本発明の前述のおよび他の目的、特徴、および利点は、
付図を参照して行う以下の詳細な説明から一層容易に明
らかになろう。

解説の便宜のため、本発明を自己識別加速度計ｌＯを参
照して説明する。ただし、後に詳記するように、本発明
の原理は他の多数のセンサについておよび他の多数の目
的に容易に利用することができる。

金痕勤躬 第１図を参照すると、本発明の例示実施例は論理回路１
２、センサ１４、およびデータ獲得装置１６を備えてい
る。センサ１４は望ましくは論理回路の入力端子１８に
加速度に関する小さな電気信号を供給する圧電変換器で
ある。論理回路１２はこの信号をバッファし、これを２
心ケーブル２゜を通してデータ獲得装置１６に供給する
。

論理回路１２の電源はＤＣ定電流源２２であって、これ
は２乃至２０ミリアンペアの調整された出力電流をケー
ブル２０を通して回路１２に供給する。

電流ａ２２を９ボルトの電池２４および電流調整用ダイ
オード２６を備えているように示しである。

ケーブル２０は究極的にはどんな長さのものでもよいが
、長さが３０Ｏｎ＋以下として図示しである。

ケーブルのキャパシタンスおよび電流源によりシステム
の高周波時間応答が制限される。

第１図の構成要素の残りの中で、抵抗器２８はセンサ１
４の出力を分岐して接地する。そうしないと変換器に蓄
積する可能性がある漏れ電流の放電器を形成する。この
抵抗器の精密な値はセンサが低周波応答を希望どおり行
うように選定される。例示した５００Ｇオームの値は加
速度計の低周波応答を１ヘルツ未満に制限する。ツェナ
ーダイオード３０は導通状態の期間中ケーブル２゜から
論理回路１２に加えられる過渡電圧を制限する。最後に
、コンデンサ３２は大きな値の結合コンデンサであって
、所定のデータ信号を結合させながら、ＤＣ電源２２を
データ獲得装置１６から分離する働きをする。（コンデ
ンサ３２は通常データ獲得装置１６に一体に組入れられ
ている要素である。） 例示の論理回路１２は（１，６ミクロン、二重金属、単
一ポリ・プロセスを利用して）　ＣＭＯ３集積回路とし
て実現され、第２図に示すように、電流／電圧基準回路
３４、パワーオフタイマー３６、発振器３８、署名論理
４０、および増幅器４２を備えている。

電流／電圧基準３４はケーブル２０と結合してそれで運
ばれる定電流信号から調整された電圧基準信号Ｖｒｅｆ
および調整された電圧バイアス信号Ｖｂｉａｓを作る。

Ｖｂｉａｓは各種基準電流を発生するのに使用されるが
、これら基準電流は論理回路１２のアナログ回路の大部
分に供給される。

パワーオフタイマー３６はケーブル２０を構成する２本
のライン３７　、３９の信号が中断しないか監視する。

１００　ミリ秒を超える中断が検出され、その後電力が
回復すると、タイマー３６は論理回路を再初期設定させ
、回路の署名動作段階を開始する。短い電力遮断の後で
は署名信号は送られない。

発振ＷＳ　３８は５０キロヘルツのマスター・りｏ　、
７り信号を発生するリング発振器であり、このマスター
・クロック信号は署名論理４０の幾つかにより再分割さ
れてシステム動作の各段階を継起し、時間調節する。

署名論理４０はパワーオフタイマー３６からのおよび発
振器３８からの信号に応答して３６ビツトの署名データ
流を発生する。この署名信号は増幅器４２に供給され、
ケーブル２０を構成するライン３７および３９の上に変
調される。

増幅器４２は署名データ流信号およびセンサ出力信号を
受取り、これら信号をパワーオフタイマー３６からの選
択信号に応じてケーブル２０の上に制御可能に変調する
。

論理回路の「ディジタル」　（すなわち、署名）部分４
０の簡略化した回路概要図を第４図に示す。

残りのアナログ部分の回路図を第５図に示す。

しかし、回路動作は所定の部分を個別に検討することに
より一層容易に理解することができる。

工法／工圧基準 第５図の中央上部にポピユラーなバイポーラ基準回路の
ＣＭＯ３変形体が示されている（　ｒＲＥＦＣＩＲＣＵ
ＩＴ　Ｊ　）。この回路は翼調整されたバイアス信号Ｖ
ｂｉａｓを（Ｖｂｉａｓライン４３に）および良く調整
された電圧基準信号Ｖｒｅｆを（Ｖｒｅｆライン４５に
）発生する。Ｖｂｉａｓライン４３は、論理回路のアナ
ログ部分の各段に一定の電流または電荷割合を供給する
一連のバイアス・トランジスタを制御するのに使用され
るので、特に重要である。

Ｖｂｉａｓはケーブル２０からの電力の印加および遮断
に迅速に応答する挙動良好な信号であり、したがって各
種タイミングおよび遅れ回路にこのケーブルに乗ってい
る信号の状態を示すのに使用される。

電圧／電流基準回路３４は４００／１６　ＰＭＯ３トラ
ンジスタの整合対を電流ミラー構成で備えており、回路
の二つの脚に等しい電流を供給する。

（トランジスタだ整合しており、ゲートが互いに結ばれ
ており、両者が同し電源に接続されているので、等しい
電流が強制的に発生される。）回路の一方の脚はＮウェ
ル構造を用いて作られた１、８キロオームの抵抗器（Ｉ
ｌｌ）を備えている。

この抵抗器は反対の脚にあるその片割れの８倍の面積を
持つダイオードと直列になっている。

回路の二つの脚は共に４８０／２４　ＮＭＯ３整合トラ
ンジスタを備えている。これら整合ＮＭＯ３装置は、そ
の大きさが（１／Ｒ）　（ｋＴ／ｑ　）　Ｉｎ（８）に
等しい定電流■、が回路の各脚を流れるように統制して
いる。この２゛はケーブル２０の　　または雪・′、と
は無　、であ　、したがって他のすべての回路段を制御
する安定な基準となる。第５図の上部および下部の両方
を通って水平に延びるＶｂｉａｓライン４３は一基準回
路の左脚に結合されている。注記したとおり、この電圧
基準はアナログ回路を通じて一連のＮＭＯＳバイアス・
トランジスタのゲートに結合されている。これらのバイ
アス・トランジスタはその値がその幅／長さの比に基準
回路バイアス・トランジスタに見られる４００　／１６
の幅／長さ比に対する比で決まる電流を発生する。した
がって各アナログ回路には電流１．の既知の小部分であ
る不変電流が供給され、これにより各アナログ回路に対
する電流基準が確立する。

Ｖｒｅｆは４８０／２４　Ｎｎｏｓ　　）ランジスタの
ゲートから取られ、この８ＭＯ３トランジスタおよびダ
イオード０１を通過する定電流により調整される。

その値は例示の実施例では公称１．６ボルトである。

電流／電圧基準回路３４は第５図にＲＥＦ　５ＴＡＲＴ
ＣＩＲＣＵＩＴと記されているサブ回路を備えており、
このサブ回路は基準回路３４が安定なゼロ電流状態で始
動しないようにする。

パワーオフタイマー 本発明の例示実施例の重要な必要条件は異なるパワーオ
フ条件を識別することができるということである。すな
わち、電力が短時間（数十ミリ秒）遮断されているか、
長時間（すなわち、数百ミリ秒）遮断されているかを識
別することができなければならない。短時間の停電の後
、論理回路１２はセンサのバッファ増幅器としての動作
を直ちに再開すべきである。しかし、電力が１００　ミ
リ秒を超えて遮断されたままになっている場合には、回
路は再初期設定し、電力が次に加えられたとき署名動作
段階を開始するようにすべきである。この機能は第５図
の左上隅に示した１１０　ピコファラドのタイミング・
コンデンサ４４の電圧を監視することによって行われる
。

回路の定常状態動作中、コンデンサ４４はケーブル２０
から１６／１６　ＰＭＯＳおよび２４／１．６　ＮＭＯ
Ｓの各トランジスタを通して充電される。ケーブル２０
から電力が除去されると、Ｖｂｉａｓ信号は速やかに中
断し、１６／１６　ＰＭＯＳ　　トランジスタを遮断し
、コンデサ４４をケーブルから分離する。ＮＭＯＳ装置
はこのようにして電力が除去されたときコンデンサがＰ
ＭＯ５装置のｎウェルを通して放電しないようにしてい
る。停電の期間中、コンデンサは分路ブリード抵抗器（
４／９００　ＮＭＯＳ　）ランジスタとして製作されて
おり、１１０ｐｆのコンデンサの右に示しである）を通
して放電する。

その後電力が回復すると、コンデンサ４４の左に示しで
ある６４０／　４　ＮＭＯＳ　トランジスタが導通し、
「Ｘ」と記しであるラインを一定の低い電圧まで引上げ
る。（トランジスタの導通時間が速いのはその幾何学的
構成とキャパシタンスが無いこととの副産物である。）
このライン「×」は差動増幅器４６の反転入力を駆動す
る。この増幅器の非反転ｒｙ　」入力は、電力が加えら
れる前でも、コンデンサ４４に貯えられている電圧によ
って駆動される。コンデンサ４４が停電期間中に差動増
幅器回路４６の平衡点より下まで放電してしまうのに充
分な時間（典型的には１００ミリ秒）が経過すれば、差
動増幅器はこれに応じて約１０ミリ秒間ＸをＹより大き
くする。差動増幅器の出力はうインＡ−＋Ａ（低）およ
びＢ−＋８（高）により第５図の左側に示すＲ−Ｓフリ
ップ・フロップ回路４８の入力に供給される。このフリ
ップ・フロップの出力−（または＋１）はこのようにし
て高くなり２０／１．６　ＰＭＯＳ　ｌ−ランジスタを
導通させる。このトランジスタは今度は０．６フアラド
の可能化ホールドコンデンサ５０を定電流供給ラインか
ら充電する。（このコンデンサに関連する充電遅れが　
可能化信号の雑音免疫性に加わる。）可能化ホールドコ
ンデンサ５０にかかる電圧は一対の反転ゲート５１　（
各々が２．３／１０　ＰＭＯＳトランジスタおよび３．
２／３．２　ＮＭＯＳ　Ｉ−ランジスタから構成されて
いる）を通して加えられ、可能化信号となる。可能化ホ
ールドコンデンサ５０は大きな１１０ｐｆのタイミング
コンデンサ４４が差動増幅器４６の平衡点より上まで充
電されその出力を変えてからでも、この可能化信号を高
く保持する働きをする。したがってこの可能化信号は署
名段階の終りまで高いままであり、署名段階の終りに終
了ライン５３に論理ｒｌ」の信号を加えることによりリ
セットされ、これにより可能化信号で駆動される３、２
　／３．２　ＮＭＯＳ　トランジスタがＥＮＡＢＬＥ　
ＨＯＬＤコンデンサを素早く放電させる。

電力が短期間（すなわち、１００　ミリ秒未満）中断す
る場合には、タイミングコンデンサ４４は差動増幅器回
路４６の平衡点より下までは放電しない。その結果、フ
リップ・フロップ回路４８はトグルせず、可能化信号は
発生しない。したがって回路の動作がそのセンサ・バッ
ファ増幅器動作モードで再開する。

見振塁 本発明に使用される発振器３８は回路動作の署名段階中
論理回路を制御するのに使用される５０キロヘルツのマ
スク・クロック信号を発生する。

発振器３８は可能化信号が高いとき動作する。

発振器３８は３段リング発振器回路のトポロジーに基い
ている。このような回路の動作周波数は典型的には要素
トランジスタの立上り時間および立下り時間によって決
まり、この時間はまたプロセスによって決まる変数であ
る。本発明の発振器３８はこの問題を電流ミラーを使用
してこのような変数の効果を補償することにより軽減し
ている。

電流／電圧基準回路３４からの良く調整された信号であ
るＶｂｉａｓは３個の２．２ピコフアラドのタイミング
・コンデンサ５２，５４．５６を充放電するのに使用さ
れる。その結果、発振周波数はキャパシタンスＣ１電源
電圧ＶＩＩＯ１および各段に供給される電流Ｉ０によっ
て変る。（第５図に示す実質的にすべてのアナログ回路
と同様、発振器の各段に供給される電流■。はトランジ
スタの大きさの比により電流１１　と関連づけられてい
る。基準回路のバイアストランジスタは４００／１６の
幅／長さ比を備えており、発振器のバイアストランジス
タは１６／２４の幅／長さ比を備えているから、電流Ｉ
０はＩ、ｘ　（１６／２４）　　（１６／４００）に等
しい。）リング発振器の周波数に対する方程式は Ｐ　　ｒｏ／　（３ＸＣＸＶｏｎ） である。

実験的に測定された周波数はシミュレート値および上記
の筒車な方程式の数パーセント以内にある。

発振器でおよび論理回路全体を通じて使用されるコンデ
ンサはポリシリコン・オーバ・ゲート酸化物およびＮウ
ェルである。多くの回路で直線性を良くするのに必要な
特別のＮウェル植込みは例示した実施例には使用しなか
ったが、正確さを更に良くする必要がある場合には使用
することができる。

署名論理 署名論理４０は論理回路１２がまずパワーアップされ、
加速度計を識別する３６ビツトの署名データ流をケーブ
ル２０に供給すると動作する。

署名は３６の個別の段により発生され、各段は順次使用
可能となり、共通出力ライン５８（ＳＩＧＢＵＳ）を低
く引き下げるか、高いままにしておくことができる。（
ＳＩＧＢＩＩＳは第４図の下部に示しであるが通常のプ
ルアップ・トランジスタ６０により高に保持されている
。） ３６の個別の段は一連の３６個の直列接続り型フリップ
・フリップであって、これを通して論理「１」が順次ク
ロンクされる。（例示の便利のため、第１、第２、およ
び第３６のフリップ・フロップ６２．６４．６６だけを
第４図に示しである。間にある３３個のフリップ・フロ
ップは唯１個のフリップ・フロップ６８で代表させであ
るが、これが直列接続的に３３回繰返される。）各フリ
ップ・フロップはこれと関連して、Ｑ出力により駆動さ
れ５ＩＧＢＵＳに接続されている（トランジスタ６５の
ような）トランジスタを備えている。論理「１」が各段
を通過するにつれて、対応するトランジスタが導通し、
そのサイクルに対して、署名信号の状態を求めることが
できる。論理［０」が欲しい場合には５ＩＧＢＵＳを大
地に分路するように構成する。論理「１」を欲しい場合
には、トランジスタを５ＩＧＢＵＳをプルアップ・トラ
ンジスタ６０を経由して高く浮かすように構成する。

第４図を更に詳細に参照して、可能化信号がパワーオフ
タイマー回路により発生すると、フリップ・フロップ７
０が論理「１」でプリセットされる。署名クロックライ
ンＣＬＫでの最初の立上りクロック縁で、この「１」が
フリップ・フロップ６２に伝わり、これによって署名の
ビット０が決まる。このフリップ・フロップのＱ出力は
トランジスタを駆動して５ＩＧＢＵＳライン５８に影舌
を与えることが無く、したがって署名ラインがプルアッ
プ・トランジスタ６０のため論理高のままになっている
という点でシリーズ内で独特のものである。

次の立上りのクロック縁で、フリップ・フロップ６２の
Ｑ出力からの「１」がフリップ・フロップ６４のＱ出力
に伝わり（ビット１）、そのトランジスタ６５を導通さ
せる。このトランジスタの入力は大地に結合されている
ので、作動すると５ＩＧＢＵＳライン５８を低に引き下
げる。次のクロック・サイクルで、論理ｒｌＪがこのフ
リップ・フロップの出力から次の出力まで動き、その対
応するトランジスタが５ＩＧＢＵＳを制御することがで
きるようにする。５ＩＧＢＵＳのこの制御は論理「１」
が３６段すべてを通してクロックされてしまうまで一つ
のトランジスタから次のトランジスタへ伝わる。

３６段すべてを通過したら、論理「１」は次にフリップ
・フロップ７１をクロックし、最後に終了フリップ・フ
ロップ７２をクロックする。論理Ｊ、がこの終了フリッ
プ・フロップのＱ出力（すなわち、終了ライン５３）に
現われると、定のアナログ回路をリセットし可能化信号
（したがってＣＬＫライン上のクロック信号）を終結さ
せる。

３６署名ピントのうち、最初の二つは「１」および「０
」に固定され、署名を受取るデータ獲得装置１６が署名
速度を決めることができるようにする。次の３４ビツト
はプログラム可能であって、ここではセンサを識別する
のに使用される。

この実施例では、これら３４個の最初の２０ビツトはチ
ップの一連番号を構成している。次の３個は改訂コード
（ＩＣの異なる改訂を識別する）を指定し、続いてモデ
ル・コード用（変換器の異なるモデル、すなわち、帯域
幅、感度、パッケージなど）３ピント、製造者コード用
７ビツト、および１パリテイ・ビットがある。３４個の
プログラム可能ピントにより与えられる組合せの数は識
別目的に適当なものより多く、本発明はもっと少い数で
容易に実施することができる。

筒略化しであるため、第４図はこれら異なる形式のデー
タ・ビットを呼出さず、またそれらをプログラムする方
法をすべては示していない。

好ましい実施例では、署名ビットのうち１０個（改訂コ
ードおよび製造者コード）をＶＯＯかグランドかに隠蔽
プログラムし、３ビツト（モデル番号）を（第４図にビ
ット２−３４で示す正方形のボンディング・パッドによ
り）ワイヤ・ボンディングによりプログラムし、２１ビ
ツト（２０個の識別ピントおよびパリティ・ビット）を
ポリシリコン・ヒユーズ（第４図にビット３５で示した
ＲＰＯＬＹ抵抗器）によりプログラムしである。

ポリシリコン・ヒユーズはウェーハ・ブロービング試験
中選択的に溶断される。（これらヒユーズは二酸化シリ
コン保護層の下に配設され、最小約５スクウエア（１，
６ミクロン）の幾何学的形状のポリシリコンから構成さ
れている。溶融に２０ミリアンペアで約６ボルト必要で
あり、ポリシリコンの二酸化シリコン内への吸収が生ず
ると思われる。電圧はヒユーズが長くなれば過大となり
、ヒユーズをはるかに短かくすればシリコンが融ける前
に金属接触が破壊するのでヒユーズの長さは重要である
。） 署名データのケーブル２０への直裁的な２進復号は容易
には使用することができない。何故ならデータ獲得装置
はクロック周波数を知らず、それを必要な程度の確実さ
で予測することができないからである。クロック周波数
は電源雪圧（これはディジタル・データで上下に変調さ
れている）および絶対温度の一次関数である。したがっ
て、単純２進データ流のビットの位置は唯一つの基準デ
ータが署名を始める既知の「１」およびｒＱＪビットで
ある場合決定することが困難である。このため、２段階
、または自己クロックの機構を使用するのが望ましい。

この機構では、５ＩＧＢＵＳライン５８の直列２進デー
タがゲート７４により署名クロック信号との排他的論理
和を取られ、ビットの値がどうであっても、各ビットの
中間での遷後を保証する。この出力信号は次に署名増幅
器回路に加える前にフリップ・フロップ７６によりバッ
ファされる。（フリップ・フロップ７５は、以下に説明
する５段リップル・カウンタ７８の第４段の非Ｑ出力か
らクロックされる。フリップ・フロップ７６を駆動する
のに署名クロックＣＬＫとは異なるこのクロックを使用
することによりデータがフリップ・フロップでラッチさ
れる前にχＯＲゲート７４からの切替え遷移を静定する
ことができる。） 代表的な２段階署名信号を第３図に示す。データ「１」
はビットの中間の立上り縁で示される。データ「０」は
立下り縁で示される。この２段階構成により、時間変化
出力信号が発生され、これからデータ獲得装置が、伝送
されているデータがｒｌ、または「０」の繰返しから成
る場合でも、署名カウンタ周波数を推定することができ
る。

第４図の上部に署名クロックを発生するのに使用される
ディジタル回路がある。５０キロベルンのマスク・クロ
ック信号が発振器３８から発振器出力ラインにより５段
プリセット・リップル・カウンタ７８に供給される。こ
のようにしてリップル・カウンタの出力８０が５０キロ
ヘルツを３２で割った周波数の、すなわち約１６００ヘ
ルツの、信号を発生する。

５段リップル・カウンタ７８からの出力はＮＯＲゲート
８２の一つの入力に結合されており、ＮＯＲゲート８２
の他の入力は４段リップル・カウンタ８６の出力８４に
接続されている。この第２の人力は最初高にプリセント
され、ＮＯＲゲート８２の出力を論理「０」の状態に保
持する。

４段リップル・カウンタ８６は第２のＮＯＲゲート８８
により駆動される。このゲートの一つの入力は５段リッ
プル・カウンタからの非Ｑ出力であり、これは１６００
ヘルツの割合でトグルする。

他の入力は４段リップル・カウンタの最終段の非Ｑ出力
に接続されているが、これはプリセ・ントされているの
でその最初の状態は論理「０」である。人力とＮＯＲゲ
ート８８とのこの組合せにより１６００ヘルツの信号が
４段リップル・カウンタに中断せずに直接加わる。

４段リップル・カウンタ８６の出力８４は１６００ヘル
ツの人力が１６サイクルを通して過ぎ去ってしまうまで
「１」から「０」へ変化することはない。したがって、
出力８４はマスク・カウンタが動作を開始してから１０
ミリ秒まで低になることはない。

出力８４が低くなると、ＮＯＲゲート８２が開きその第
１の入力に加えられる１６００ヘルツの信号を署名フリ
ップ・フロップを制御する署名クロンクラインＣＬＫに
伝えさせる。このようにして前述の構成は署名の発生を
電源投入から約１０ミリ秒遅らせ、ケーブル２０にある
トランジスタ（第４八図）を静止させるようにする。

出力８４が低くなることによる他の効果は対応する非Ｑ
出力が高くなり、したがってＮＯＲゲート８８に４段リ
ンプル・カウンタのクロック作用を中断させてライン８
４がそれ以上トグルしないようにすることである。

先に記したとおり、論理「１」の信号が署名フリップ・
フロップを通してずっとクロックしてしまうと、論理「
ｌ」を終了ライン５３に乗せ、これにより可能化信号を
低にする。可能化信号が低くなると、署名関連回路（発
振器３８を含む）の動作が停止し、論理回路がそのセン
サ・バッファ増幅器の動作段階に切替わる。

例示した実施例では、署名クロック周波数が１６００ヘ
ルツの場合、３６ビントの署名は伝達するのに約４５ミ
リ秒かかる。１０ミリ秒の遅れが加わることにより正味
の署名期間は約５５ミリ秒になる。

Ｗｌｌ器。

増幅器４２は署名信号およびセンサ出力信号の両方をケ
ーブル２０に変調する回路を備えている。

これら二つの機能は署名増幅器９０およびセンサ・バッ
ファ９２により行われるが、これらは、以下に説明する
ように、一定の要素を共通に備えている。

署名変調機能を用いて開始して、第４図に示す署名回路
は署名信号ライン９４　（ＳＩＧＮＩＴ）を作る。

この信号は、第７図および第５図の右側を示すように、
署名増幅器回路９０の５ＩＧＮＩＴ入力９６に加えられ
る。

ＳＩＧＮＩＴ人力９６は３設電圧フォロワ増幅器の第１
トランジスタのゲートを駆動する。この増幅器の第２の
、すなわちドライバ段（２４０／１．６ＰＭＯＳ　　Ｉ
−ランジスタ）の出力インピーダンスは約５０オームで
あり、これは長いケーブルを駆動するときは雑音緩和を
最適にするため更に低い値まで下げるのが望ましい。こ
れは第３のすなわち最終段の、電流利得が大きく、出力
インピーダンスが約１０オームの６４０／１．６ＮＭＯ
Ｓ　　Ｉ−ランジスタにより行われる。出力電圧はＶｒ
ｅｆとＰＭＯ５装置の三つのゲート・ソース間電圧（各
々約１ボルト）との和である。中央のＰＭＯ５装置は署
名信号により開閉され、出力電圧または供給電圧に１ボ
ルトの変化を生ずる。すなわち、署名信号が低いと、出
力電圧または供給電圧は約５．５ボルトから４．５ボル
トに降下する。

センサ出力信号のケーブル２０への変調は第６図に簡略
化して示し、第５図の上布象限に完全に詳細に示したセ
ンサ・バッファ回路により行われる。この回路は、セン
サ出力は結合し、望ましくは外部帯域幅設定抵抗器２８
で分路される入力ポート１８を備えている。センサから
このボートに供給される信号がカスケード接続された３
個のＰＭＯＳソース・フォロワ増幅器を駆動する。

各増幅器には定電源負荷が設けられており、これにより
ひずみが減り、広範囲のプロセス・パラメータおよび動
作条件にわたり電圧利得が一定になる。

署名増幅器９０の最後の２段（すなわち、２４０／１．
６ＰＭＯ５ドライバ・トランジスタおよび６４０／　１
．６ＮＭＯＳ終段トランジスタ）もセンサ・バッファ増
幅器９２の中で動作する。２４０／１．６ドライバ・ト
ランジスタは電流利得（ｇい×５．２Ｋ）を終段ＰＭＯ
Ｓソース・フォロワ段に付加する。６４０／１．６ＮＭ
Ｏ３終段トランジスタは出力段を再び増大して出力イン
ピーダンスを減らす。

圧電被膜変換器をセンサ１４に使用して増幅器回路４２
はそのセンサ・バッファ動作モードのとき加速度のＧあ
たり約３０ミリボルトの出力を発生する。

ゲート付きダイオードは入力ポート１８は接続され、５
０１５０前端トランジスタ９３のソースによりブートス
トラップされ静電放電保護を行う。

（従来の静電放電保護はあまりにも多くの漏れを生じ、
変換器出力信号をかなりひずみを生じずに大地以下に下
げることができない。）ゲートを保護ダイオードに付加
して耐逆電圧を高める。

増幅器回路４２はその署名増幅器動作モードとセンサ・
バッファ動作モードとの間で切替わる。

（可能化信号は、第４Ａ図に示すように、電源投入後間
もなくから署名の終りまで高いということを想起する。

）署名動作段階中、可能化信号はセンサ・バッファ増幅
器９２の第１と第２のソース・フォロワ段の間の伝達ゲ
ート１００を遮断し、後続段からセンサ信号を分離する
。このようにして、署名信号は２４０／１．６　　ドラ
イバ・トランジスタに伝えられる唯一つの信号となる。

しかし、可能化信号が低になると、センサ・バッファ増
幅器の第１段と第２段との間の伝達ゲートが導通し、こ
の増幅器の動作が戻る。低い可能化信号は同時に署名増
幅器９０の２４／１．６ＮＭＯＳ　トランジスタ１０２
を遮断し、その動作を不能にする。

上述の回路構成の重要な利益はセンサ・バッファ増幅器
９２の前端が常に動作しているということである。これ
により前端の５０１５０１−ランジスタに加えられる導
通遷移が静定することができる。

デニノＩＪＩＩＬＩ支π ２心ケーブルの反対端で、著名センサ出力信号がデータ
獲得装置１６を使用して回収される。

典型的な装置は＋２ボルトの立上り縁でトリガし、次に
ケーブル２０に乗っている８１９２のディジタル化電圧
サンプルを８０キロヘルツのサンプリング周波数で採取
するように構成することができる。約１００　ミリ秒の
データがこのようにして得られる。予想著名期間は、初
期遅れを含めて５５ミリ秒であるから、１００　ミリ秒
のサンプリング期間ではプロセスや温度の変化に対して
充分な余裕がある。、８０キロヘルツのサンプリング速
度で、署名の７２段階（２段階クロッキングを行つノで
ビットあたり２段階）が約５０回づつサンプルされる。

これは最も不都合な雑音条件下でもケーブル２０から署
名データを回収するには充分以上である。（サンプリン
グ速度を増し、すンプリング間隔を短かくして署名サン
プリングの前後の時間を少くすれば段階あたりのサンプ
ルを更に多くすることができる。

これらサンプル値を得てから、データ獲得装置はデータ
を滑らかにまたはろ過するようにサンプルを処理するこ
とができる。このような一つの技法において、装置は時
間記録の各データ点をデータ点の中心をそのどちらかの
側にして置き換える。処理後、データを検査して署名を
開始した「１０」ストリング内の２ビツトの持続時間を
求める。次に残りのデータを順次検査し、サイクル中間
の遷移に注目して元の署名信号を回収する。これは典型
的には各点のどちら側かで成る距離のところにあるデー
タ点を検査することにより行われる。これら極端の点で
のデータの大きさの差が成るしきい値より大きいときは
、中央点でエツジが生じたと言う。

署名データを得てから、データ獲得装置１６はその後に
続くセンサ・データを記録する。

本発明による加速度計を使用する典型的な多重チャンネ
ル測定の一例として、飛行機の翼１０４（第８図）のモ
ード試験を考える。このような試験では、数百個の加速
度計１０を翼に沿ういろいろな試験位置に取付ける。次
に各センサの識別データを、下に記す表に示すように、
構造物上のセンサの位置と関連して制御コンピュータに
入力する。

センサ１０　　　　位　置　　　目盛係数＋ＩＰ八〇０
１１８３　　左翼　位置１１３　　２１．３１１ＰＡＯ
Ｏ１１１７左翼　位置＃４　　２０．４ＨＰＡＯＯ１１
２４左翼　位置１１５　　２０．８コンピユータには各
加速度計出力を他に対して正規化することができるよう
に各加速度計に対する目盛係数をロードすることもでき
る。

次にケーブルをすべての加速度計に取付け、束にして測
定機器まで引廻し、測定機器ではこれらを利用可能な測
定チャンネル無差別に取付ける。こうしてコンピュータ
は個々の加速度から到来する信号をその署名コードに利
用できるすべてのチャンネルをポーリングして（すなわ
ち、ケーブル２０の電力を中断したり回復したりして）
識別する。次にコンピュータはどの１０番号を見つける
ことができなかったかを通報し、試験オペレータがケー
ブル故障または不良加速度計をつきとめることができる
ようにする。このデータすべてが得られると、試験を始
めることができる。大きなシェーカーが翼を励振して振
動させる。加速度計は、今はそのセンサ動作モードにあ
るが、瞬時加速度に関係するアナログ信号を測定機器に
戻し、測定機器は典型的にはこのデータを後の解析のた
め（それを発生したセンサの識別を関連して）記録する
。

センサ・データを得てしまうと、これを記憶しである目
盛係数または校正６曲線にしたがって処理し、各加速度
計の出力を広い範囲にわたって正規化すると共に他の既
知の因子を補償する。この処理したデータを次に、典型
的には高速フーリエ法を使用して解析し、シェーカーの
励振に対する各試験位置及び周波数応答を求める。

別１すΩ１医 本発明の別の実施例では、署名データはセンサをデータ
獲得装置に対して更に特徴づける別のビットを備えてい
る。このような別のデータは、たとえば、変換器の利得
（すなわち、測定されている量の変化に対する出力信号
電圧の変化）、センサの温度（データ獲得装置がデータ
を処理し、温度により入り込む効果を除去することがで
きるようにする）、センサの校正常数などを含むことが
できる。

本発明の更に他の実施例においては、「属性信号」がセ
ンサとデータ獲得装置との間で交換され、受信ユニット
（センサまたはデータ獲得装置）に自身を再構成させる
。このような属性信号は、たとえば、センサにその利得
または帯域幅を特定の用途の要求事項に対応するように
変更させることができる。この属性信号は一般に、電力
が最初に加えられてから所定の期間５０ミリ秒の窓によ
り伝達される。

本発明の更に別の実施例においては、属性信号（受動的
な識別／データ信号または再構成指令である）は電力を
加えること以外の他の事象によりトリガすることができ
る。典型的なものは電力信号上の高周波変調のバースト
が属性信号をプロンプトするシステムである。

本発明について非平衡終端された出力を持つ圧電変換器
を参照して説明して来たが、本発明は、４心圧電抵抗性
ブリツジ・トポロジーのような、多様な他の加速度計ト
ポロジーへの使用に容易に適応することができる。同様
に、本発明は加速度測定のためＸ、Ｙ、およびＺ平面内
に直交して設置された３個のセンサに使用するように容
易に適応することができる。もちろん、本発明は加速度
計についての使用に限定されるものではなく、熱電対、
赤外線検出器、流体流量変換器、近接センサ等々のよう
な、あらゆるセンサについて用途がある。

本発明の原理を好ましい実施例およびその幾つかの変形
を参照して説明し、図解してか、本発明は構成および細
目をその原理から逸脱することなく修正できることは明
らかなはずである。

したがって、下記特許請求の範囲の範囲および精神に入
るすべての修正例について権利を主張するものである。

〔効果〕 本発明は以上のような構成を有しているため、従来の技
術に比して以下のような顕著な効果を有している。

すなわち、本発明によればケーブルの接続に関して人為
的錯誤が防止できるので、データ獲得の完全を期すこと
ができる。

さらに本発明によれば自己識別データを既存の配線を通
してデータ獲得装置に送ることができるので、構造が簡
便である。

さらに本発明によれば、現存する配線を通してセンサと
データ獲得装置との間でディジタル属性信号を変換する
ことができる試験測定システムが提供される。

【図面の簡単な説明】

第１図は、本発明に基づ〈実施例を表示したブロック図
であり； 第２図は、第１図に示す論理回路のブロック図であり： 第３図は、第２図に示す論理回路により発生させられた
「署名」信号の一部を示しており；第４図は、第２図の
論理回路に使用されるディジタル信号回路の電子回路図
であり；第４Ａ図は、供給信号、可能化信号及び署名ク
ロック信号間の関係を示すタイミング図であり； 第５図は、第２図の論理回路にっしようされるアナログ
回路の電子回路図であり； 第５Ａ図は、第５図に示す回路の各部分の諸機能の対応
関係を示す図であり； 第６図は、第２図に示す論理回路に使用されるセンサバ
ッファ増幅器の簡略ブロック図であり； 第７図は、第２図に示す論理回路に使用される署名増幅
器の簡略ブロック図であり；第８図は、飛行機の翼上に
複数の本発明に基づく自己識別センサを取り付けた様子
を示している。 ｌＯ・・・自己識別加速度計、１２・・・論理回路１４
・・・センサ、１６・・・データ獲得装置１８・・・入
力端子、２０・・・ライン３４・・・電流／電圧基準回
路 ３６・・・パワーオフタイマー ３７．３９・・・信号ライン、３８・・・発振器４０・
・・署名論理回路、４２・・・増幅器出願人代理人　　
古　　谷　　馨 同　　　　　　　溝　　部　　孝　　音間　　　　　　
　古　　　谷　　　聡 １へ〜 一〇 ■

Claims (1)

1. 【特許請求の範囲】 （１）物理特性を検出し、この物理特性に関連する電子
   データ信号を第１のグループの出力ライン（２０）に供
   給するためのセンサ手段（１４）と；論理手段（１２）
   とから成り： 前記論理手段（１２）が、第２のグループの出力ライン
   （２０）に電子識別信号を供給するための識別手段（４
   ０）を含み、前記第１及び第２の出力ラインが少なくと
   も１本の共通ラインを備え； さらに前記論理手段が、前記識別手段に、 所定条件が整った場合に前記第２の出力ラインのグルー
   プに識別信号を供給させる手段を備えたことを特徴とす
   る、改良型センサ。 （２）第１及び第２の信号ライン（３７、３９）と；電
   子識別信号を発生させるための識別手段 （４０）と； 前記第１及び第２のラインから所定の信号 を受信し、さらに前記識別手段に、前記所定信号を受信
   した場合に、前記第１及び第２のラインに識別信号を供
   給させる手段を備えたことを特徴とする、論理回路（１
   ２）。 （３）第１及び第２の信号ライン（３７、３９）と、電
   子識別信号を発生させるための識別手段（４０）と、前
   記第１及び第２のラインから所定の信号を受信しさらに
   前記識別手段に前記所定信号を受信した場合に前記第１
   及び第２のラインに識別信号を供給させる手段とを備え
   た、論理回路（１２）と； 物理量を示すデータ信号を前記論理回路の 入力手段に供給するためのセンサ（１４）とを含むこと
   を特徴とする、センサ装置（１０）。 （４）物理特性を検出し、この物理特性に関連する電子
   信号を信号ライン（２０）のグループに供給するための
   センサ手段（１０）と； 前記センサ手段から前記電子データ信号を 受信するために、前記信号ラインのグループに接続され
   たデータ獲得装置（１６）と； 前記データ獲得装置と前記センサ手段との 間で、前記信号ラインのグループを介して、前記データ
   信号と異なるディジタル属性信号を変換するための手段
   と； 前記属性信号を受信し処理するために前記 信号ラインのグループに接続された手段とを含むことを
   特徴とする、装置。