JPH0240934A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPH0240934A JPH0240934A JP19160088A JP19160088A JPH0240934A JP H0240934 A JPH0240934 A JP H0240934A JP 19160088 A JP19160088 A JP 19160088A JP 19160088 A JP19160088 A JP 19160088A JP H0240934 A JPH0240934 A JP H0240934A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- internal
- state
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ゲートアレイおよびシーオブゲート等の大規
模集積回路に関する。
模集積回路に関する。
（従来の技術）
近年、電子機器の高性能化、高密度化に伴って、ゲート
アレイおよびシーオブゲート等の大規模集積回路が種々
開発されている。
アレイおよびシーオブゲート等の大規模集積回路が種々
開発されている。
大規模集積回路は、写真技術および半導体プロセス技術
を用いてシリコン基板の上に各種の機能回路を高密度形
成したものであり、電子機器の制御手段および記憶手段
等として今や欠かせない存在となっている。
を用いてシリコン基板の上に各種の機能回路を高密度形
成したものであり、電子機器の制御手段および記憶手段
等として今や欠かせない存在となっている。
ところで従来の大規模集積回路は、例えば第３図に示し
たように、内部回路１．１・・・に動作電源を供給する
べく外部の電源に接続されるパターン（以下ｖｃｃパタ
ーンと称する）２とグランドに接続されるＧＮＤパター
ン３とが、内部回路全体を囲むように形成されている。
たように、内部回路１．１・・・に動作電源を供給する
べく外部の電源に接続されるパターン（以下ｖｃｃパタ
ーンと称する）２とグランドに接続されるＧＮＤパター
ン３とが、内部回路全体を囲むように形成されている。
各内部回路１．１・・・は、前記Ｖｃｃパターン２およ
びＧＮＤパターン３から延出された内部ｖｅｃパターン
２ａおよび内部ＧＮＤパターン３ａに跨るように接続さ
れた状態で形成されている。
びＧＮＤパターン３から延出された内部ｖｅｃパターン
２ａおよび内部ＧＮＤパターン３ａに跨るように接続さ
れた状態で形成されている。
そしてＶｃｃパターン２ａは電極バッド２ｂ１２ｂ・・
・のいずれかを介して外部の電源に接続され、ＧＮＤパ
ターン３ａは電極パッド３ｂ、３ｂのいずれかを介して
グランドに接続される。
・のいずれかを介して外部の電源に接続され、ＧＮＤパ
ターン３ａは電極パッド３ｂ、３ｂのいずれかを介して
グランドに接続される。
したがってこのような大規模集積回路では、内部回路１
．１・・・の一部分だけを動作させたり、部分だけの状
態を維持したい場合でも、チップ上の回路全体に電力を
供給しなければならないので、必要以上に電力を消費す
るという問題があった。
．１・・・の一部分だけを動作させたり、部分だけの状
態を維持したい場合でも、チップ上の回路全体に電力を
供給しなければならないので、必要以上に電力を消費す
るという問題があった。
（発明が解決しようとする課題）
本発明はこのような事情によりなされたもので、内部回
路の一部分だけを動作させたり、一部分だけの状態を維
持したい場合には、必要以上に電力を消費しないように
した大規模集積回路の提供を目的としている。
路の一部分だけを動作させたり、一部分だけの状態を維
持したい場合には、必要以上に電力を消費しないように
した大規模集積回路の提供を目的としている。
［発明の構成］
（課題を解決するための手段）
本発明の大規模集積回路はこの目的を実現するべく、外
部の電源に接続されるべき第１の電源パターンと、この
電源パターンとは独立した’Ｍｎ（ｎは２以上の整数）
の電源パターンと、グランドに接続されるべきグランド
パターンと、前記第１の電源パターンと前記グランドパ
ターンとの間に接続された第１の回路群と、前記第ｎの
電源パターンと前記グランドパターンとの間に接続され
た第ｎの回路群とを有している。
部の電源に接続されるべき第１の電源パターンと、この
電源パターンとは独立した’Ｍｎ（ｎは２以上の整数）
の電源パターンと、グランドに接続されるべきグランド
パターンと、前記第１の電源パターンと前記グランドパ
ターンとの間に接続された第１の回路群と、前記第ｎの
電源パターンと前記グランドパターンとの間に接続され
た第ｎの回路群とを有している。
（作 用）
本発明の大規模集積回路では、電源パターンを複数系統
形成し、ある電源パターンに接続した内部回路と他の電
源パターンに接続した内部回路とにそれぞれ別個に電源
を供給することができるので、必要な内部回路を含む部
分だけに電源を供給することが可能である。
形成し、ある電源パターンに接続した内部回路と他の電
源パターンに接続した内部回路とにそれぞれ別個に電源
を供給することができるので、必要な内部回路を含む部
分だけに電源を供給することが可能である。
（実施例）
以下、本発明の実施例の詳細を図面に基づいて説明する
。
。
第１図は本発明の一実施例の構成を示す図である。
同図において、１０は大規模集積回路が形成されている
チップ、１１および１２はメモリ等の内部回路、１３は
グランドに接続されるＧＮＤパターン、１３ａはこのパ
ターン１３から延出された内部ＧＮＤパターン、１３ｂ
はＧＮＤパターン１３の外部接続用の電極パッド、１４
は外部の電源に接続されたＶｃＣ１パターン、１４ａは
このパターン１４から延出された内部ｖＣＣ１パターン
、１４ｂはＶｃｅ１パターン１４の電極パッド、１５は
前記ｖＣＣ１パターン１４とは独立したＶｅｃ２パター
ン、１５ａはパターン１５から延出された内部Ｖｃｅ２
パ９−＞、１５ｂはＶｃｅ２パターン１５の電極パッド
である。
チップ、１１および１２はメモリ等の内部回路、１３は
グランドに接続されるＧＮＤパターン、１３ａはこのパ
ターン１３から延出された内部ＧＮＤパターン、１３ｂ
はＧＮＤパターン１３の外部接続用の電極パッド、１４
は外部の電源に接続されたＶｃＣ１パターン、１４ａは
このパターン１４から延出された内部ｖＣＣ１パターン
、１４ｂはＶｃｅ１パターン１４の電極パッド、１５は
前記ｖＣＣ１パターン１４とは独立したＶｅｃ２パター
ン、１５ａはパターン１５から延出された内部Ｖｃｅ２
パ９−＞、１５ｂはＶｃｅ２パターン１５の電極パッド
である。
本実施例では内部回路１１はパターン１３ａと１４ａと
の間に接続され、内部回路１２はパターン１３ａと１５
ａとの間に接続されている。
の間に接続され、内部回路１２はパターン１３ａと１５
ａとの間に接続されている。
ここでは、内部回路１１がシステムがＯＦＦ状態にあっ
ても動作させたい回路または状態保持が必要な回路（メ
モリおよびレジスタ等）であり、内部回路１２がその他
の回路である。
ても動作させたい回路または状態保持が必要な回路（メ
モリおよびレジスタ等）であり、内部回路１２がその他
の回路である。
第２図にも示したように、本実施例ではＧＮＤパターン
１３、Ｖｃｃｌパターン１４およびＶｃｅ２パターン１
５が別の層にそれぞれ櫛の歯状に形成され、内部ＧＮＤ
パターン１３ａと内部Ｖｃｃｌパターン１４、内部ＧＮ
Ｄパターン１３ａと内部Ｖｃｅ２パターン１５とがそれ
ぞれ対向するように配設されている。
１３、Ｖｃｃｌパターン１４およびＶｃｅ２パターン１
５が別の層にそれぞれ櫛の歯状に形成され、内部ＧＮＤ
パターン１３ａと内部Ｖｃｃｌパターン１４、内部ＧＮ
Ｄパターン１３ａと内部Ｖｃｅ２パターン１５とがそれ
ぞれ対向するように配設されている。
第２図では向かって左半分がＶｅｅｌパターン１４から
電源を得る内部回路群１１．１１・・・、向かって右半
分がＶｃｅ２パターン１５から電源を得る内部回路群１
２．１２・・・である。
電源を得る内部回路群１１．１１・・・、向かって右半
分がＶｃｅ２パターン１５から電源を得る内部回路群１
２．１２・・・である。
そしてシステムがＯＮ状態の時にはＶｃｅ１パターン１
４とＶｃｅ２パターン１５との両方に電極パッド１４ｂ
および１５ｂを介して電力を供給する。
４とＶｃｅ２パターン１５との両方に電極パッド１４ｂ
および１５ｂを介して電力を供給する。
一方、システムがＯＦＦ状態になっている時には、電極
パッド１４ｂを介してＶＣＣパターン１４だけに電力を
供給すれば、ＶＣＣパターン１４側に組込まれている内
部回路１１だけを動作可能状態または状態保持状態にす
ることができる。
パッド１４ｂを介してＶＣＣパターン１４だけに電力を
供給すれば、ＶＣＣパターン１４側に組込まれている内
部回路１１だけを動作可能状態または状態保持状態にす
ることができる。
かくして本実施例では、チップ上にＶＣＣパターンを複
数系統形成したので、一方のパターンに接続した内部回
路と他方に接続した内部回路とにそれぞれ別々に電源を
供給することができる。
数系統形成したので、一方のパターンに接続した内部回
路と他方に接続した内部回路とにそれぞれ別々に電源を
供給することができる。
なおりｃｃ１パターン１４およびＶｃｅ２パターン１５
の用途は先に述べた実施例とは逆であってもよい。さら
に電源のパターンは、必要に応じて何本でも増設するこ
とができる。
の用途は先に述べた実施例とは逆であってもよい。さら
に電源のパターンは、必要に応じて何本でも増設するこ
とができる。
［発明の効果］
以上説明したように本発明の大規模集積回路は、複数の
独立した電源パターンを有しているので、チップ内部の
一部の回路だけを動作させたり、部の回路の状態だけを
維持させたりすることができ、電力消費を最小限に抑え
ることができる。
独立した電源パターンを有しているので、チップ内部の
一部の回路だけを動作させたり、部の回路の状態だけを
維持させたりすることができ、電力消費を最小限に抑え
ることができる。
第１図は本発明の一実施例の構成を示す図、第２図は同
実施例の細部を示す図、第３図は従来の大規模集積回路
の構成の一例を示す図である。 １０・・・チップ、１１．１２・・・内部回路、１３・
・・ＧＮＤパターン、１４−Ｖ ｅｅｌパターン、１４
ａ・・・内部■ｃｃ１パターン、１４ｂ・・・Ｖｃｃｌ
の電極パッド、１５−Ｖ ｃｃ２パターン、１５ ａ−
・・内部ＶＣＣ２パターン、１５ｂ・・・Ｖｃｃ２の電
極パッド。 出願人 株式会社 東 運 出願人 トスバックコンピューター第２図
実施例の細部を示す図、第３図は従来の大規模集積回路
の構成の一例を示す図である。 １０・・・チップ、１１．１２・・・内部回路、１３・
・・ＧＮＤパターン、１４−Ｖ ｅｅｌパターン、１４
ａ・・・内部■ｃｃ１パターン、１４ｂ・・・Ｖｃｃｌ
の電極パッド、１５−Ｖ ｃｃ２パターン、１５ ａ−
・・内部ＶＣＣ２パターン、１５ｂ・・・Ｖｃｃ２の電
極パッド。 出願人 株式会社 東 運 出願人 トスバックコンピューター第２図
Claims (1)
- （１）外部の電源に接続されるべき第１の電源パターン
と、この電源パターンとは独立した第ｎ（ｎは２以上の
整数）の電源パターンと、グランドに接続されるべきグ
ランドパターンと、前記第１の電源パターンと前記グラ
ンドパターンとの間に接続された第１の回路群と、前記
第ｎの電源パターンと前記グランドパターンとの間に接
続された第ｎの回路群とを有してなることを特徴とする
大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19160088A JPH0240934A (ja) | 1988-07-30 | 1988-07-30 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19160088A JPH0240934A (ja) | 1988-07-30 | 1988-07-30 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0240934A true JPH0240934A (ja) | 1990-02-09 |
Family
ID=16277336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19160088A Pending JPH0240934A (ja) | 1988-07-30 | 1988-07-30 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0240934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216592A (ja) * | 2010-03-31 | 2011-10-27 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
-
1988
- 1988-07-30 JP JP19160088A patent/JPH0240934A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216592A (ja) * | 2010-03-31 | 2011-10-27 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838603A (en) | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip | |
| US7463059B2 (en) | Alterable application specific integrated circuit (ASIC) | |
| US7345505B2 (en) | Alterable application specific integrated circuit (ASIC) | |
| JPH08167703A (ja) | 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ | |
| JPS6115348A (ja) | システムｌｓｉ | |
| JPS63166244A (ja) | モノリシック集積回路 | |
| JPH0240934A (ja) | 大規模集積回路 | |
| JPH0239454A (ja) | 大規模集積回路 | |
| JPH0239455A (ja) | 大規模集積回路 | |
| JPH0256951A (ja) | 大規模集積回路 | |
| JP2002033457A (ja) | 半導体集積回路装置 | |
| US5656833A (en) | Gate array type semiconductor device with flexible pellet size | |
| JPS62150844A (ja) | 論理集積回路装置 | |
| JPH01207946A (ja) | ゲートアレイ方式半導体集積回路 | |
| JPH04291743A (ja) | 半導体集積回路の設計支援装置 | |
| JPH03104258A (ja) | 半導体装置の製造方法 | |
| JP3604773B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01257349A (ja) | 半導体集積回路装置 | |
| JP2003282813A (ja) | 半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置 | |
| JPS61190958A (ja) | 半導体集積回路 | |
| JPS59149033A (ja) | 半導体集積回路装置 | |
| JPH0383376A (ja) | ゲートアレイ | |
| JP2532103Y2 (ja) | 半導体集積回路装置 | |
| JPH0321050A (ja) | 半導体集積回路装置 | |
| JPH04280668A (ja) | 半導体集積回路 |