JPH0241511A - 安定化定電圧回路 - Google Patents
安定化定電圧回路Info
- Publication number
- JPH0241511A JPH0241511A JP19371188A JP19371188A JPH0241511A JP H0241511 A JPH0241511 A JP H0241511A JP 19371188 A JP19371188 A JP 19371188A JP 19371188 A JP19371188 A JP 19371188A JP H0241511 A JPH0241511 A JP H0241511A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- transistor
- control
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明は外部からの信号によって出力をオン／オフ（
ＯＮｌｏＦＦ）できる安定化定電圧回路に関するもので
ある。 〔従来の技術〕 第３図は従来の安定化定電圧回路を示す回路図で、（１
）は入力電源、
ＯＮｌｏＦＦ）できる安定化定電圧回路に関するもので
ある。 〔従来の技術〕 第３図は従来の安定化定電圧回路を示す回路図で、（１
）は入力電源、
【２】は演算増幅器（オペアンプ） 、
＋３）は基準電圧供給端子、（４）は直列制御素子とし
てのパストランジスタ、Ｃ５）はエミッタ共通接続ドラ
イブトランジスタ、（６）’、 （７）、 （８）’、
（９）は抵抗、αＱは出力電圧Ｖを出力する出力端子
である。 この回路では、出力端子α１の出力電圧Ｖが降下すると
、抵抗＋６）、＋７）によって分圧され比電圧を演算増
幅器＋２１が検知し、基準電圧供給端子（３）の基準電
圧と比較し、出力を降下させる。その結果、ドライブト
ランジスタ（５）のコレクターエばツタ間電圧が上昇す
るとともにパストランジスタ（４）のエミッタ側電位、
つまり出力端子ａＯの出力電圧Ｖは上昇する。 ｔｚ、出力電圧Ｖが上昇し友ときは、上記とは逆の方向
に制御がおこなわれ、これらの結果、出力電圧Ｖは常に
一定に保九れる。 〔発明が解決しようとするａ題〕 従来の安定化定電圧回路では、以上のように構成されて
いるので、その出力を０Ｎ１０ＦＦするには、必ず入力
電源１１）のライン上のスイッチｔ−０Ｎ１０ＦＦしな
ければならないという問題点かあつ几。 この発明は以上のような問題点を解消する次めになされ
たもので、入力電源ＯＮのままで、小さな制御電圧で出
力電圧ｔ−０Ｎ１０ＦＦできる安定化定電圧回路を得る
事を目的とする。 〔課題を解決する友めの手段〕 この発明に係る安定化定電圧回路はエミッタ共通接続の
ドライブトランジスタのコレクタと共通接続点との間に
並列、に出力０Ｎ１０ＦＦ制御用トランジスタのコレク
タ、エミッタを接続し、そのペース、エミッタ間に出力
０Ｎ１０ＦＦ制御電圧を供給出来るようにしｔものであ
る。 〔作用〕 この発明における出力０Ｎ１０ ＦＦ制御用トランジス
タは外部からの小さな出力０Ｎ１０ＦＦ制御電圧によっ
て動作し、極めて簡単に出力電圧の０Ｎ１０ＦＦができ
る。 〔実施例〕 第１図はこの発明の一実施例の構成を示す回路図で、（
ロ）はドライブトランジスタ（５）のコレクタと共通接
続点との間に接続されている出力０１’Ｊ１０ＦＦ’用
トランジスタ、Ｏａはこのトランジスタαｐのペースへ
の出力０Ｎ１０ ＦＦ制御信号Ｃの供給端子である。 その他は第３図の従来例と同一である。 次に、この実施例回路の動作について説明する。 入力電源（１）によってあらかじめ入力端子が与えられ
ているとき、出力０Ｎ１０ＦＦ用トランジスタ（２）の
ペース、エミッタ間に供給される出力０Ｎ１０ Ｆ Ｆ
制御信号Ｃが低（ＬＯＷ）（７）場合、出力０Ｎ１０Ｆ
Ｆ用トランジスタαりはＯＦＦとなり、出力端子（１
０には出力電圧Ｖが出力する。この状態で、出力０Ｎ１
０ＦＦ制御信号Ｃが高（ＨＩＧＨ）となったとさ、出力
０Ｎ１０ ＦＦ用トランジスタ（ロ）はＯＮとなり、パ
ストランジスタ（４）のペース電位をこの回路の共通接
続低電位点電位に引き込み、その結果エミッタ電位も下
がって、出力端子ＱＯの出力電圧Ｖはほぼ０ボルトにな
る。 上記実施例では、安定化定電圧回路として、パストラン
ジスタ（４）と抵抗（８）とを用いた場合を示し友が、
第２図に示すこの発明の他の実施例のように、これらを
三端子レギュレータ（至）で置き換えてもよい。この第
２図の回路では、出力０Ｎ１０ＦＦ制御信号ＣＫよって
、これがＬＯＷのときは「三端子レギュレータ（至）の
出力電圧」＋「ドライブトランジスタ（５）のコレクタ
電位」分の出力電圧Ｖが得られ、また、出力０Ｎ１０Ｆ
Ｆ制御信号ＣがＩ（ＩＧ）Ｉのときは「三端子レギュレ
ータ（至）の出力電圧」分が出力電圧Ｖとして得られる
ので、出力制御信号ＣのＨＩＧＨま九はＬＯＷに工って
異なつ友出力電圧Ｖを得ることができる。 な２、上記各実施例では出力制御用トランジスタ（ロ）
のバイポーラトランジスタを用いたが、これｔ−ＦＩＴ
としてもよいことは当然である。 〔発明の効果］ 以上の二うに、この発明によればトランジスタを１つ追
加するだけで、出力電圧の０Ｎ１０ＦＦ′ｔ−小さな制
御信号で制御できる効果がある。
＋３）は基準電圧供給端子、（４）は直列制御素子とし
てのパストランジスタ、Ｃ５）はエミッタ共通接続ドラ
イブトランジスタ、（６）’、 （７）、 （８）’、
（９）は抵抗、αＱは出力電圧Ｖを出力する出力端子
である。 この回路では、出力端子α１の出力電圧Ｖが降下すると
、抵抗＋６）、＋７）によって分圧され比電圧を演算増
幅器＋２１が検知し、基準電圧供給端子（３）の基準電
圧と比較し、出力を降下させる。その結果、ドライブト
ランジスタ（５）のコレクターエばツタ間電圧が上昇す
るとともにパストランジスタ（４）のエミッタ側電位、
つまり出力端子ａＯの出力電圧Ｖは上昇する。 ｔｚ、出力電圧Ｖが上昇し友ときは、上記とは逆の方向
に制御がおこなわれ、これらの結果、出力電圧Ｖは常に
一定に保九れる。 〔発明が解決しようとするａ題〕 従来の安定化定電圧回路では、以上のように構成されて
いるので、その出力を０Ｎ１０ＦＦするには、必ず入力
電源１１）のライン上のスイッチｔ−０Ｎ１０ＦＦしな
ければならないという問題点かあつ几。 この発明は以上のような問題点を解消する次めになされ
たもので、入力電源ＯＮのままで、小さな制御電圧で出
力電圧ｔ−０Ｎ１０ＦＦできる安定化定電圧回路を得る
事を目的とする。 〔課題を解決する友めの手段〕 この発明に係る安定化定電圧回路はエミッタ共通接続の
ドライブトランジスタのコレクタと共通接続点との間に
並列、に出力０Ｎ１０ＦＦ制御用トランジスタのコレク
タ、エミッタを接続し、そのペース、エミッタ間に出力
０Ｎ１０ＦＦ制御電圧を供給出来るようにしｔものであ
る。 〔作用〕 この発明における出力０Ｎ１０ ＦＦ制御用トランジス
タは外部からの小さな出力０Ｎ１０ＦＦ制御電圧によっ
て動作し、極めて簡単に出力電圧の０Ｎ１０ＦＦができ
る。 〔実施例〕 第１図はこの発明の一実施例の構成を示す回路図で、（
ロ）はドライブトランジスタ（５）のコレクタと共通接
続点との間に接続されている出力０１’Ｊ１０ＦＦ’用
トランジスタ、Ｏａはこのトランジスタαｐのペースへ
の出力０Ｎ１０ ＦＦ制御信号Ｃの供給端子である。 その他は第３図の従来例と同一である。 次に、この実施例回路の動作について説明する。 入力電源（１）によってあらかじめ入力端子が与えられ
ているとき、出力０Ｎ１０ＦＦ用トランジスタ（２）の
ペース、エミッタ間に供給される出力０Ｎ１０ Ｆ Ｆ
制御信号Ｃが低（ＬＯＷ）（７）場合、出力０Ｎ１０Ｆ
Ｆ用トランジスタαりはＯＦＦとなり、出力端子（１
０には出力電圧Ｖが出力する。この状態で、出力０Ｎ１
０ＦＦ制御信号Ｃが高（ＨＩＧＨ）となったとさ、出力
０Ｎ１０ ＦＦ用トランジスタ（ロ）はＯＮとなり、パ
ストランジスタ（４）のペース電位をこの回路の共通接
続低電位点電位に引き込み、その結果エミッタ電位も下
がって、出力端子ＱＯの出力電圧Ｖはほぼ０ボルトにな
る。 上記実施例では、安定化定電圧回路として、パストラン
ジスタ（４）と抵抗（８）とを用いた場合を示し友が、
第２図に示すこの発明の他の実施例のように、これらを
三端子レギュレータ（至）で置き換えてもよい。この第
２図の回路では、出力０Ｎ１０ＦＦ制御信号ＣＫよって
、これがＬＯＷのときは「三端子レギュレータ（至）の
出力電圧」＋「ドライブトランジスタ（５）のコレクタ
電位」分の出力電圧Ｖが得られ、また、出力０Ｎ１０Ｆ
Ｆ制御信号ＣがＩ（ＩＧ）Ｉのときは「三端子レギュレ
ータ（至）の出力電圧」分が出力電圧Ｖとして得られる
ので、出力制御信号ＣのＨＩＧＨま九はＬＯＷに工って
異なつ友出力電圧Ｖを得ることができる。 な２、上記各実施例では出力制御用トランジスタ（ロ）
のバイポーラトランジスタを用いたが、これｔ−ＦＩＴ
としてもよいことは当然である。 〔発明の効果］ 以上の二うに、この発明によればトランジスタを１つ追
加するだけで、出力電圧の０Ｎ１０ＦＦ′ｔ−小さな制
御信号で制御できる効果がある。
第１図はこの発明の一実施例の構成を示す回路図、第２
図はこの発明の他の実施例の構成°を示す回路図、第３
図は従来の安定化定電圧回路の構成を示す回路図である
。 図に２いて、（１）は入力電源、（２）は比較用演算増
幅器、（３）は基準電圧供給端子、（４）は直列制御素
子（パストランジスタ＞ 、［５＞はドライブトランジ
スタ、αＱｒｉ出力端子、αηは出力制御用トランジス
タである。 な２、図中、同一符号は同一 ま九は相当部分を示す。
図はこの発明の他の実施例の構成°を示す回路図、第３
図は従来の安定化定電圧回路の構成を示す回路図である
。 図に２いて、（１）は入力電源、（２）は比較用演算増
幅器、（３）は基準電圧供給端子、（４）は直列制御素
子（パストランジスタ＞ 、［５＞はドライブトランジ
スタ、αＱｒｉ出力端子、αηは出力制御用トランジス
タである。 な２、図中、同一符号は同一 ま九は相当部分を示す。
Claims (1)
- （１）入力電源から直列制御素子を介して引き出された
出力端子と、 この出力端子への出力電圧と基準電圧との比較結果によ
つて動作し、上記直列制御素子を制御するエミッタ共通
接続のドライブトランジスタとを備えたものにおいて、 上記ドライブトランジスタのコレクタと共通接続点とに
並列に出力制御用トランジスタのコレクタとエミッタと
を接続し、この出力制御用トランジスタのベース電圧を
制御することによつて、上記出力端子への出力電圧のオ
ン／オフを制御できるようにしたことを特徴とする安定
化定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19371188A JPH0241511A (ja) | 1988-08-02 | 1988-08-02 | 安定化定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19371188A JPH0241511A (ja) | 1988-08-02 | 1988-08-02 | 安定化定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0241511A true JPH0241511A (ja) | 1990-02-09 |
Family
ID=16312521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19371188A Pending JPH0241511A (ja) | 1988-08-02 | 1988-08-02 | 安定化定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
-
1988
- 1988-08-02 JP JP19371188A patent/JPH0241511A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
| JP2012226781A (ja) * | 2007-02-07 | 2012-11-15 | Yd Mechatro Solutions Inc | 電流制限回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704572A (en) | Series voltage regulator with limited current consumption at low input voltages | |
| JPH01161512A (ja) | デュアル入力低ドロップアウト電圧調整器 | |
| US4207475A (en) | Efficient bipolar regulated power supply | |
| JPH0241511A (ja) | 安定化定電圧回路 | |
| JPH04315207A (ja) | 電源回路 | |
| US3374424A (en) | Series type potential regulator | |
| US3813666A (en) | Power supply mode indicator lamp circuit | |
| US4095127A (en) | Transistor base drive regulator | |
| US4323839A (en) | Constant current load and constant voltage load power supply | |
| SU505013A1 (ru) | Стабилизатор посто нного напр жени | |
| SU1665352A1 (ru) | Стабилизатор посто нного напр жени | |
| JP2975381B2 (ja) | スイッチ素子の駆動回路 | |
| SU1589377A1 (ru) | Усилитель мощности | |
| SU1118984A1 (ru) | Стабилизатор посто нного напр жени | |
| JP3092126B2 (ja) | 電源切換回路 | |
| SU1415221A1 (ru) | Стабилизатор напр жени посто нного тока | |
| US4450412A (en) | Balanced amplifier output stage | |
| SU410371A1 (ja) | ||
| JP2615447B2 (ja) | 直流モータの速度制御装置 | |
| SU1118981A1 (ru) | Стабилизированный источник питани | |
| SU1267392A1 (ru) | Многоканальный стабилизирующий источник питани | |
| SU650060A1 (ru) | Непрерывный стабилизатор напр жени посто нного тока | |
| SU828185A1 (ru) | Стабилизатор напр жени посто нного то-KA | |
| SU714373A1 (ru) | Стабилизатор напр жени посто нного тока | |
| SU1737428A1 (ru) | Стабилизатор напр жени |