JPH0241674Y2 - - Google Patents
Info
- Publication number
- JPH0241674Y2 JPH0241674Y2 JP11567484U JP11567484U JPH0241674Y2 JP H0241674 Y2 JPH0241674 Y2 JP H0241674Y2 JP 11567484 U JP11567484 U JP 11567484U JP 11567484 U JP11567484 U JP 11567484U JP H0241674 Y2 JPH0241674 Y2 JP H0241674Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- rgb
- terminal
- sign
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、RGB入力端子を有するカラーテレ
ビにおいて、RGB入力信号とRGBサイン信号と
をミキシングする回路に関する。
ビにおいて、RGB入力信号とRGBサイン信号と
をミキシングする回路に関する。
(従来の技術)
近来のカラーテレビには、パソコン等の外部機
器を直接に接続して、高密度な文字及び図形等を
映し出すために、外部からRGB信号(赤、緑及
び青の同期信号を含まない原色信号)を入力する
RGB入力端子を備えたものがある。
器を直接に接続して、高密度な文字及び図形等を
映し出すために、外部からRGB信号(赤、緑及
び青の同期信号を含まない原色信号)を入力する
RGB入力端子を備えたものがある。
そして、RGB入力端子から入力されたRGBの
各データ信号は、それぞれ信号処理回路でRGB
サイン信号とミキシングされる。
各データ信号は、それぞれ信号処理回路でRGB
サイン信号とミキシングされる。
第4図に、その種の信号処理回路30の一例を
示し、第5図に同信号処理回路30のタイミング
チヤートを示す。なお、第4図はRデータ信号と
Rサイン信号とをミキシングする場合の回路構成
に限つて例示している。
示し、第5図に同信号処理回路30のタイミング
チヤートを示す。なお、第4図はRデータ信号と
Rサイン信号とをミキシングする場合の回路構成
に限つて例示している。
信号処理回路30は、端子31からRデータ信
号S10が、端子32からRサイン信号S11
が、端子33からRGBサインブランキング信号
S12がそれぞれ入力され、端子34からミキシ
ング後の信号S13が出力されるようになされた
回路である。
号S10が、端子32からRサイン信号S11
が、端子33からRGBサインブランキング信号
S12がそれぞれ入力され、端子34からミキシ
ング後の信号S13が出力されるようになされた
回路である。
Rデータ信号S10〔第5図C〕は、抵抗R1
3,C13からなる微分回路35を経て、抵抗R
14,R15によつて決まる第1バイアス値
(V1)によつてバイアスされている。一方、RGB
サインブランキング信号S12〔第5図B〕が端
子33に入力されてトランジスタQ13が導通する
と、前記Rデータ信号S10はトランジスタQ14
が抵抗R14,R15,R16によつて決まる第
2バイアス値(V2)によつてバイアスされて前
記トランジスタQ14のベース側に入力される〔第
5図D参照〕。
3,C13からなる微分回路35を経て、抵抗R
14,R15によつて決まる第1バイアス値
(V1)によつてバイアスされている。一方、RGB
サインブランキング信号S12〔第5図B〕が端
子33に入力されてトランジスタQ13が導通する
と、前記Rデータ信号S10はトランジスタQ14
が抵抗R14,R15,R16によつて決まる第
2バイアス値(V2)によつてバイアスされて前
記トランジスタQ14のベース側に入力される〔第
5図D参照〕。
一方、Rサイン信号S11〔第5図A〕は、ト
ランジスタQ14のコレクタ、エミツタ端子を共通
とするトランジスタQ15のベース側に入力され
る。また、それらトランジスタQ14,Q15のエミ
ツタ共通端子には抵抗R17が接続されており、
ミキシング後の信号S13〔第5図E〕は該抵抗
R17を介して出力される。
ランジスタQ14のコレクタ、エミツタ端子を共通
とするトランジスタQ15のベース側に入力され
る。また、それらトランジスタQ14,Q15のエミ
ツタ共通端子には抵抗R17が接続されており、
ミキシング後の信号S13〔第5図E〕は該抵抗
R17を介して出力される。
(考案が解決しようとする問題点)
従来の処理回路では、データ信号を前記第1バ
イアス値(V1)でバイアスしているだけであつ
た。サインレベル(V3)とは、ミキシング後の
信号S13における最高レベル値とRデータ信号
の最低レベル値の差レベルを示すのである為、従
来回路ではデータ信号の振幅レベルが変化する
と、サインレベル(V3)が変動することになる。
イアス値(V1)でバイアスしているだけであつ
た。サインレベル(V3)とは、ミキシング後の
信号S13における最高レベル値とRデータ信号
の最低レベル値の差レベルを示すのである為、従
来回路ではデータ信号の振幅レベルが変化する
と、サインレベル(V3)が変動することになる。
また、トランジスタQ13のコレクタ電位が前記
微分回路35におけるコンデンサC13の充放電
の影響を受けるので、RGBサインブランキング
信号S12の周波数によつて第1バイアス値
(V1)及び第2バイアス値(V2)が変動し、ひい
てはミキシング後のサインレベル(V3)も変動
することになる。
微分回路35におけるコンデンサC13の充放電
の影響を受けるので、RGBサインブランキング
信号S12の周波数によつて第1バイアス値
(V1)及び第2バイアス値(V2)が変動し、ひい
てはミキシング後のサインレベル(V3)も変動
することになる。
(問題点を解決するための手段)
RGB入力端子がコンデンサを介してNチヤネ
ルFETのドレイン側に接続され、該Nチヤネル
FETは、ゲートにかかる第1の電圧によつて
RGB入力信号を所定電圧にクランプしてソース
側に出力させるとともにRGBサインブランキン
グ信号によつて前記ゲートにかかる第2の電圧で
カツトオフされてなるRGB信号処理回路に係わ
る。
ルFETのドレイン側に接続され、該Nチヤネル
FETは、ゲートにかかる第1の電圧によつて
RGB入力信号を所定電圧にクランプしてソース
側に出力させるとともにRGBサインブランキン
グ信号によつて前記ゲートにかかる第2の電圧で
カツトオフされてなるRGB信号処理回路に係わ
る。
(作用)
各RGBデータ信号はRGBサインブランキング
信号が「L」レベルのときは、コンデンサを介し
てNチヤネルFETのゲートにかけられる第1の
電圧によつて所定電圧までクランプされたままミ
キシング回路の出力となる。一方、RGBサイン
ブランキング信号が「H」レベルになると、ゲー
トにかかる電圧が第2の電圧まで低下され、前記
コンデンサの放電によつてゲートソース間が逆バ
イアスされて、ドレイン−ソース間がカツトオフ
され、サインブランキング信号の入力期間のみデ
ータ信号はブランキングされる。
信号が「L」レベルのときは、コンデンサを介し
てNチヤネルFETのゲートにかけられる第1の
電圧によつて所定電圧までクランプされたままミ
キシング回路の出力となる。一方、RGBサイン
ブランキング信号が「H」レベルになると、ゲー
トにかかる電圧が第2の電圧まで低下され、前記
コンデンサの放電によつてゲートソース間が逆バ
イアスされて、ドレイン−ソース間がカツトオフ
され、サインブランキング信号の入力期間のみデ
ータ信号はブランキングされる。
(実施例)
以下、本考案の構成を実施例について図面を参
照して説明する。
照して説明する。
第1図に、本考案に係るRGB信号処理回路に
おけるRデータ信号の処理部1の回路構成を示
し、第2図に同処理部1のタイミングチヤートを
示す。
おけるRデータ信号の処理部1の回路構成を示
し、第2図に同処理部1のタイミングチヤートを
示す。
端子2は、RGB入力端子(図示省略)の1つ
を構成し、Rデータ信号S1が入力される端子で
ある。
を構成し、Rデータ信号S1が入力される端子で
ある。
端子2へ入力されたRデータ信号S1は、抵抗
R1、コンデンサC1とからなる微分回路3を介
して、NチヤネルFETQ1のドレイン(D)側に
入力される。このNチヤネルFETQ1は、例えば
デイプレツシヨン型のJ−FETが用いられる。
R1、コンデンサC1とからなる微分回路3を介
して、NチヤネルFETQ1のドレイン(D)側に
入力される。このNチヤネルFETQ1は、例えば
デイプレツシヨン型のJ−FETが用いられる。
NチヤネルFETQ1のゲート(G)側には、前
記Rデータ信号S1をクランプさせて、ソース側
(S)側に出力させるクランプ手段4が接続され
ている。
記Rデータ信号S1をクランプさせて、ソース側
(S)側に出力させるクランプ手段4が接続され
ている。
クランプ手段4は、NPNトランジスタQ2とダ
イオードD1と抵抗R2,R3とからなり、前記
NチヤネルFETQ1のゲート(G)側にNPNトラ
ンジスタQ2のコレクタ側とダイオードD1のカ
ソード側とが接続され、ダイオードD1のアノー
ド側には電源電圧(Vcc)を抵抗R2,R3で分
割した電圧V5がかけられている。
イオードD1と抵抗R2,R3とからなり、前記
NチヤネルFETQ1のゲート(G)側にNPNトラ
ンジスタQ2のコレクタ側とダイオードD1のカ
ソード側とが接続され、ダイオードD1のアノー
ド側には電源電圧(Vcc)を抵抗R2,R3で分
割した電圧V5がかけられている。
NPNトランジスタQ2は、端子5から入力され
るRGBサインブランキング信号S2によつて開
閉制御され、信号S2が「H」レベルのときに前
記NチヤネルFETQ1のゲートをアース電位まで
落とす。
るRGBサインブランキング信号S2によつて開
閉制御され、信号S2が「H」レベルのときに前
記NチヤネルFETQ1のゲートをアース電位まで
落とす。
NチヤネルFETQ1のソース(S)側には、ミ
キシング回路6が接続されている。
キシング回路6が接続されている。
ミキシング回路6は、お互いのエミツタ端子、
コレクタ端子とが共通に接続された一対のNPN
トランジスタQ3,Q4及び抵抗R4によつて構成
され、一方のNPNトランジスタQ3のベース側に
前記クランプ手段4を経て出力されるRデータ信
号S1が入力され、他方のNPNトランジスタQ4
のベース側には端子7からRサイン信号S3が入
力される。そして、それら信号S1及び信号S3
はミキシング後、抵抗R4からミキシング信号S
4が端子8へ出力される。
コレクタ端子とが共通に接続された一対のNPN
トランジスタQ3,Q4及び抵抗R4によつて構成
され、一方のNPNトランジスタQ3のベース側に
前記クランプ手段4を経て出力されるRデータ信
号S1が入力され、他方のNPNトランジスタQ4
のベース側には端子7からRサイン信号S3が入
力される。そして、それら信号S1及び信号S3
はミキシング後、抵抗R4からミキシング信号S
4が端子8へ出力される。
上記構成からなるRデータ信号S1の処理部1
において、RGBサインブランキング信号S2が
「L」レベルの場合には、前記Rデータ信号S1
は前記電圧V5にダイオードD1及びNチヤネル
FETQ1のゲート−ソース間の順方向電圧(VF)
分を加えた一定の電圧値V4にてクランプされて
〔第2図D〕NPNトランジスタQ3にかけられる。
このとき、前記コンデンサC1は図に示す極性に
て充電されている。
において、RGBサインブランキング信号S2が
「L」レベルの場合には、前記Rデータ信号S1
は前記電圧V5にダイオードD1及びNチヤネル
FETQ1のゲート−ソース間の順方向電圧(VF)
分を加えた一定の電圧値V4にてクランプされて
〔第2図D〕NPNトランジスタQ3にかけられる。
このとき、前記コンデンサC1は図に示す極性に
て充電されている。
一方、RGBサインブランキング信号S2が
「H」レベルの場合にはNPNトランジスタQ2が
導通し、NチヤネルFETQ1のゲート電位がアー
ス電位となり、このため、ゲート−ソース間が逆
バイアスされ、NチヤネルFETQ1は遮断される。
NチヤネルFETQ1が遮断されると、Rデータ信
号S1は、当該遮断期間、すなわちRGBサイン
ブランキング信号S3が入力されている期間中に
わたりブランキングされる〔第2図D〕。その結
果、抵抗R4から出力されるミキシング信号S4
は、ミキシング後のRデータ信号S1の最低レベ
ルにRサイン入力信号S2の振幅分〔サインレベ
ルV6〕を加算した一定の振幅を有するミキシン
グ波形となる〔第2図E〕。
「H」レベルの場合にはNPNトランジスタQ2が
導通し、NチヤネルFETQ1のゲート電位がアー
ス電位となり、このため、ゲート−ソース間が逆
バイアスされ、NチヤネルFETQ1は遮断される。
NチヤネルFETQ1が遮断されると、Rデータ信
号S1は、当該遮断期間、すなわちRGBサイン
ブランキング信号S3が入力されている期間中に
わたりブランキングされる〔第2図D〕。その結
果、抵抗R4から出力されるミキシング信号S4
は、ミキシング後のRデータ信号S1の最低レベ
ルにRサイン入力信号S2の振幅分〔サインレベ
ルV6〕を加算した一定の振幅を有するミキシン
グ波形となる〔第2図E〕。
なお、上記回路構成において、ブランキング期
間が長いと、コンデンサC1の電荷がNチヤネル
FETQ1〜NPNトランジスタQ3〜抵抗R4〜アー
スに致る放電経路によつて放電されて、Nチヤネ
ルFETQ1−ゲート(G)−ソース(S)間の逆電
圧が低下してNチヤネルFETQ1が導通するので、
放電経路の時定数をRGBサインブランキング信
号S2の「H」レベル期間にくらべて十分大きく
なるように設定されている。
間が長いと、コンデンサC1の電荷がNチヤネル
FETQ1〜NPNトランジスタQ3〜抵抗R4〜アー
スに致る放電経路によつて放電されて、Nチヤネ
ルFETQ1−ゲート(G)−ソース(S)間の逆電
圧が低下してNチヤネルFETQ1が導通するので、
放電経路の時定数をRGBサインブランキング信
号S2の「H」レベル期間にくらべて十分大きく
なるように設定されている。
第3図に、第1図に示すRデータ信号S1の処
理部1の他にGデータ信号及びBデータ信号の処
理部を備えたRGB信号処理回路9の具体的な回
路構成を示す。
理部1の他にGデータ信号及びBデータ信号の処
理部を備えたRGB信号処理回路9の具体的な回
路構成を示す。
同図において、第1図と同一機能の回路素子に
対しては同一の符号を付してあり、主要部分の回
路素子はICによつて構成され、端子10〜22
は当該ICの端子を示し、端子23はGデータ信
号の入力端子、端子24はBデータ信号の入力端
子を示す。
対しては同一の符号を付してあり、主要部分の回
路素子はICによつて構成され、端子10〜22
は当該ICの端子を示し、端子23はGデータ信
号の入力端子、端子24はBデータ信号の入力端
子を示す。
端子10,11,12は微分回路3を経た後の
Rデータ信号、Gデータ信号、Bデータ信号の
各々が入力される端子である。
Rデータ信号、Gデータ信号、Bデータ信号の
各々が入力される端子である。
端子13は電源電圧(Vcc)用端子、端子21
はアース端子である。
はアース端子である。
端子14,17,19はRサイン信号、Gサイ
ン信号、Bサイン信号が各々入力される端子であ
る。
ン信号、Bサイン信号が各々入力される端子であ
る。
端子15,18,20はRミキシング信号、G
ミキシング信号、Bミキシング信号の各々の出力
端子である。
ミキシング信号、Bミキシング信号の各々の出力
端子である。
端子16は、Rサイン信号、Gサイン信号、B
サイン信号の振幅制限用の基準電圧設定用端子、
端子22は、RGBサインブランキング信号の出
力端子である。
サイン信号の振幅制限用の基準電圧設定用端子、
端子22は、RGBサインブランキング信号の出
力端子である。
RGB信号処理回路9は、前述したRデータ信
号、Gデータ信号、Bデータ信号の処理部の他、
RGBサインブランキング信号作成回路25、各
サイン信号レベルの振幅制限回路26、及びスピ
ードアツプ回路27とを備えている。
号、Gデータ信号、Bデータ信号の処理部の他、
RGBサインブランキング信号作成回路25、各
サイン信号レベルの振幅制限回路26、及びスピ
ードアツプ回路27とを備えている。
RGBサインブランキング信号作成回路25は
4つのNPNトランジスタQ5〜Q8と該トランジス
タのベース電流制限用抵抗R7,R8及びRGB
ブランキング信号の出力用抵抗R9からなり、各
サイン信号線28〜30がそれぞれ対応する
NPNトランジスタQ5〜Q7のベース側に接続され
ている。そして、各サイン信号が「H」レベルに
なると、対応するNPNトランジスタが導通し、
出力用抵抗R9を介してRGBブランキング信号
S2が出力されることになる。また、RGBブラ
ンキング信号S2が抵抗R9から出力されると
NPNトランジスタQ8も同時に導通し端子22に
「H」レベルの信号を出力する。
4つのNPNトランジスタQ5〜Q8と該トランジス
タのベース電流制限用抵抗R7,R8及びRGB
ブランキング信号の出力用抵抗R9からなり、各
サイン信号線28〜30がそれぞれ対応する
NPNトランジスタQ5〜Q7のベース側に接続され
ている。そして、各サイン信号が「H」レベルに
なると、対応するNPNトランジスタが導通し、
出力用抵抗R9を介してRGBブランキング信号
S2が出力されることになる。また、RGBブラ
ンキング信号S2が抵抗R9から出力されると
NPNトランジスタQ8も同時に導通し端子22に
「H」レベルの信号を出力する。
振幅制限回路26は、PNPトランジスタQ9、
3つのダイオードD2〜D4及び抵抗R10,R
11からなり、各サイン信号線28〜30から対
応するダイオードD2〜D4を介してPNPトラ
ンジスタQ9のエミツタ側に接続され、抵抗R1
0,R11によつて分割された電圧値及び端子1
6に入力される電圧値とで決まる基準電圧(V7)
を越える各サイン信号の振幅は制限されるように
なされている。
3つのダイオードD2〜D4及び抵抗R10,R
11からなり、各サイン信号線28〜30から対
応するダイオードD2〜D4を介してPNPトラ
ンジスタQ9のエミツタ側に接続され、抵抗R1
0,R11によつて分割された電圧値及び端子1
6に入力される電圧値とで決まる基準電圧(V7)
を越える各サイン信号の振幅は制限されるように
なされている。
スピードアツプ回路27は、抵抗R12、コン
デンサC2、ダイオードD5からなり、前記
RGBサインブランキング信号S2のNPNトラン
ジスタQ2への立上り時間、立下り時間を早める。
それら、抵抗R12、コンデンサC2、ダイオー
ドD5の値はNPNトランジスタQ3に適合する値
に設定される。
デンサC2、ダイオードD5からなり、前記
RGBサインブランキング信号S2のNPNトラン
ジスタQ2への立上り時間、立下り時間を早める。
それら、抵抗R12、コンデンサC2、ダイオー
ドD5の値はNPNトランジスタQ3に適合する値
に設定される。
なお、図中抵抗R13は、NチヤネルFETQ1
のカツトオフ時におけるゲート電位を調整する抵
抗、抵抗R14,R15はそれぞれ電流制限用抵
抗である。
のカツトオフ時におけるゲート電位を調整する抵
抗、抵抗R14,R15はそれぞれ電流制限用抵
抗である。
(考案の効果)
以上述べたように、本考案はRGBサインブラ
ンキング信号が「L」レベルのときにはRGB入
力信号を一定レベルにクランプするので、データ
信号のレベル及びサインブランキング信号の周波
数の影響によつてミキシング後のサインレベルが
変動しない。
ンキング信号が「L」レベルのときにはRGB入
力信号を一定レベルにクランプするので、データ
信号のレベル及びサインブランキング信号の周波
数の影響によつてミキシング後のサインレベルが
変動しない。
第1図は、本考案のRGB信号処理回路におけ
るRデータ信号の処理部の構成を示す回路図、第
2図は同処理部の動作を示すタイミングチヤー
ト、第3図はRGB信号処理回路の具体的な構成
を示す回路図、第4図は従来のRデータ信号の処
理部の構成を示す回路図、第5図は同処理部の動
作を示すタイミングチヤートである。 Q1……NチヤネルFET、C1……コンデンサ、
4……クランプ手段、6……ミキシング回路。
るRデータ信号の処理部の構成を示す回路図、第
2図は同処理部の動作を示すタイミングチヤー
ト、第3図はRGB信号処理回路の具体的な構成
を示す回路図、第4図は従来のRデータ信号の処
理部の構成を示す回路図、第5図は同処理部の動
作を示すタイミングチヤートである。 Q1……NチヤネルFET、C1……コンデンサ、
4……クランプ手段、6……ミキシング回路。
Claims (1)
- RGB入力端子から入力されるRGB入力信号と
RGBサイン信号とをミキシングする回路を備え
てなるRGB信号処理回路であつて、RGB入力端
子がコンデンサを介してNチヤネルFETのドレ
イン側に接続され、該NチヤネルFETは、ゲー
トにかかる第1の電圧によつてRGB入力信号を
所定電圧にクランプしてソース側に出力させると
ともにRGBサインブランキング信号によつて前
記ゲートにかかる第2の電圧でカツトオフされて
なることを特徴とするRGB信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11567484U JPS6133089U (ja) | 1984-07-27 | 1984-07-27 | Rgb信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11567484U JPS6133089U (ja) | 1984-07-27 | 1984-07-27 | Rgb信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6133089U JPS6133089U (ja) | 1986-02-28 |
| JPH0241674Y2 true JPH0241674Y2 (ja) | 1990-11-06 |
Family
ID=30674632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11567484U Granted JPS6133089U (ja) | 1984-07-27 | 1984-07-27 | Rgb信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133089U (ja) |
-
1984
- 1984-07-27 JP JP11567484U patent/JPS6133089U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6133089U (ja) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107142A (en) | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| US4631419A (en) | Transistor switch and driver circuit | |
| US4948990A (en) | BiCMOS inverter circuit | |
| JPH0241674Y2 (ja) | ||
| US3764826A (en) | Transistor circuit for color television receiver | |
| US4356414A (en) | Monolithically integrable logic circuit | |
| US4501974A (en) | Pulse stretching and level shifting circuit | |
| KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
| KR860000799B1 (ko) | 스위치 회로 | |
| US4843253A (en) | Monolithically integratable circuit for the generation of extremely short duration current pulses | |
| JP2577212B2 (ja) | 色ノイズ低減回路 | |
| JPH02280412A (ja) | バイ・mos半導体集積回路 | |
| KR910003033Y1 (ko) | 16 칼러 재생 장치 | |
| JPH0671176B2 (ja) | 出力回路 | |
| JPH0690126A (ja) | アナログスイッチ回路 | |
| JPS6313477A (ja) | ス−パ−インポ−ズ回路 | |
| GB901201A (en) | Improvements in or relating to transistor circuit arrangements for separating field synchronizing pulses from a television signal | |
| JPH0355995Y2 (ja) | ||
| JPH0119658B2 (ja) | ||
| GB2232313A (en) | Logic interface circuit | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| GB1348397A (en) | Balanced type amplifier circuit | |
| JPH04287103A (ja) | 電流源回路 |