JPH024189B2 - - Google Patents
Info
- Publication number
- JPH024189B2 JPH024189B2 JP55139629A JP13962980A JPH024189B2 JP H024189 B2 JPH024189 B2 JP H024189B2 JP 55139629 A JP55139629 A JP 55139629A JP 13962980 A JP13962980 A JP 13962980A JP H024189 B2 JPH024189 B2 JP H024189B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- circuit
- image
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
この発明は、多画面表示テレビジヨン受像機に
関し、特に、圧縮された画面上の一部を拡大して
表示し得るものである。
関し、特に、圧縮された画面上の一部を拡大して
表示し得るものである。
複数のチヤンネルを受信し、1つのスクリーン
に複数画像を表示できる多画面表示テレビジヨン
受像機がある。この種従来のものとして第1図に
示すような受像機がある。第1図において、11
は分配器であり、たとえば2つのチユーナ及び中
間周波増幅器12A,12Bへの分配出力端を有
する。各チユーナには、図示していないが選局用
のキーボードから選局信号が加えられ各チユーナ
は、独自に指定チヤンネルを受信することができ
る。チユーナ及び中間周波増幅部12A,12B
の出力はそれぞれ映像及び色信号処理回路13
A,13Bに入力され、またそれぞれ対応した同
期分離回路14A,14Bに入力される。
に複数画像を表示できる多画面表示テレビジヨン
受像機がある。この種従来のものとして第1図に
示すような受像機がある。第1図において、11
は分配器であり、たとえば2つのチユーナ及び中
間周波増幅器12A,12Bへの分配出力端を有
する。各チユーナには、図示していないが選局用
のキーボードから選局信号が加えられ各チユーナ
は、独自に指定チヤンネルを受信することができ
る。チユーナ及び中間周波増幅部12A,12B
の出力はそれぞれ映像及び色信号処理回路13
A,13Bに入力され、またそれぞれ対応した同
期分離回路14A,14Bに入力される。
映像及び色信号処理回路13A,13Bにおい
ては、カラーバースト信号の分離処理、輝度信号
と色信号の分離処理などが行なわれ、また3軸色
差信号の分離処理もなされる。したがつて、出力
端には、輝度信号、R−Y復調信号、G−Y復調
信号、B−Y復調信号が得られる。また、映像及
び色信号処理回路13A,13Bには、色副搬送
波(3.58MHz)も用いられている。
ては、カラーバースト信号の分離処理、輝度信号
と色信号の分離処理などが行なわれ、また3軸色
差信号の分離処理もなされる。したがつて、出力
端には、輝度信号、R−Y復調信号、G−Y復調
信号、B−Y復調信号が得られる。また、映像及
び色信号処理回路13A,13Bには、色副搬送
波(3.58MHz)も用いられている。
前記同期分離回路14A,14Bにおいては、
それぞれ、水平同期信号、垂直同期信号の分離が
なされる。同期分離回路14Aで分離された水平
同期信号は、水平方向書き込みアドレス発生回路
15に入力され、垂直同期信号は垂直方向書き込
みアドレス発生回路16に入力される。また、水
平同期信号は、1/2に分周器17で分周されて垂
直方向アドレス発生回路16に入力される。さら
に、前記水平方向書き込みアドレス発生回路15
に対しては、映像及び色信号処理回路13Bにお
ける色副搬送波(3.58MHz)が入力されている。
それぞれ、水平同期信号、垂直同期信号の分離が
なされる。同期分離回路14Aで分離された水平
同期信号は、水平方向書き込みアドレス発生回路
15に入力され、垂直同期信号は垂直方向書き込
みアドレス発生回路16に入力される。また、水
平同期信号は、1/2に分周器17で分周されて垂
直方向アドレス発生回路16に入力される。さら
に、前記水平方向書き込みアドレス発生回路15
に対しては、映像及び色信号処理回路13Bにお
ける色副搬送波(3.58MHz)が入力されている。
次に、前記同期分離回路14Bで分離された水
平同期信号は、水平表示アドレス発生回路18に
入力され、垂直同期信号は、垂直方向表示アドレ
ス発生回路19に入力される。また、垂直方向表
示アドレス発生回路19には、同期分離回路14
Bの水平同期信号が入力される。さらに、前記水
平方向表示アドレス発生回路18に対しては、前
記映像及び色信号処理回路13Aにおける色副搬
送波(3.58MHz)が2てい倍器20を介して入力
される。
平同期信号は、水平表示アドレス発生回路18に
入力され、垂直同期信号は、垂直方向表示アドレ
ス発生回路19に入力される。また、垂直方向表
示アドレス発生回路19には、同期分離回路14
Bの水平同期信号が入力される。さらに、前記水
平方向表示アドレス発生回路18に対しては、前
記映像及び色信号処理回路13Aにおける色副搬
送波(3.58MHz)が2てい倍器20を介して入力
される。
前記水平方向書き込みアドレス発生回路15、
垂直方向書き込みアドレス発生回路16、水平方
向表示アドレス発生回路18、垂直方向表示アド
レス発生回路19の各出力は、アドレス切換回路
21を介してメモリ回路24を制御する。このメ
モリ回路24に対しては、前記映像及び色信号処
理回路13Bから得られた輝度信号、R−Y復調
信号、B−Y復調信号がそれぞれアナログデジタ
ル変換回路33を介して入力される。
垂直方向書き込みアドレス発生回路16、水平方
向表示アドレス発生回路18、垂直方向表示アド
レス発生回路19の各出力は、アドレス切換回路
21を介してメモリ回路24を制御する。このメ
モリ回路24に対しては、前記映像及び色信号処
理回路13Bから得られた輝度信号、R−Y復調
信号、B−Y復調信号がそれぞれアナログデジタ
ル変換回路33を介して入力される。
メモリ回路24の出力において、輝度信号情報
は、デジタルアナログ変換回路25へ、R−Y復
調信号情報は、デジタルアナログ変換回路26
へ、B−Y復調信号情報はデジタルアナログ変換
回路27へそれぞれ入力される。
は、デジタルアナログ変換回路25へ、R−Y復
調信号情報は、デジタルアナログ変換回路26
へ、B−Y復調信号情報はデジタルアナログ変換
回路27へそれぞれ入力される。
次に、前記映像及び色信号復調回路13aの輝
度信号出力は、スイツチ29の一方の入力端子に
加えられ、R−Y復調信号はスイツチ30の一方
の端子へ、G−Y復調信号はスイツチ31の一方
の端子へ、さらにB−Y復調信号はスイツチ32
の一方の端子に加えられる。前記スイツチ29の
他方の端子には、前記デジタルアナログ変換回路
25の出力が加えられ、前記スイツチ30の他方
の端子には前記デジタルアナログ変換回路26の
出力が加えられ、前記スイツチ31の他方の端子
には、前記デジタルアナログ変換回路26,27
の出力がマトリツクス回路28を通じてマトリツ
クスされて加えられ、さらに前記スイツチ32の
他方の端子には、前記デジタルアナログ変換回路
27の出力が加えられる。
度信号出力は、スイツチ29の一方の入力端子に
加えられ、R−Y復調信号はスイツチ30の一方
の端子へ、G−Y復調信号はスイツチ31の一方
の端子へ、さらにB−Y復調信号はスイツチ32
の一方の端子に加えられる。前記スイツチ29の
他方の端子には、前記デジタルアナログ変換回路
25の出力が加えられ、前記スイツチ30の他方
の端子には前記デジタルアナログ変換回路26の
出力が加えられ、前記スイツチ31の他方の端子
には、前記デジタルアナログ変換回路26,27
の出力がマトリツクス回路28を通じてマトリツ
クスされて加えられ、さらに前記スイツチ32の
他方の端子には、前記デジタルアナログ変換回路
27の出力が加えられる。
上記の多画面表示テレビジヨン受像機は、第2
図に示すように、主画面33、副画面34を表示
することができるもので、チユーナ及び中間周波
増幅回路13B側のチヤンネルが副画面となる。
図に示すように、主画面33、副画面34を表示
することができるもので、チユーナ及び中間周波
増幅回路13B側のチヤンネルが副画面となる。
メモリ回路24に対して副画面の情報を書き込
む場合、同期分離回路14Aにおいて分離された
水平同期信号、垂直同期信号に同期して水平方向
書き込みアドレス発生回路15、垂直方向書き込
みアドレス発生回路16において、アドレス指定
信号が発生される。この場合、水平方向書き込み
アドレス発生回路15においては色副搬送波をカ
ウント処理してアドレス指定信号をつくり、垂直
方向書き込みアドレス発生回路16においては、
水平同期信号の1/2倍したものをカウント処理し
てアドレス指定信号をつくる。これによつて、作
られたアドレス指定信号は、アドレス切換回路2
1を通してメモリ回路24に加えられ、このメモ
リ回路24には、副ビデオ信号情報が記憶され
る。
む場合、同期分離回路14Aにおいて分離された
水平同期信号、垂直同期信号に同期して水平方向
書き込みアドレス発生回路15、垂直方向書き込
みアドレス発生回路16において、アドレス指定
信号が発生される。この場合、水平方向書き込み
アドレス発生回路15においては色副搬送波をカ
ウント処理してアドレス指定信号をつくり、垂直
方向書き込みアドレス発生回路16においては、
水平同期信号の1/2倍したものをカウント処理し
てアドレス指定信号をつくる。これによつて、作
られたアドレス指定信号は、アドレス切換回路2
1を通してメモリ回路24に加えられ、このメモ
リ回路24には、副ビデオ信号情報が記憶され
る。
次に、表示の場合は、主ビデオ信号は映像及び
色信号処理回路から、輝度信号、R−Y復調信
号、G−Y復調信号、B−Y復調信号として、ス
イツチ29,30,31,32に導出される。ま
た、副ビデオ信号に関しては、水平方向表示アド
レス発生回路18において色副搬送波の2倍の信
号をカウントし、主ビデオ信号の水平同期信号に
同期した表示アドレス指定信号が作られる。また
垂直方向表示アドレス発生回路19において、主
ビデオ信号の水平同期信号をそのままカウント
し、主ビデオ信号の垂直同期信号に同期した表示
アドレス指定信号が作られる。そしてこれらの表
示アドレス指定信号は、アドレス切換回路21を
通して、メモリ回路24の読み出しアドレスを指
定する。これによつて各スイツチ29,30,3
1,32の他方の入力端子には、副ビデオ信号の
輝度信号、R−Y復調信号、G−Y復調信号、B
−Y復調信号が加えられる。スイツチ29,3
0,31,32は、第2図の主ビデオ信号に対応
する画像表示タイミングにあつては、一方の入力
端子、副ビデオ信号に対応する画像表示タイミン
グにあつては、他方の入力端子に切換えられる。
色信号処理回路から、輝度信号、R−Y復調信
号、G−Y復調信号、B−Y復調信号として、ス
イツチ29,30,31,32に導出される。ま
た、副ビデオ信号に関しては、水平方向表示アド
レス発生回路18において色副搬送波の2倍の信
号をカウントし、主ビデオ信号の水平同期信号に
同期した表示アドレス指定信号が作られる。また
垂直方向表示アドレス発生回路19において、主
ビデオ信号の水平同期信号をそのままカウント
し、主ビデオ信号の垂直同期信号に同期した表示
アドレス指定信号が作られる。そしてこれらの表
示アドレス指定信号は、アドレス切換回路21を
通して、メモリ回路24の読み出しアドレスを指
定する。これによつて各スイツチ29,30,3
1,32の他方の入力端子には、副ビデオ信号の
輝度信号、R−Y復調信号、G−Y復調信号、B
−Y復調信号が加えられる。スイツチ29,3
0,31,32は、第2図の主ビデオ信号に対応
する画像表示タイミングにあつては、一方の入力
端子、副ビデオ信号に対応する画像表示タイミン
グにあつては、他方の入力端子に切換えられる。
上述した多画面表示テレビジヨン受像機による
と、とくに副ビデオ信号中に文字情報が含まれた
場合、副ビデオ信号は水平走査ラインが間引され
て表示されているためみづらくなつたりあるいは
識別できないような場合がある。
と、とくに副ビデオ信号中に文字情報が含まれた
場合、副ビデオ信号は水平走査ラインが間引され
て表示されているためみづらくなつたりあるいは
識別できないような場合がある。
この発明は上記の事情に鑑みてなされたもの
で、副ビデオ信号側の一部を主ビデオ信号の表示
時と同様な大きさで表示でき得るようにした多画
面表示テレビジヨン受像機を提供することを目的
とする。
で、副ビデオ信号側の一部を主ビデオ信号の表示
時と同様な大きさで表示でき得るようにした多画
面表示テレビジヨン受像機を提供することを目的
とする。
以下この発明の一実施例を図面を参照して説明
する。第3図はこの発明の一実施例であつて、第
1図と同一符号を付して説明する。すなわち、こ
の受像機にあつては、特にメモリ回路24に対す
る書き込み信号処理系に特徴を備えるもので、そ
の部分をとくに詳述する。同期分離回路14Aか
ら得られる水平同期信号は、モノマルチバイブレ
ータ回路41にも入力され、また垂直同期信号は
モノマルチバイブレータ回路43にも入力され
る。このマルチバイブレータ回路41,43はそ
れぞれ時定数調整用(後述する枠移動用となる)
の可変抵抗42,44を有する。
する。第3図はこの発明の一実施例であつて、第
1図と同一符号を付して説明する。すなわち、こ
の受像機にあつては、特にメモリ回路24に対す
る書き込み信号処理系に特徴を備えるもので、そ
の部分をとくに詳述する。同期分離回路14Aか
ら得られる水平同期信号は、モノマルチバイブレ
ータ回路41にも入力され、また垂直同期信号は
モノマルチバイブレータ回路43にも入力され
る。このマルチバイブレータ回路41,43はそ
れぞれ時定数調整用(後述する枠移動用となる)
の可変抵抗42,44を有する。
モノマルチバイブレータ回路41の出力は、水
平方向カウンタ回路45のリセツト端に加えら
れ、前記モノマルチバイブレータ回路43の出力
は、垂直方向カウンタ回路46のリセツト端に加
えられる。これらのカウンタ回路45,46の出
力は、第4図に示すような副画面内の枠Zをつく
るため枠情報を作るのに利用される。また枠Z内
の画像情報を記憶するときのアドレス指定信号形
成クロツクとしても用いられる。
平方向カウンタ回路45のリセツト端に加えら
れ、前記モノマルチバイブレータ回路43の出力
は、垂直方向カウンタ回路46のリセツト端に加
えられる。これらのカウンタ回路45,46の出
力は、第4図に示すような副画面内の枠Zをつく
るため枠情報を作るのに利用される。また枠Z内
の画像情報を記憶するときのアドレス指定信号形
成クロツクとしても用いられる。
前記水平方向カウンタ回路45の入力クロツク
パルスとしては、映像及び色信号処理回路13B
の色副搬送波を2てい倍器13Cで2倍にした周
波数が利用される。また前記垂直方向カウンタ回
路46の入力クロツクパルスとしては、前記同期
分離回路14Aの水平同期信号が利用される。
パルスとしては、映像及び色信号処理回路13B
の色副搬送波を2てい倍器13Cで2倍にした周
波数が利用される。また前記垂直方向カウンタ回
路46の入力クロツクパルスとしては、前記同期
分離回路14Aの水平同期信号が利用される。
水平同期信号、モノマルチバイブレータ回路4
1、水平カウンタ回路46の処理系は、水平方向
に関する枠Zの情報をつくるが、各部の信号波形
は、第5図a,b,c,dに示すようになる。す
なわち、第5図aに示す信号が水平同期信号、同
図bがモノマルチバイブレータ回路41の出力、
同図cが水平方向カウンタ回路45のカウント期
間を示すもので、この信号は、カウンタ回路45
の出力端45a側に得られる。また同図dの信号
は、水平方向カウンタ回路45のカウント期間の
始めと終りに得られるもので、この信号はカウン
タ回路45の出力端45b側に得られる。
1、水平カウンタ回路46の処理系は、水平方向
に関する枠Zの情報をつくるが、各部の信号波形
は、第5図a,b,c,dに示すようになる。す
なわち、第5図aに示す信号が水平同期信号、同
図bがモノマルチバイブレータ回路41の出力、
同図cが水平方向カウンタ回路45のカウント期
間を示すもので、この信号は、カウンタ回路45
の出力端45a側に得られる。また同図dの信号
は、水平方向カウンタ回路45のカウント期間の
始めと終りに得られるもので、この信号はカウン
タ回路45の出力端45b側に得られる。
次に、垂直同期信号、モノマルチバイブレータ
回路43、垂直方向カウンタ回路46の処理系
は、垂直方向に関する枠Zの情報をつくるが、各
部の信号波形は、第6図a,b,c,dに示すよ
うになる。すなわち、第6図aに示す信号が垂直
同期信号、同図bがモノマルチバイブレータ回路
43の出力、同図cが垂直方向カウンタ回路46
のカウント期間を示すもので、この信号はカウン
タ回路46の出力端46a側に得られる。また同
図dの信号は、垂直カウント期間の始めと終りに
得られるもので、この信号は、カウンタ回路46
の出力端46b側に得られる。
回路43、垂直方向カウンタ回路46の処理系
は、垂直方向に関する枠Zの情報をつくるが、各
部の信号波形は、第6図a,b,c,dに示すよ
うになる。すなわち、第6図aに示す信号が垂直
同期信号、同図bがモノマルチバイブレータ回路
43の出力、同図cが垂直方向カウンタ回路46
のカウント期間を示すもので、この信号はカウン
タ回路46の出力端46a側に得られる。また同
図dの信号は、垂直カウント期間の始めと終りに
得られるもので、この信号は、カウンタ回路46
の出力端46b側に得られる。
前記水平方向カウンタ回路45の出力端45b
側の信号(第5図d)と、垂直方向カウンタ回路
46の出力端46a側の信号(第6図c)とは、
アンド回路47の第1、第2入力端に加えられ
る。また水平方向カウンタ回路45の出力端45
a側の信号(第5図e)と、垂直方向カウンタ回
路46の出力端46b側の信号(第6図d)と
は、アンド回路48の第1、第2入力端に加えら
れる。
側の信号(第5図d)と、垂直方向カウンタ回路
46の出力端46a側の信号(第6図c)とは、
アンド回路47の第1、第2入力端に加えられ
る。また水平方向カウンタ回路45の出力端45
a側の信号(第5図e)と、垂直方向カウンタ回
路46の出力端46b側の信号(第6図d)と
は、アンド回路48の第1、第2入力端に加えら
れる。
これによつて、枠情報がつくられるもので、ア
ンド回路47,48の出力は、オア回路49を介
して、スイツチ50を通し、輝度信号情報ライン
のスイツチ52の一方の入力端と、たとえばB−
Y復調信号情報ラインのスイツチ51の一方の入
力端子に加えられる。スイツチ51,52は、ア
ナログデジタル変換器23からの出力あるいは、
前記オア回路49からの出力の何れか一方を選択
してメモリ回路24に導入する。
ンド回路47,48の出力は、オア回路49を介
して、スイツチ50を通し、輝度信号情報ライン
のスイツチ52の一方の入力端と、たとえばB−
Y復調信号情報ラインのスイツチ51の一方の入
力端子に加えられる。スイツチ51,52は、ア
ナログデジタル変換器23からの出力あるいは、
前記オア回路49からの出力の何れか一方を選択
してメモリ回路24に導入する。
次に、前記水平方向カウンタ回路45の出力端
45a側の信号(第5図c)は、スイツチ53の
一方の端子を介して、水平方向書き込みアドレス
発生回路15にも入力することができる。このス
イツチ53は、出力端45a側の信号あるいは同
期分離回路14Aからの水平同期信号の何れか一
方を選択して、水平方向書き込みアドレス発生回
路15に導入する。また、前記垂直方向カウンタ
回路46の出力端46a側の信号(第6図c)
は、スイツチ54の一方の端子を介して、垂直方
向書き込みアドレス発生回路16にも入力するこ
とができる。このスイツチ54は、出力端46a
側の信号あるいは同期分離回路14Aからの垂直
同期信号の何れか一方を選択して、垂直方向書き
込みアドレス発生回路16に導入する。
45a側の信号(第5図c)は、スイツチ53の
一方の端子を介して、水平方向書き込みアドレス
発生回路15にも入力することができる。このス
イツチ53は、出力端45a側の信号あるいは同
期分離回路14Aからの水平同期信号の何れか一
方を選択して、水平方向書き込みアドレス発生回
路15に導入する。また、前記垂直方向カウンタ
回路46の出力端46a側の信号(第6図c)
は、スイツチ54の一方の端子を介して、垂直方
向書き込みアドレス発生回路16にも入力するこ
とができる。このスイツチ54は、出力端46a
側の信号あるいは同期分離回路14Aからの垂直
同期信号の何れか一方を選択して、垂直方向書き
込みアドレス発生回路16に導入する。
上記スイツチ53,54は、各対応するアドレ
ス発生回路15,16の同期タイミング切換えス
イツチとして機能する。また、このスイツチ5
3,54によつて同期タイミングが切換わつた場
合は、各々のアドレス発生回路15,16に対す
る使用クロツク周波数も切換えられる。
ス発生回路15,16の同期タイミング切換えス
イツチとして機能する。また、このスイツチ5
3,54によつて同期タイミングが切換わつた場
合は、各々のアドレス発生回路15,16に対す
る使用クロツク周波数も切換えられる。
すなわち、水平方向書き込みアドレス発生回路
15のクロツク入力端には、スイツチ55の出力
端が接続され、また垂直方向書き込みアドレス発
生回路16のクロツク入力端には、スイツチ56
の出力端子が接続されている。前記スイツチ55
は、3.58MHzの色副搬送波そのもの、あるいは、
これを2倍にした7.16MHzの周波数クロツクを選
択することができる。また、前記スイツチ56
は、水平同期信号そのものあるいはこれを1/2に
した周波数クロツクを選択することができる。
15のクロツク入力端には、スイツチ55の出力
端が接続され、また垂直方向書き込みアドレス発
生回路16のクロツク入力端には、スイツチ56
の出力端子が接続されている。前記スイツチ55
は、3.58MHzの色副搬送波そのもの、あるいは、
これを2倍にした7.16MHzの周波数クロツクを選
択することができる。また、前記スイツチ56
は、水平同期信号そのものあるいはこれを1/2に
した周波数クロツクを選択することができる。
この発明の受像機は上述の如く構成され、通常
主画像と副画像を表示するときには、各スイツチ
は、第1図の装置と同様な接続関係となるように
設定される。ここで副画像に文字があり、それを
拡大しようとする場合は、各スイツチに対して制
御信号が送られる。すなわち、スイツチ50,5
1,52は、第5図d及び第6図dの枠情報のと
き自動的にオア回路49の出力を導入する電子的
なスイツチである。また、スイツチ53,55
は、第5図cに示す信号期間に自動的に入力端子
53a,55a側を選択するスイツチである。さ
らにスイツチ54,56は、第6図cに示す信号
期間に自動的に入力端子54a,56a側を選択
するスイツチである。
主画像と副画像を表示するときには、各スイツチ
は、第1図の装置と同様な接続関係となるように
設定される。ここで副画像に文字があり、それを
拡大しようとする場合は、各スイツチに対して制
御信号が送られる。すなわち、スイツチ50,5
1,52は、第5図d及び第6図dの枠情報のと
き自動的にオア回路49の出力を導入する電子的
なスイツチである。また、スイツチ53,55
は、第5図cに示す信号期間に自動的に入力端子
53a,55a側を選択するスイツチである。さ
らにスイツチ54,56は、第6図cに示す信号
期間に自動的に入力端子54a,56a側を選択
するスイツチである。
これによつて、メモリ回路24には、枠情報
と、この枠内の映像情報(文字等のように拡大し
た部分)が記憶されるが、この情報は主ビデオ信
号と1対1の関係つまり走査線が間引されずに記
憶されていることになる。したがつて、第4図に
示すように主画像Xと副画像Yとが表示された場
合、副画像Yのうち一部(枠内)の画は、メモリ
回路24に記憶する前の圧縮されない信号と1対
1の関係である。
と、この枠内の映像情報(文字等のように拡大し
た部分)が記憶されるが、この情報は主ビデオ信
号と1対1の関係つまり走査線が間引されずに記
憶されていることになる。したがつて、第4図に
示すように主画像Xと副画像Yとが表示された場
合、副画像Yのうち一部(枠内)の画は、メモリ
回路24に記憶する前の圧縮されない信号と1対
1の関係である。
このため、副画像内に文字等のように圧縮(走
査線間引)してはみづらい信号があつた場合、こ
れを圧縮することなくみることができる。また、
文字等が副画像の何れの部分に位置しても、枠Z
を、抵抗42,44の調整によつて水平垂直方向
へ移動すればその枠内画像を拡大することができ
る。
査線間引)してはみづらい信号があつた場合、こ
れを圧縮することなくみることができる。また、
文字等が副画像の何れの部分に位置しても、枠Z
を、抵抗42,44の調整によつて水平垂直方向
へ移動すればその枠内画像を拡大することができ
る。
上述したようにこの発明においては、次によう
な信号処理手段を備えるものである。まず、一方
のチヤンネルを表示する主画像に関しては、送ら
れてくる水平周波数と、スクリーン上の表示画の
水平走査線数が1対1の関係にある。次に、他方
のチヤンネルを表示する副画像に関しては、送ら
れてくる水平周波数と、該スクリーン上の表示画
の水平走査線波数が1対数分の1(1対1/2)の関
係にある。これによつて、画面の広い主画像と、
この一部に時間的に圧縮された副画像とを表示し
得る。この場合、副画像の情報を記憶するメモリ
回路に対しては、その一部に時間的に圧縮されな
い情報を記憶せしめるものである。したがつて、
メモリ回路の情報が読み出されて表示されたとき
は、前記主画像における送られて来た水平周波数
と、表示画の水平走査線数とが1対1の関係にな
る部分が表示される。
な信号処理手段を備えるものである。まず、一方
のチヤンネルを表示する主画像に関しては、送ら
れてくる水平周波数と、スクリーン上の表示画の
水平走査線数が1対1の関係にある。次に、他方
のチヤンネルを表示する副画像に関しては、送ら
れてくる水平周波数と、該スクリーン上の表示画
の水平走査線波数が1対数分の1(1対1/2)の関
係にある。これによつて、画面の広い主画像と、
この一部に時間的に圧縮された副画像とを表示し
得る。この場合、副画像の情報を記憶するメモリ
回路に対しては、その一部に時間的に圧縮されな
い情報を記憶せしめるものである。したがつて、
メモリ回路の情報が読み出されて表示されたとき
は、前記主画像における送られて来た水平周波数
と、表示画の水平走査線数とが1対1の関係にな
る部分が表示される。
上記したようにこの発明は、圧縮されて表示さ
れる副画像の一部を拡大して表示し得るように
し、これを簡単な構成で実現し得る多画面表示テ
レビジヨン受像機を提供することができる。
れる副画像の一部を拡大して表示し得るように
し、これを簡単な構成で実現し得る多画面表示テ
レビジヨン受像機を提供することができる。
第1図は、従来考えられた多画面表示テレビジ
ヨン受像機の構成説明図、第2図は第1図の受像
機による表示形態を示す図、第3図はこの発明の
一実施例を示す構成説明図、第4図は第3図の受
像機のスクリーン上の表示例を示す図、第5図a
〜d、第6図a〜dは第3図の回路各部信号波形
図である。 14A……同期分離回路、15……水平方向書
き込みアドレス発生回路、16……垂直方向書き
込みアドレス発生回路、24……メモリ回路、4
1,43……モノマルチバイブレータ回路、45
……水平方向カウンタ回路、46……垂直方向カ
ウンタ回路、53,54,55……スイツチ。
ヨン受像機の構成説明図、第2図は第1図の受像
機による表示形態を示す図、第3図はこの発明の
一実施例を示す構成説明図、第4図は第3図の受
像機のスクリーン上の表示例を示す図、第5図a
〜d、第6図a〜dは第3図の回路各部信号波形
図である。 14A……同期分離回路、15……水平方向書
き込みアドレス発生回路、16……垂直方向書き
込みアドレス発生回路、24……メモリ回路、4
1,43……モノマルチバイブレータ回路、45
……水平方向カウンタ回路、46……垂直方向カ
ウンタ回路、53,54,55……スイツチ。
Claims (1)
- 【特許請求の範囲】 1 第1、第2のチヤンネルの画像信号を受信す
る手段を有し、スクリーン上に第1の画像信号に
よる主画像を表示するとともに、この主画像の一
部に時間的に圧縮された第2の画像信号による副
画像を表示可能とする多画面表示テレビジヨン受
像機において、 前記副画像となる情報を記憶するメモリ回路
と、このメモリ回路に対して前記副画像の一部が
その表示形態として前記主画像における水平周波
数の走査線と1対1の関係と同じになるように処
理して該情報を時間的に非圧縮で記憶せしめる手
段を備え、 この手段は、前記第2のチヤンネルの信号の水
平・垂直同期信号を分離する同期分離回路と、前
記水平同期信号が加えられ、その時間的位置を外
部調整によつて修正できる第1のタイミング手段
と、この第1のタイミング手段の出力によつてリ
セツトされ、前記第2のチヤンネルの色副搬送波
周波数の2倍の周波数信号をカウント入力とする
水平方向カウンタ回路と、 前記垂直同期信号が加えられ、この時間的位置
を外部調整によつて修正できる第2のタイミング
手段と、この第2のタイミング手段の出力によつ
てリセツトされ、前記水平同期信号をカウント入
力とする垂直方向カウンタ回路と、 前記副画像の一部情報を非圧縮で前記メモリに
書き込むに際して、前記色副搬送波周波数の2倍
の周波数信号をクロツク入力とし、かつ前記水平
方向カウンタ回路の位置決めパルス期間をアドレ
ス指定信号発生期間として動作する水平方向書き
込みアドレス発生回路と、同じく前記副画像の一
部情報を非圧縮で前記メモリに書き込むに際し
て、前記水平周期信号をクロツク入力とし、かつ
前記垂直方向カウンタ回路の位置決めパルス期間
をアドレス指定信号発生期間として動作する垂直
方向書き込みアドレス発生回路とを具備したこと
を特徴とする多画面表示テレビジヨン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13962980A JPS5763972A (en) | 1980-10-06 | 1980-10-06 | Televison picture receiver of multiscreen display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13962980A JPS5763972A (en) | 1980-10-06 | 1980-10-06 | Televison picture receiver of multiscreen display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5763972A JPS5763972A (en) | 1982-04-17 |
| JPH024189B2 true JPH024189B2 (ja) | 1990-01-26 |
Family
ID=15249724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13962980A Granted JPS5763972A (en) | 1980-10-06 | 1980-10-06 | Televison picture receiver of multiscreen display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5763972A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215099B (it) * | 1986-09-02 | 1990-01-31 | Seleco Spa | Ricevitore televisivo perfezionato |
| US5043811A (en) * | 1989-06-15 | 1991-08-27 | Sharp Kabushiki Kaisha | Scanning line number converting device for video signal, and down-converter and picture-in-picture TV receiver using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105920A (en) * | 1978-02-07 | 1979-08-20 | Matsushita Electric Ind Co Ltd | Picture display device |
-
1980
- 1980-10-06 JP JP13962980A patent/JPS5763972A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5763972A (en) | 1982-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680177A (en) | Multi-screen television receiver to simultaneously output and display multiple pictures on a single screen | |
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| JPH0774980A (ja) | ディスプレイ装置 | |
| US5729300A (en) | Double-screen simultaneous viewing circuit of a wide-television | |
| JPH0824355B2 (ja) | テレビジヨン受信装置 | |
| EP0185503B1 (en) | Digital scan converters | |
| JPH0547025B2 (ja) | ||
| US5715013A (en) | Double picture producing apparatus for wide screen television | |
| JPH05316447A (ja) | テレビジョン受像機 | |
| JPH024189B2 (ja) | ||
| JP3237068B2 (ja) | ビデオ表示システム | |
| JP2725376B2 (ja) | テレビジョン受像機 | |
| JP2545853B2 (ja) | 多方式信号の同時表示可能なテレビジョン受像機 | |
| JP2514434B2 (ja) | テレビジョン受像機 | |
| JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 | |
| JPS61205080A (ja) | 静止画装置 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JP2502694B2 (ja) | 映像信号合成装置 | |
| KR0148187B1 (ko) | 더블스크린 및 픽쳐인픽쳐기능 겸용회로 | |
| JPS63316583A (ja) | 2チャネル広アスペクト比テレビジョン信号伝送システムの1チェネル上で拡大パネル成分を伝送する方法と装置 | |
| JP3258754B2 (ja) | テレビジョン受像機 | |
| JPS6017981Y2 (ja) | 映像情報信号の表示装置 | |
| KR0147580B1 (ko) | 와이드 텔레비젼에서의 두 화면 동시 시청회로 | |
| JPH0793735B2 (ja) | テレビジョン信号処理装置 | |
| JPH0638649B2 (ja) | 2画面表示機能付高画質テレビジヨン受信機 |