JPH0241930B2 - - Google Patents
Info
- Publication number
- JPH0241930B2 JPH0241930B2 JP10879981A JP10879981A JPH0241930B2 JP H0241930 B2 JPH0241930 B2 JP H0241930B2 JP 10879981 A JP10879981 A JP 10879981A JP 10879981 A JP10879981 A JP 10879981A JP H0241930 B2 JPH0241930 B2 JP H0241930B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- input
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012850 discrimination method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、入力電圧が２つの設定電圧とそれぞ
れ等しくなつた時のみ、それぞれの電圧を設定し
た回路の出力端子より、ある出力を得ることがで
きるようにした電圧判別回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention is a voltage discrimination method that allows a certain output to be obtained from the output terminal of a circuit where each voltage is set only when the input voltage becomes equal to each of the two set voltages. It is related to circuits.
第１図に従つて回路の働きを説明する。VR1は
２つの設定電圧のうち低い側の電圧を設定するボ
リユームである。VR2は２つの設定電圧のうち高
い側の電圧を設定するボリユームである。IC1，
IC2はそれぞれ差動入力型のオペアンプを形成し
ている。ZD1，ZD2はツエナーダイオードであ
る。NOR1，NOR2はノアゲートでありこの２つ
でノアゲートのＲ−Ｓフリツプフロツプを形成し
ている。C1，C2はコンデンサである。TR1，
TR2はトランジスタであり通常はオフとなるよう
にバイアスされている。R1〜R6は抵抗である。＋
B1，＋B2，＋B3は定電圧源に接続されている。Ｉ
は入力端子であり、O1，O2は出力端子である。 The function of the circuit will be explained according to FIG. VR 1 is a volume that sets the lower voltage of the two set voltages. VR 2 is a volume that sets the higher voltage of the two set voltages. IC 1 ,
Each IC 2 forms a differential input type operational amplifier. ZD 1 and ZD 2 are Zener diodes. NOR 1 and NOR 2 are NOR gates, and these two form a NOR gate R-S flip-flop. C 1 and C 2 are capacitors. TR 1 ,
TR 2 is a transistor and is normally biased to be off. R1 to R6 are resistances. +
B 1 , +B 2 , +B 3 are connected to a constant voltage source. I
is an input terminal, and O 1 and O 2 are output terminals.
低い側の電圧に設定したVR1はオペアンプIC1
の反転入力端子に接続されている。一方高い側の
電圧に設定したVR2はオペアンプIC2の非反転端
子に接続されている。又入力はオペアンプIC1に
は非反転端子にオペアンプIC2には反転端子に接
続されている。オペアンプの入出力端間に接続さ
れているツエナーダイオードZD1，ZD2は出力電
圧振幅を規制するものである。今該ボリユーム
VR1，VR2によつて設定された電圧をそれぞれ
V1，V2、入力電圧をＶとする。まず入力電圧が
２つの設定電圧の間の電圧から下降する時の回路
の働きを説明する。入力電圧ＶがV1とV2の間の
電圧から下降をはじめV1の直前までは該フリツ
プフロツプの入力Ｓ，Ｒは第２図に示すように、
ともにＨであり又出力Ｑ，はともにＬである。
入力電圧ＶがＶ＝V1になつた時該フリツプフロ
ツプの入力ＳはＬになるがＲはＨを維持する。こ
の時出力ＱはＬを維持するがはＨとなる。この
瞬間C1には充電電流が流れTR1がONとなり直前
までＨを維持していたO1はＬとなる。しかしO2
はＨを維持したままである。入力Ｖが設定電圧
V1より更に小さくなつてもはＨを維持するが
C1は既に充電されているので、抵抗R2を通じて
更に充電電流が流れることはなく、TR1のベース
は所定のバイアスが得られず、その結果、TR1は
OFFしO1は再びＨとなる。同様にして入力電圧
ＶがV1とV2の間の電圧から上昇をはじめV2の直
前までは該フリツプフロツプの入力Ｓ，Ｒは第２
図に示すようにともにＨであり又出力Ｑ，はと
もにＬである。入力電圧ＶがＶ＝V2になつた時
該フリツプフロツプの入力ＳはＨを維持するがＲ
はＬとなる。この時出力はＬを維持するが、Ｑ
はＨとなりこの瞬間C2は充電電流が流れTR2が
ONとなり直前までＨを維持していたO2はＬとな
る。しかしO1はＨを維持したままである。入力
Ｖが設定電圧V2より更に大きくなつてもＱはＨ
を維持するがC1は充電されている為再びTR2は
OFFとなりO2は再びＨとなる。 VR 1 set to the lower voltage is operational amplifier IC 1
is connected to the inverting input terminal of On the other hand, VR 2 , which is set to a higher voltage, is connected to the non-inverting terminal of operational amplifier IC 2 . The input is connected to the non-inverting terminal of operational amplifier IC 1 and to the inverting terminal of operational amplifier IC 2 . Zener diodes ZD 1 and ZD 2 connected between the input and output terminals of the operational amplifier regulate the output voltage amplitude. Now the volume
The voltages set by VR 1 and VR 2 are respectively
V 1 , V 2 , input voltage is V. First, the operation of the circuit when the input voltage drops from a voltage between two set voltages will be explained. When the input voltage V starts to fall from a voltage between V1 and V2 until just before V1 , the inputs S and R of the flip-flop are as shown in FIG.
Both outputs are H, and outputs Q are both L.
When the input voltage V becomes V= V1 , the input S of the flip-flop becomes L, but the input R remains H. At this time, the output Q maintains L but becomes H. At this instant, a charging current flows through C1 , TR1 is turned on, and O1 , which had been maintained at H until just before, becomes L. But O2
remains at H. Input V is set voltage
Even if V becomes smaller than 1 , it will maintain H.
Since C 1 is already charged, no further charging current flows through resistor R 2 and the base of TR 1 does not get the desired bias, so that TR 1
OFF and O1 becomes H again. Similarly, when the input voltage V starts to rise from a voltage between V1 and V2 and reaches just before V2 , the inputs S and R of the flip-flop are at the second level.
As shown in the figure, both outputs are H, and outputs Q are both L. When the input voltage V becomes V= V2 , the input S of the flip-flop maintains H, but R
becomes L. At this time, the output maintains L, but Q
becomes H, and at this instant, a charging current flows through C2 , and TR2 becomes
O2 , which had been maintained at H level until just before it turned ON, becomes L level. However, O 1 remains at H. Even if the input V becomes higher than the set voltage V2 , Q remains high.
However, since C 1 is charged, TR 2 is
It turns OFF and O 2 becomes H again.
本発明は、テレビ等のオートサーチ方式自動選
局装置においてオートサーチの自動反転回路とし
て使用する事が可能であり、この実施例を第３図
に示す。すなわち電子選局チユーナーのチユーニ
ング電圧を本電圧判別回路Ａの入力端子に接続し
出力端子O1はオートサーチ回路Ｂのアツプボタ
ン（チユーニング電圧を上げる事を指令するボタ
ン）に、出力端子O2はオートサーチ回路Ｂのダ
ウンボタン（チユーニング電圧を下げる事を指令
するボタン）にそれぞれダイオードのカソード側
を介して接続する。V1は選局可能なチヤネルの
ローエンドのチユーニング電圧−αに、V2は選
局可能チヤネルのハイエンドのチユーニング電圧
＋βに設定する。このようにすれば選局可能チヤ
ネルの上限又は下限でチユーニングしている時に
オートサーチ回路のアツプ又はダウンボタンを押
すとチユーニング電圧は上昇又は下降し、これが
設定電圧に達するとO1或はO2がＬとなり、チユ
ーニング電圧が上昇している時はダウンボタン
が、下降している時はアツプボタンが押されたと
同じ事になりオートサーチは反転し下降又は上昇
をはじめる。このことによりユーザーはこれより
上又は下側に選局する放送局がないのを知る事が
できる。 The present invention can be used as an automatic reversal circuit for automatic search in an automatic search type automatic channel selection device such as a television, and an embodiment thereof is shown in FIG. In other words, the tuning voltage of the electronic tuner is connected to the input terminal of the main voltage discrimination circuit A, the output terminal O1 is connected to the up button (button that commands to increase the tuning voltage) of the auto search circuit B, and the output terminal O2 is Connect to the down button (button that commands to lower the tuning voltage) of auto search circuit B via the cathode side of each diode. V 1 is set to the low-end tuning voltage of the selectable channel -α, and V 2 is set to the high-end tuning voltage of the selectable channel +β. In this way, if you press the up or down button of the auto search circuit while tuning at the upper or lower limit of the selectable channel, the tuning voltage will rise or fall, and when this reaches the set voltage, O 1 or O 2 becomes L, and when the tuning voltage is rising, it is the same as pressing the down button, and when it is falling, it is the same as pressing the up button, and the auto search is reversed and starts falling or rising. This allows the user to know that there are no broadcast stations to select above or below.
第１図は、本発明の基本回路図、第２図は、本
発明の回路動作のタイムチヤート、第３図は本回
路を用いた一実施例を示す図である。
IC1，IC2……オペアンプ、ZD1，ZD2……ツエ
ナーダイオード、VR1，VR2……ボリユーム、
NOR1，NOR2……ノア回路、R1〜R6……抵抗、
C1，C2……コンデンサ、TR1，TR2……トラン
ジスタ、O1，O2……出力端子、Ａ……電圧判別
回路、Ｂ……オートサーチ回路。
FIG. 1 is a basic circuit diagram of the present invention, FIG. 2 is a time chart of the circuit operation of the present invention, and FIG. 3 is a diagram showing an embodiment using the present circuit. IC 1 , IC 2 ... operational amplifier, ZD 1 , ZD 2 ... Zener diode, VR 1 , VR 2 ... volume,
NOR 1 , NOR 2 ...NOR circuit, R1 to R6 ...Resistance,
C1 , C2 ...Capacitor, TR1 , TR2 ...Transistor, O1 , O2 ...Output terminal, A...Voltage discrimination circuit, B...Auto search circuit.
Claims (1)
流電圧源と、 予め設定し前記第１の電圧より高い第２の電圧
を出力する第２の直流電圧源と、 入力端子から供給された入力電圧信号が非反転
入力端子に入力され、反転入力端子に前記第１の
電圧が入力され、両電圧信号を比較してその結果
を２値信号として出力する第１の比較器と、 前記入力電圧信号が反転入力端子に入力され、
非反転入力端子に前記第２の電圧が入力され、両
電圧信号を比較してその結果を２値信号として出
力する第２の比較器と、 前記第１の比較器の出力信号がＳ端子に、前記
第２の比較器の出力信号がＲ端子にそれぞれ入力
されるＲ−Ｓフリツプフロツプ回路と、 前記Ｒ−Ｓフリツプフロツプ回路の端子に正
極が接続された第１のコンデンサと、 前記Ｒ−Ｓフリツプフロツプ回路のＱ端子に正
極が接続された第２のコンデンサと、 ベースが前記第１のコンデンサの負極に、コレ
クタが第１の出力端子にそれぞれ接続された第１
のトランジスタを含み、前記入力電圧信号が前記
第１の電圧に一致したときのみ前記第１のコンデ
ンサが充電されて前記第１のトランジスタが導通
する第１のトランジスタ出力回路と、 ベースが前記第２のコンデンサの負極に、コレ
クタが第２の出力端子にそれぞれ接続された第２
のトランジスタを含み、前記入力電圧信号が前記
第２の電圧に一致したときのみ前記第２のコンデ
ンサが充電されて前記第２のトランジスタが導通
する第２のトランジスタ出力回路と、 からなることを特徴とする電圧判別回路。[Scope of Claims] 1. A first DC voltage source that outputs a preset first voltage; a second DC voltage source that outputs a preset second voltage higher than the first voltage; The input voltage signal supplied from the input terminal is input to the non-inverting input terminal, the first voltage is input to the inverting input terminal, and the first voltage signal is compared and the result is output as a binary signal. a comparator, the input voltage signal being input to an inverting input terminal;
a second comparator which receives the second voltage at a non-inverting input terminal, compares both voltage signals and outputs the result as a binary signal; and an output signal from the first comparator is connected to the S terminal. , an R-S flip-flop circuit to which the output signal of the second comparator is input to an R terminal, a first capacitor having a positive electrode connected to a terminal of the R-S flip-flop circuit, and a first capacitor having a positive electrode connected to a terminal of the R-S flip-flop circuit. a second capacitor whose positive terminal is connected to the Q terminal of the circuit; and a first capacitor whose base is connected to the negative terminal of the first capacitor and whose collector is connected to the first output terminal.
a first transistor output circuit including a transistor whose base is connected to the second transistor, the first capacitor being charged and the first transistor conducting only when the input voltage signal matches the first voltage; a second capacitor whose collector is connected to the second output terminal, respectively.
a second transistor output circuit, which charges the second capacitor and makes the second transistor conductive only when the input voltage signal matches the second voltage; voltage discrimination circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108799A JPS5810914A (en) | 1981-07-14 | 1981-07-14 | Voltage discrimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108799A JPS5810914A (en) | 1981-07-14 | 1981-07-14 | Voltage discrimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810914A JPS5810914A (en) | 1983-01-21 |
| JPH0241930B2 true JPH0241930B2 (en) | 1990-09-20 |
Family
ID=14493769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108799A Granted JPS5810914A (en) | 1981-07-14 | 1981-07-14 | Voltage discrimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810914A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569632Y2 (en) * | 1988-02-10 | 1998-04-28 | ダイキン工業株式会社 | Synchronous signal generation circuit |
-
1981
- 1981-07-14 JP JP56108799A patent/JPS5810914A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5810914A (en) | 1983-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071781A (en) | Pulse duration correction circuit | |
| US3879576A (en) | Synchronizing signal separating circuit | |
| US4032838A (en) | Device for generating variable output voltage | |
| JPS59103413A (en) | Automatic level control circuit | |
| JPH0241930B2 (en) | ||
| JP2707461B2 (en) | Waveform shaping circuit | |
| US4140928A (en) | Monostable multivibrator | |
| GB2104745A (en) | A variable electronic impedance circuit | |
| US3772583A (en) | Power supply circuit | |
| US7071864B2 (en) | Automatic threshold voltage control circuit and signal converting circuit and method thereof | |
| US3235811A (en) | Transistor frequency discriminator circuits | |
| EP0409142A2 (en) | FSK data waveform shaping circuit | |
| JP2938882B2 (en) | Method and apparatus for automatically selecting a video signal demodulation method | |
| JP2699310B2 (en) | Waveform conversion circuit | |
| EP0427016B1 (en) | An electronic comparator device with hysteresis | |
| KR850002431Y1 (en) | Tuning Voltage Automatic Rise-Down Circuit of TV | |
| JPS645384Y2 (en) | ||
| JPS6025154Y2 (en) | Muting circuit | |
| JPH0336152Y2 (en) | ||
| JPH0749538Y2 (en) | Electronic load device | |
| KR870003296Y1 (en) | Volume Variable Circuit in TV Receiver | |
| CA1171911A (en) | Signal detector circuit | |
| JP3341607B2 (en) | Signal identification device and information identification circuit | |
| KR940000973B1 (en) | Fm demodulation circuit | |
| JPH071861Y2 (en) | Output impedance switching circuit |