JPH0242731A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JPH0242731A
JPH0242731A JP63192014A JP19201488A JPH0242731A JP H0242731 A JPH0242731 A JP H0242731A JP 63192014 A JP63192014 A JP 63192014A JP 19201488 A JP19201488 A JP 19201488A JP H0242731 A JPH0242731 A JP H0242731A
Authority
JP
Japan
Prior art keywords
emitter
film
bipolar transistor
silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63192014A
Other languages
Japanese (ja)
Inventor
Masaki Omura
大村 雅紀
Kenji Araki
健治 荒木
Tatsuro Miyasato
達郎 宮里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP63192014A priority Critical patent/JPH0242731A/en
Publication of JPH0242731A publication Critical patent/JPH0242731A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PURPOSE:To obtain an ultrahigh-speed bipolar transistor by a method wherein, while a substrate temperature is kept at 0 deg.C or lower, a hydrogen plasma sputtering operation is executed and fine-crystal silicon is deposited in order to enhance a current gain. CONSTITUTION:When an emitter composed of a fine-crystal silicon film is formed, an opening used to extract an emitter electrode 7 is made; after that, an emitter layer 6 is formed in this opening part. During this process, a sputtering operation by a hydrogen plasma 24 is executed; silicon which has been sputtered from a target 25 is deposited in the emitter opening part in a substrate 1 which has been cooled at 0 deg.C or lower; a fine-crystal Si film is formed. Since the silicon is deposited by the sputtering operation of the hydrogen plasma in a state that a substrate temperature has been kept at 0 deg.C or lower, it is possible to obtain the fine-crystal silicon film whose volume ratio is nearly 100% and whose average particle diameter is 100Angstrom or lower. Thereby, it is possible to obtain a high-performance bipolar transistor whose current gain is remarkably high.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置及びその製造方法に関し、特に
ヘテロ接合バイポーラトランジスタのエミッタ層に微結
晶シリコン膜を用いた半導体装置とその製造方法に関す
るものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly relates to a semiconductor device using a microcrystalline silicon film in the emitter layer of a heterojunction bipolar transistor and a method for manufacturing the same. It is.

[従来の技術] 現在までに、超高速シリコンバイポーラ集積回路装置を
実現するために、ワイドエネルギギャップのヘテロ接合
エミッタを用いてベース抵抗を低減させる構造のヘテロ
接合バイポーラトランジスタが開発されている。この場
合、ワイドエネルギギャップの膜材料としては、おおむ
ねアモルファスシリコン(以下a−8iと略称する)、
アモルファスシリコンカーバイド(以下a−9t cと
略称する)及び微結晶シリコン(以下μa−81と略称
する)の3つが提案されている。
[Prior Art] To date, in order to realize ultra-high-speed silicon bipolar integrated circuit devices, heterojunction bipolar transistors have been developed that use a wide energy gap heterojunction emitter to reduce base resistance. In this case, the wide energy gap film material is generally amorphous silicon (hereinafter abbreviated as a-8i),
Three types have been proposed: amorphous silicon carbide (hereinafter abbreviated as a-9t c) and microcrystalline silicon (hereinafter abbreviated as μa-81).

上述の3つの材料のうち、実際にバイポーラトランジス
タのエミッタ層にa−8i及びa−3iCを用いた時、
バンド構造から予測される値より電流利得が低く、通常
のホモ接合エミッタ方式の場合に比べて、とくに優位性
が認められていない。この原因としては、a−81及び
a−3I Cのいずれも抵抗が高く、その結果、エミッ
タ部の電圧降下が大となり、ヘテロ界面およびアモルフ
ァス半導体中に存在するエネルギ準位に関与する欠陥電
流が増大するためと考えられている。
Of the three materials mentioned above, when a-8i and a-3iC are actually used for the emitter layer of a bipolar transistor,
The current gain is lower than the value predicted from the band structure, and no particular advantage has been recognized compared to the normal homojunction emitter method. The reason for this is that both a-81 and a-3IC have high resistance, resulting in a large voltage drop at the emitter, and a defect current related to the energy level existing at the hetero interface and in the amorphous semiconductor. It is believed that this is due to the increase in

この欠点を補うために、ドーピング効率がより高く、か
つアモルファス半導体と同程度のバンド幅が得られてい
るμc−8I膜をエミッタ材料として用いる方法が提案
され、その有望性が注目されている現状である。
To compensate for this drawback, a method has been proposed that uses μc-8I film as an emitter material, which has higher doping efficiency and a band width comparable to that of amorphous semiconductors, and its potential is currently attracting attention. It is.

[発明が解決しようとする課題] しかしながら、上記のμe−8l膜を実際にエミッタ材
料に用いたヘテロ接合バイポーラトランジスタにおいて
、電流利得は増大する場合もある。しかし、依然として
次にのべるような問題点が残っている。
[Problems to be Solved by the Invention] However, in a heterojunction bipolar transistor that actually uses the μe-8l film described above as an emitter material, the current gain may increase in some cases. However, the following problems still remain.

(イ)電流利得をさらに向上させる必要がある。(b) It is necessary to further improve the current gain.

(ロ)同一製作条件でトランジスタを形成しても電流利
得等の特性上のパラメータが変動する。
(b) Even if transistors are formed under the same manufacturing conditions, characteristic parameters such as current gain vary.

上記(イ)、(ロ)に示した問題点は、μc−8i膜の
バンド幅が膜の製作条件に極めて敏感なためであり、こ
のことは形成されたμc−8t膜を電子顕微鏡で観察し
た結果、その理由も明らかになっている。すなわち、従
来法のμc−8t膜はa−3i膜の中に大きさの異なる
微結晶シリコンが点在するような形態を示しており、こ
の微結晶体の体積率及び微結晶粒径がバンドギャップ幅
に強い影響を及ぼしているためである。そこで、ワイド
エネルギギャップの膜製作条性に不敏感なエミッタ材料
用の微結晶シリコン膜の形成と、その製造方法の確立が
要望されていた。
The problems shown in (a) and (b) above are due to the fact that the band width of the μc-8i film is extremely sensitive to the film manufacturing conditions, and this can be seen by observing the formed μc-8t film using an electron microscope. As a result, the reason has become clear. In other words, the μc-8t film of the conventional method has a morphology in which microcrystalline silicon of different sizes is scattered within the a-3i film, and the volume fraction and microcrystal grain size of these microcrystals are within the band. This is because it has a strong influence on the gap width. Therefore, it has been desired to form a microcrystalline silicon film for emitter material that is insensitive to wide energy gap film fabrication characteristics, and to establish a method for manufacturing the same.

この発明は、上記のような問題点を解消するためになさ
れたもので、ワイドエネルギギャップの膜特性の揃った
膜形成条件による製造方法を確立して、超高速バイポー
ラトランジスタを提供することを目的とするものである
This invention was made to solve the above-mentioned problems, and aims to provide an ultra-high-speed bipolar transistor by establishing a manufacturing method using film forming conditions with uniform film characteristics over a wide energy gap. That is.

[課題を解決するための手段] この発明に係る半導体装置はエミッタ層が実質的に平均
粒径100Å以下の微結晶シリコンのみからなる膜で形
成されたヘテロ接合バイポーラトランジスタである。
[Means for Solving the Problems] A semiconductor device according to the present invention is a heterojunction bipolar transistor in which an emitter layer is formed of a film consisting essentially only of microcrystalline silicon with an average grain size of 100 Å or less.

また、この発明に係る半導体装置の製造方法は、上記の
微結晶シリコン膜からなるエミッタを形成するに当って
、エミッタ電極取出し用の開口を行ったのち、この開口
部にエミッタ層を形成する工程で、水素プラズマによる
スパッタリングを行ってターゲットからスパッタされた
シリコンを0℃以下に冷却した基板のエミッタ開口部に
シリコンを堆積して微結晶S1膜を形成することを特徴
とするものである。
Furthermore, the method for manufacturing a semiconductor device according to the present invention includes a step of forming an emitter made of the above-mentioned microcrystalline silicon film, forming an opening for taking out an emitter electrode, and then forming an emitter layer in this opening. The method is characterized in that silicon sputtered from a target by hydrogen plasma sputtering is cooled to below 0° C., and silicon is deposited on the emitter opening of a substrate to form a microcrystalline S1 film.

[作用コ この発明による半導体装置の製造方法においては、エミ
ッタ層の形成において、基板温度を0℃以下に保持した
状態で水素プラズマのスパッタリングによりシリコンを
堆積するから、はぼ100%の体積率を有し、かつ平均
粒径が100Å以下の微結晶シリコン膜が得られる。そ
して、この場合微結晶体の内部はシリコンであり、その
外側がシリコン水素化物となっており、この水素化物を
介して互に隣接する微結晶が強固に結合されている。
[Function] In the method for manufacturing a semiconductor device according to the present invention, in forming the emitter layer, silicon is deposited by hydrogen plasma sputtering while the substrate temperature is maintained at 0° C. or less, so that a volume fraction of almost 100% can be achieved. A microcrystalline silicon film having an average grain size of 100 Å or less can be obtained. In this case, the inside of the microcrystal is silicon, and the outside is silicon hydride, and adjacent microcrystals are firmly bonded to each other via this hydride.

このように低温で水素プラズマスパッタリングにより微
結晶シリコン膜が得られる理由は、未だ十分に解明され
ているわけではないけれども、本発明者らは次のように
考察している。
Although the reason why a microcrystalline silicon film can be obtained by hydrogen plasma sputtering at such a low temperature has not yet been fully elucidated, the present inventors have considered the following.

■ 結晶化の理由:水素プラズマ放電は大量の紫外線を
出し、この照射をうけてガス中のシリコン原子または水
素化合物は励起状態になり、これが堆積するシリコンの
再結晶を可能にする。
■ Reason for crystallization: Hydrogen plasma discharge emits a large amount of ultraviolet rays, and upon receiving this irradiation, silicon atoms or hydrogen compounds in the gas become excited, which allows the deposited silicon to recrystallize.

■ 微結晶となる理由:微結晶であるシリコン結晶中に
、ダングリングボンドまたはシリコン水素化合物などが
存在することによって、自由エネルギーが増大し、ある
一定の粒径になると成長がとまり、また新たに次の微結
晶が成長する。
■ Reason for forming microcrystals: Due to the presence of dangling bonds or silicon hydrogen compounds in silicon crystals, which are microcrystals, the free energy increases, and when the grain size reaches a certain level, growth stops, and new growth occurs. The next microcrystal grows.

また、この発明の製造方法で得られる半導体装置は、特
にバイポーラトランジスタの場合にエミッタ層に上記の
ような良質な微結晶シリコン膜を用いるから、とくにこ
の微結晶シリコン膜が平均粒径100Å以下に形成され
ると超高速シリコンバイポーラトランジスタに必須とさ
れるエネルギギャップがシリコン固有の値すなわち1.
1 eVより拡大されたものが得られ、とくに最適条件
で例えば50Å以下に形成されると2eV以上のワイド
エネルギギャップが得られる。
In addition, since the semiconductor device obtained by the manufacturing method of the present invention uses a high-quality microcrystalline silicon film as described above for the emitter layer, especially in the case of a bipolar transistor, the microcrystalline silicon film has an average grain size of 100 Å or less. Once formed, the energy gap required for ultra-high-speed silicon bipolar transistors is a silicon-specific value, that is, 1.
A wide energy gap of 1 eV or more can be obtained, and especially when formed under optimal conditions to a thickness of 50 Å or less, a wide energy gap of 2 eV or more can be obtained.

[実施例] 実施例1; 第1図はこの発明の一実施例を示すヘテロ接合バイポー
ラトランジスタの模式断面図である。なお、この断面図
においては、素子分離領域の図示は省略しである。
[Examples] Example 1; FIG. 1 is a schematic cross-sectional view of a heterojunction bipolar transistor showing an example of the present invention. Note that in this cross-sectional view, illustration of the element isolation region is omitted.

図において、1はn/n+型のシリコン(St)エピタ
キシャルウェーハの基板(以下エビ基板という)であり
、2はエビ基板1のn型層内に形成されたp型のベース
層、3はエビ基板1の表面に形成されたSt酸化膜から
なる絶縁体膜で、コレクタ電極Cはエビ基板1のn土層
から取出されている。
In the figure, 1 is an n/n+ type silicon (St) epitaxial wafer substrate (hereinafter referred to as a shrimp substrate), 2 is a p-type base layer formed within the n-type layer of the shrimp substrate 1, and 3 is a shrimp substrate. The collector electrode C is an insulating film made of a St oxide film formed on the surface of the substrate 1, and the collector electrode C is taken out from the n-soil layer of the shrimp substrate 1.

ベース電極Bは絶縁体膜3に設けられた開口部からベー
ス層2に接するように形成されたメタル電極5を介して
取出される。6は絶縁体膜3のエミッタ用開口部のベー
ス層2に接するように形成されたエミッタ層で、この発
明の製造方法(実施例2で説明する)によって形成され
たn型微結晶Si膜からなっている。エミッタ電極Eは
エミッタ層6の上面に形成されたメタル電極7を介して
取出されている。
The base electrode B is taken out from an opening provided in the insulator film 3 via a metal electrode 5 formed so as to be in contact with the base layer 2 . 6 is an emitter layer formed so as to be in contact with the base layer 2 at the emitter opening of the insulating film 3, and is made of an n-type microcrystalline Si film formed by the manufacturing method of the present invention (explained in Example 2). It has become. The emitter electrode E is taken out via a metal electrode 7 formed on the upper surface of the emitter layer 6.

上記のような構成によって形成されたnpn型のヘテロ
接合バイポーラトランジスタは、とくにエネルギギャッ
プの拡大されたエミッタ層6とベース層2とのヘテロ接
合によりベース抵抗の減小が達成され、電流利得の改良
されたバイポーラトランジスタが得られている。すなわ
ち、このヘテロ接合バイポーラトランジスタの電流利得
を測定した結果、最大で1000を示し、従来型のμc
−81膜を用いたヘテロ接合バイポーラトランジスタに
比べ著るしい優位性を示すことが確認された。
The npn type heterojunction bipolar transistor formed with the above structure achieves a reduction in base resistance due to the heterojunction between the emitter layer 6 and the base layer 2, which has an enlarged energy gap, and improves current gain. A bipolar transistor has been obtained. That is, as a result of measuring the current gain of this heterojunction bipolar transistor, it showed a maximum of 1000, which was higher than that of the conventional μc
It was confirmed that this transistor has a significant advantage over a heterojunction bipolar transistor using a -81 film.

実施例2; この実施例においては、はじめに第1図の実施例に示し
たエミッタ層6の形成に用いた微結晶St膜の製造装置
について説明し、ついで、この微結晶Si膜の形成方法
を主体としてヘテロ接合バイポーラトランジスタの製造
方法を説明する。
Example 2: In this example, we will first explain the manufacturing apparatus for the microcrystalline St film used to form the emitter layer 6 shown in the example of FIG. 1, and then explain the method for forming the microcrystalline Si film. The method for manufacturing a heterojunction bipolar transistor will be mainly explained.

第2図は第1図の実施例の半導体装置を例として、ヘテ
ロ接合バイポーラトランジスタのエミッタ層6の製造方
法に用いたプラズマ スパッタリング装置の模式断面図
である。図において、21は真空容器で、図示しない真
空装置に連結された排気孔31と真空容器21の雰囲気
を調整するガス導入孔22が設けられている。27.2
9はプラズマ放電用の電極で、電極27には永久磁石2
Bが組込まれ、電極27の上面に半導体材料(この場合
Sl)からなるターゲット25が設置されており、電極
29にはエミッタ層6形成前までのエビ基板28が設置
される。
FIG. 2 is a schematic cross-sectional view of a plasma sputtering apparatus used in a method for manufacturing the emitter layer 6 of a heterojunction bipolar transistor, taking the semiconductor device of the embodiment shown in FIG. 1 as an example. In the figure, reference numeral 21 denotes a vacuum vessel, which is provided with an exhaust hole 31 connected to a vacuum device (not shown) and a gas introduction hole 22 for adjusting the atmosphere of the vacuum vessel 21. 27.2
9 is an electrode for plasma discharge, and the electrode 27 has a permanent magnet 2.
A target 25 made of a semiconductor material (Sl in this case) is installed on the upper surface of the electrode 27, and a shrimp substrate 28 before the emitter layer 6 is formed is installed on the electrode 29.

電極29には図示しない冷却装置に連結された冷却媒体
の出入孔30が設けられている。23は電極27゜29
に電源を供給する高周波電源である。なお、24は形成
された水素プラズマである。
The electrode 29 is provided with a cooling medium inlet/outlet hole 30 connected to a cooling device (not shown). 23 is the electrode 27°29
This is a high-frequency power supply that supplies power to the Note that 24 is the formed hydrogen plasma.

下表にこの実施例において、上記エミッタ層6を形成し
たときの具体的な動作条件を挙げる。
The table below lists specific operating conditions when forming the emitter layer 6 in this example.

以下、第2図のプラズマ スパッタリング装置を一部に
使用して、第1図の実施例を一例として、ヘテロ接合バ
イポーラトランジスタの製造方法を説明する。
Hereinafter, a method for manufacturing a heterojunction bipolar transistor will be described using the plasma sputtering apparatus shown in FIG. 2 in part and taking the embodiment shown in FIG. 1 as an example.

はじめに、結晶面方位(111)のn / f1+型の
81エピ基板1を所定の工程により洗滌・乾燥したのち
、このエビ基板1に通常のシリコンプロセスを用いて、
熱酸化により絶縁体膜3を形成し、ついでベース窓開け
を行い、さらにボロン(B)のイオン注入を行い、さら
に熱酸化を行うことによりベース層2をエビ基板1のn
層内に形成した。その後、エミッタの窓開けを行ってエ
ミッタ開口部を形成した。このプロセス状態まで形成さ
れたエビ基板1(第2図ではエビ基板28に相当)を第
2図のプラズマスパッタリング装置の電極29上に設置
し、ターゲット25と対向させた。
First, an n/f1+ type 81 epitaxial substrate 1 with a crystal plane orientation (111) was washed and dried in a predetermined process, and then a normal silicon process was applied to this shrimp substrate 1.
The insulator film 3 is formed by thermal oxidation, the base window is opened, boron (B) ions are implanted, and the base layer 2 is formed by thermal oxidation.
Formed within the layer. Thereafter, the emitter was opened to form an emitter opening. The shrimp substrate 1 (corresponding to the shrimp substrate 28 in FIG. 2) which had been formed to this process state was placed on the electrode 29 of the plasma sputtering apparatus shown in FIG. 2 and opposed to the target 25.

ついで、エミッタ層6を構成するn型微結晶Sl膜を形
成するのであるが、その手順はガス導入孔22より水素
(H2)ガスと所定量のpH3ガスを導入し、真空容器
21内の雰囲気として1.OTorr程度のガス圧を形
成したのち、電極27.29に高周波型[23からの電
圧を印加する。このときプラズマ24が形成されプラズ
マ24中の水素イオンによりターゲット25を構成する
Stをスパッタリングし、液体窒素を冷却媒体の出入口
孔30からの導入により液体窒素温度に冷却されたエビ
基板28上にStの薄膜を形成してエミッタ層6を形成
する。この場合、冷却媒体は0℃以下に冷却された水で
あってもよい。
Next, an n-type microcrystalline Sl film constituting the emitter layer 6 is formed.The procedure is to introduce hydrogen (H2) gas and a predetermined amount of pH 3 gas through the gas introduction hole 22 to create an atmosphere in the vacuum vessel 21. As 1. After creating a gas pressure of approximately OTorr, a voltage from a high frequency type [23] is applied to the electrodes 27 and 29. At this time, a plasma 24 is formed, and the hydrogen ions in the plasma 24 sputter St constituting the target 25, and liquid nitrogen is introduced from the cooling medium inlet/outlet hole 30 onto the shrimp substrate 28 cooled to the liquid nitrogen temperature. The emitter layer 6 is formed by forming a thin film of. In this case, the cooling medium may be water cooled to below 0°C.

形成されたSi薄膜、すなわちエミッタ層6を図示しな
いダミー層により観測したところ、平均粒径が100Å
以下の91微結晶がほぼ連続的に結合して形成されてい
ることがわかった。
When the formed Si thin film, that is, the emitter layer 6 was observed using a dummy layer (not shown), it was found that the average grain size was 100 Å.
It was found that the following 91 microcrystals were formed by almost continuous bonding.

さらに、このエビ基板28をプラズマ スパッタリング
装置から取出し、エミッタ層6以外の部分をドライエツ
チングにより除去したのち、通常のプロセスによってメ
タル蒸着を行ってエミッタ電極7、ベース電極5、及び
コレクタCの電極形成を行い、第1図の実施例に示した
段階までのヘテロ接合バイポーラトランジスタの形成工
程を完了する。
Furthermore, this shrimp substrate 28 is taken out from the plasma sputtering device, and after dry etching removes the portion other than the emitter layer 6, metal vapor deposition is performed by a normal process to form the emitter electrode 7, the base electrode 5, and the collector C. The steps for forming a heterojunction bipolar transistor up to the stage shown in the embodiment of FIG. 1 are completed.

なお、上記の実施例では実験の容易さからエビ基板28
を液体窒素の温度に冷却保持して、微結晶Si膜を形成
した場合について説明した。しかし、微結晶化の機構か
らも推定できるようにそこまで低温にしなくてもこの発
明による微結晶組織はえられるものと考えられ、要はS
t原子の基板上での拡散が抑えられればよいものである
。別の予備実験によれば0℃近くでも微結晶化は可能で
あることが確認されている。一般的にいえば低温になる
ほど微結晶化は容易であると考えられていて、低温下限
は液体ヘリウム温度(4K)まで実施可能である。
In the above embodiment, the shrimp substrate 28 was used for ease of experiment.
A case has been described in which a microcrystalline Si film is formed by keeping it cooled to the temperature of liquid nitrogen. However, as can be deduced from the mechanism of microcrystalization, it is thought that the microcrystalline structure according to the present invention can be obtained even if the temperature is not so low.
It is sufficient if the diffusion of t atoms on the substrate is suppressed. According to another preliminary experiment, it has been confirmed that microcrystalization is possible even near 0°C. Generally speaking, microcrystallization is considered to be easier as the temperature decreases, and the lower limit of the temperature can be achieved up to the liquid helium temperature (4K).

[発明の効果] 以上説明したようにこの発明の半導体装置の製造方法に
よれば、ヘテロ接合バイポーラトランジスタのエミッタ
層に100%に近い体積率で、かつ平均粒径100Å以
下の微結晶Si膜を用いる形成方法を確立したので、ヘ
テロ接合の利点を生がしたバイポーラトランジスタがシ
リコン基板に形成できるようになった。したがって、こ
の製造方法により、電流利得が著しく高い高性能バイポ
ーラトランジスタを提供できる効果がある。
[Effects of the Invention] As explained above, according to the method for manufacturing a semiconductor device of the present invention, a microcrystalline Si film with a volume fraction close to 100% and an average grain size of 100 Å or less is formed in the emitter layer of a heterojunction bipolar transistor. Having established the formation method used, bipolar transistors that take advantage of the advantages of heterojunctions can now be formed on silicon substrates. Therefore, this manufacturing method has the effect of providing a high-performance bipolar transistor with a significantly high current gain.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示すヘテロ接合バイポー
ラトランジスタの模式構造図、第2図は第1図の実施例
のようなバイポーラトランジスタのエミッタ層の製造方
法に用いたプラズマ スパッタリング装置の模式図であ
る。 図において、1はn / r′1+型のシリコンエピタ
キシャルウェーへの基板(エビ基板)、2はベース層、
3は絶縁体層、5はベース電極、6はエミッタ層、7は
エミッタ電極、21は真空容器、22はガス導入孔、2
3は高周波電源、24は水素プラズマ、25はターゲッ
ト、2Bは永久磁石、27は電極、28はエビ基板、2
9は電極、30は冷却媒体の出入孔、31は排気孔であ
る。
FIG. 1 is a schematic structural diagram of a heterojunction bipolar transistor showing an embodiment of the present invention, and FIG. 2 is a schematic diagram of a plasma sputtering apparatus used in the method for manufacturing the emitter layer of a bipolar transistor like the embodiment of FIG. 1. It is a diagram. In the figure, 1 is the substrate for the n/r′1+ type silicon epitaxial wafer (shrimp substrate), 2 is the base layer,
3 is an insulator layer, 5 is a base electrode, 6 is an emitter layer, 7 is an emitter electrode, 21 is a vacuum container, 22 is a gas introduction hole, 2
3 is a high frequency power supply, 24 is hydrogen plasma, 25 is a target, 2B is a permanent magnet, 27 is an electrode, 28 is a shrimp substrate, 2
9 is an electrode, 30 is an inlet/outlet hole for a cooling medium, and 31 is an exhaust hole.

Claims (2)

【特許請求の範囲】[Claims] (1)ヘテロ接合バイポーラトランジスタによって構成
された半導体装置において、 エミッタ層が実質的に平均粒径100Å以下の微結晶シ
リコンのみからなる膜で形成されたことを特徴とする半
導体装置。
(1) A semiconductor device constituted by a heterojunction bipolar transistor, characterized in that the emitter layer is formed of a film consisting essentially only of microcrystalline silicon with an average grain size of 100 Å or less.
(2)ヘテロ接合バイポーラトランジスタによって構成
された半導体装置の製造方法において、エピタキシャル
ウェーハにベース層を形成したのち、全面に絶縁体膜を
形成し、この絶縁体膜にエミッタ及びベース電極取出し
の開口部を形成し、上記エミッタ用の開口部に基板温度
0℃以下に保持しながら水素プラズマスパッタリングを
行い微結晶シリコンを堆積してエミッタ層を形成するこ
とを特徴とする半導体装置の製造方法。
(2) In a method for manufacturing a semiconductor device configured with a heterojunction bipolar transistor, a base layer is formed on an epitaxial wafer, an insulating film is formed on the entire surface, and openings for taking out the emitter and base electrodes are formed in this insulating film. A method for manufacturing a semiconductor device, comprising: forming an emitter layer, and performing hydrogen plasma sputtering on the emitter opening while maintaining the substrate temperature at 0° C. or lower to deposit microcrystalline silicon.
JP63192014A 1988-08-02 1988-08-02 Semiconductor device and its manufacturing method Pending JPH0242731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63192014A JPH0242731A (en) 1988-08-02 1988-08-02 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63192014A JPH0242731A (en) 1988-08-02 1988-08-02 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH0242731A true JPH0242731A (en) 1990-02-13

Family

ID=16284171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63192014A Pending JPH0242731A (en) 1988-08-02 1988-08-02 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH0242731A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093119A1 (en) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. Silicon film forming equipment
KR100779176B1 (en) * 2005-09-26 2007-11-23 닛신덴키 가부시키 가이샤 Silicon object forming method and apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511329A (en) * 1978-07-08 1980-01-26 Shunpei Yamazaki Semiconductor device
JPS58132974A (en) * 1982-02-01 1983-08-08 Semiconductor Energy Lab Co Ltd Insulated gate field effect semiconductor device
JPS6325970A (en) * 1986-07-18 1988-02-03 Hitachi Ltd Silicon semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511329A (en) * 1978-07-08 1980-01-26 Shunpei Yamazaki Semiconductor device
JPS58132974A (en) * 1982-02-01 1983-08-08 Semiconductor Energy Lab Co Ltd Insulated gate field effect semiconductor device
JPS6325970A (en) * 1986-07-18 1988-02-03 Hitachi Ltd Silicon semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093119A1 (en) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. Silicon film forming equipment
KR100852266B1 (en) * 2004-03-26 2008-08-14 닛신덴키 가부시키 가이샤 Silicon film forming device
KR100779176B1 (en) * 2005-09-26 2007-11-23 닛신덴키 가부시키 가이샤 Silicon object forming method and apparatus

Similar Documents

Publication Publication Date Title
JP2758948B2 (en) Thin film formation method
CN109559991B (en) Mixed polarity AlGaN/GaN high electron mobility transistor based on sputtering AlN substrate and preparation method thereof
JP2738333B2 (en) Method for manufacturing semiconductor device
CN113594037B (en) GaN MISHEMT device and manufacturing method thereof
CN114597266A (en) Lateral Schottky Barrier Diode with Hybrid P-Type Ohmic Cathode
CN118039701A (en) A high thermal conductivity gallium oxide transistor and its preparation method
JP2001210828A (en) Manufacturing method of thin-film semiconductor device
JP2001102587A (en) Thin film transistor, method of manufacturing the same, and method of manufacturing a semiconductor thin film
CN107481928A (en) The preparation method of Schottky diode based on non-polar GaN body material
JPH0235462B2 (en)
JPH0242731A (en) Semiconductor device and its manufacturing method
CN113540225B (en) High-performance concave gate type tunneling field effect transistor based on quasi-broken band heterojunction and preparation method thereof
JPH02194620A (en) Crystal growth method of semiconductor thin film
US5094964A (en) Method for manufacturing a bipolar semiconductor device
JP3023189B2 (en) Method for manufacturing semiconductor device
JP2855903B2 (en) Method for manufacturing semiconductor device
JP2987987B2 (en) Method of forming crystalline semiconductor thin film and method of manufacturing thin film transistor
JPS5965479A (en) Thin film transistor and manufacture thereof
JPH04186634A (en) Manufacture of thin film semiconductor device
JP3507108B2 (en) Method of forming deposited film by bias sputtering method
JP2976569B2 (en) Method for manufacturing semiconductor device
JPH0287682A (en) Semiconductor radiation detector and manufacture thereof
JPH04219928A (en) Manufacture of semiconductor device
JPH0354830A (en) Semiconductor device and its manufacturing method
CN118507514A (en) Preparation method of longitudinal beta gallium oxide NPN transistor