JPH0242733A - プラスチック製チップ担持パッケージとその製造方法 - Google Patents
プラスチック製チップ担持パッケージとその製造方法Info
- Publication number
- JPH0242733A JPH0242733A JP1114356A JP11435689A JPH0242733A JP H0242733 A JPH0242733 A JP H0242733A JP 1114356 A JP1114356 A JP 1114356A JP 11435689 A JP11435689 A JP 11435689A JP H0242733 A JPH0242733 A JP H0242733A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- body member
- terminal
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/695—Organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Treatments Of Macromolecular Shaped Articles (AREA)
- Laminated Bodies (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[従来の技術及びその課題]
セラミック製チップ・パッケージに比べて低コストであ
るプラスチック製パッケージ内に集積回路チップを実装
する種々の方法が使用されてきた。
るプラスチック製パッケージ内に集積回路チップを実装
する種々の方法が使用されてきた。
プラスチック製パッケージは、電流容量が高く、しかも
インダクタンス及びキャパシタンスが小さく且つ誘電率
が小さいので動作時間遅延が短いなどの利点を含めて、
セラミック製パッケージに比べてチップの動作にとって
多くの重要な利点をもたらすということが認識されてい
る。一方、チップ要素と外部端子手段との間を電気的に
接続するために一般にチップ・パッケージの1つ以上の
主面に堆積される導電性金属トレース・パターンは、プ
ラスチック製基体に対する接着力が不足している。こう
いった接着力の不足を解消するのに努力を払った従来技
術の1つが、米国特許筒4.618.739号に開示さ
れている。この米国特許には多層チップ・パッケージが
開示されており、この場合、導電性金属トレース・パタ
ーンを可撓性プラスチック・テープに固着した後、この
メタライズしたテープをプラスチック製チップ・パッケ
ージに固着している。この方法では、後でチップ要素と
外部端子との間を電気的に接続するために、固着する部
材間の正確な位置決めを行う必要がある。したがって、
この方法はプラスチック製チップ・パッケージ部材の所
望の表面上に単に金属トレース・パターンを堆積するの
に比べて大きな経費がかかることが理解されよう。
インダクタンス及びキャパシタンスが小さく且つ誘電率
が小さいので動作時間遅延が短いなどの利点を含めて、
セラミック製パッケージに比べてチップの動作にとって
多くの重要な利点をもたらすということが認識されてい
る。一方、チップ要素と外部端子手段との間を電気的に
接続するために一般にチップ・パッケージの1つ以上の
主面に堆積される導電性金属トレース・パターンは、プ
ラスチック製基体に対する接着力が不足している。こう
いった接着力の不足を解消するのに努力を払った従来技
術の1つが、米国特許筒4.618.739号に開示さ
れている。この米国特許には多層チップ・パッケージが
開示されており、この場合、導電性金属トレース・パタ
ーンを可撓性プラスチック・テープに固着した後、この
メタライズしたテープをプラスチック製チップ・パッケ
ージに固着している。この方法では、後でチップ要素と
外部端子との間を電気的に接続するために、固着する部
材間の正確な位置決めを行う必要がある。したがって、
この方法はプラスチック製チップ・パッケージ部材の所
望の表面上に単に金属トレース・パターンを堆積するの
に比べて大きな経費がかかることが理解されよう。
プリント回路基板のようなプラスチック製基体上に堆積
される導電性金属トレースまたはパターンの接着性を改
善するための手段が最近になって開発されてきた。この
改良技術が例えば1986年12月29日付の米国特許
出願第947,116号、及び1987年9月28日付
の米国特許出願ml 03. 518号に開示されてい
る。前者の米国特許出願の方法では、ポリイミド重合体
材料で作られたものを含めて、充填を行ったもの或いは
行わなかったものを含む適切なモールド成形熱可塑性プ
ラスチック製基板部材が、プラスチック製基板の表面を
劣化させることなく金属との接着性を向上するように化
学的に処理されている。開示されている接着促進剤は、
窒素原子と酸素原子とが共有結合している窒素−酸素部
分を含有する有機化合物である。このように化学豹変u
(fflodiricatlon)処理を施したプラ
スチック表面上に堆積する金属トレース・パターンは、
化学メツキ、電気メツキ及びフォトパターニングを含ん
だ一連の既成技術を使用して設けることができる。前述
の化学的処理の前にプラスチック表面の物理的研摩を行
うことにより、金属の接着性が高まるとされている。一
方、後者の米国特許出願第103゜518号の方法では
、回路基板部材に同じく化学処理を施して、同様に堆積
される金属トレース・パターンの接着性を高めるように
している。更に詳細に説明すると、開示されている接着
促進剤は、カルボニル基又はチオカルボニル基と、少な
くとも一対の自由電子を有する少なくとも1個の他の原
子とを含有することを特徴とする二重結合を持つ有機化
合物である。この場合にも、電気メツキ、化学メツキ及
びフォトパターニングを含んだ一連の既成技術を用いて
、金属トレース・パターンを化学的変態処理された表面
上に堆積することができる。このようにメタライズした
回路基板に熱処理を施すと、金属の接着性が高められ、
5ポンド/インチの接着強度が得られると報告されてい
る。
される導電性金属トレースまたはパターンの接着性を改
善するための手段が最近になって開発されてきた。この
改良技術が例えば1986年12月29日付の米国特許
出願第947,116号、及び1987年9月28日付
の米国特許出願ml 03. 518号に開示されてい
る。前者の米国特許出願の方法では、ポリイミド重合体
材料で作られたものを含めて、充填を行ったもの或いは
行わなかったものを含む適切なモールド成形熱可塑性プ
ラスチック製基板部材が、プラスチック製基板の表面を
劣化させることなく金属との接着性を向上するように化
学的に処理されている。開示されている接着促進剤は、
窒素原子と酸素原子とが共有結合している窒素−酸素部
分を含有する有機化合物である。このように化学豹変u
(fflodiricatlon)処理を施したプラ
スチック表面上に堆積する金属トレース・パターンは、
化学メツキ、電気メツキ及びフォトパターニングを含ん
だ一連の既成技術を使用して設けることができる。前述
の化学的処理の前にプラスチック表面の物理的研摩を行
うことにより、金属の接着性が高まるとされている。一
方、後者の米国特許出願第103゜518号の方法では
、回路基板部材に同じく化学処理を施して、同様に堆積
される金属トレース・パターンの接着性を高めるように
している。更に詳細に説明すると、開示されている接着
促進剤は、カルボニル基又はチオカルボニル基と、少な
くとも一対の自由電子を有する少なくとも1個の他の原
子とを含有することを特徴とする二重結合を持つ有機化
合物である。この場合にも、電気メツキ、化学メツキ及
びフォトパターニングを含んだ一連の既成技術を用いて
、金属トレース・パターンを化学的変態処理された表面
上に堆積することができる。このようにメタライズした
回路基板に熱処理を施すと、金属の接着性が高められ、
5ポンド/インチの接着強度が得られると報告されてい
る。
チップ要素をチップ担持パッケージ内に取り付けるとき
、信頼性のある電気的接続を行うことは、いろいろの理
由から増々困難となっている。更に詳細に述べると、一
般にプリント回路基板上に位置する多数の外部端子にチ
ップ要素を電気的に接続することが必要である。回路基
板上の利用できる表面積は全ての端子手段を収容するの
に十分な物理的スペースを有しているが、一般に小型化
されたチップ・パッケージではそれに匹敵するスペース
が不足する。更に、チップ・パッケージ自体に電気的相
互接続手段を付加して、取り付けにチップ要素に対して
基板上の回路を完成できるようにする必要もある。従っ
て、近年の開発により超大規模集積回路(VLSIC)
のようにチップφデバイスの複雑さが増大してきたこと
に伴い、チップ担持部材上に形成される回路径路の数及
び複雑さを増大する必要性がますます高まってきている
。この問題の重大さは、例えば144本以上のピンより
なるグリッド状ピン配列を有するチップ担持パッケージ
のようにリード線の数を益々多くする要求がなされてい
る現状から十分に説明することができる。セラミック製
パッケージは電気的特性によって制限を受ける。即ち、
セラミック材料は商業上入手できる多数の高分子材料に
比べて誘電率が高いことから、回路全体の電気的性能を
低下させる。その上、金属トレース・パターンとチップ
・パッケージに使用される基体材料との間の熱膨張の整
合が必要であるので、例えばタングステンのような耐火
金属を用いてセラミック製パッケージ内の回路径路及び
端子接続部を設けることが要求される。しかしながら、
耐火金属は、例えば銅、金、銀及びニッケルのような電
気回路の径路を設けるのに適した他の導電性材料に比べ
て電気抵抗が大きいので、関連する回路全体の電気的性
能を低下させることがわかる。また、セラミック製パッ
ケージは表面の平滑性に欠けるので、堆積した耐火金属
トレース・パターンが不連続に途切れることがあり、こ
のため回路径路が中断されて回路の動作不良及び故障を
招くことがある。
、信頼性のある電気的接続を行うことは、いろいろの理
由から増々困難となっている。更に詳細に述べると、一
般にプリント回路基板上に位置する多数の外部端子にチ
ップ要素を電気的に接続することが必要である。回路基
板上の利用できる表面積は全ての端子手段を収容するの
に十分な物理的スペースを有しているが、一般に小型化
されたチップ・パッケージではそれに匹敵するスペース
が不足する。更に、チップ・パッケージ自体に電気的相
互接続手段を付加して、取り付けにチップ要素に対して
基板上の回路を完成できるようにする必要もある。従っ
て、近年の開発により超大規模集積回路(VLSIC)
のようにチップφデバイスの複雑さが増大してきたこと
に伴い、チップ担持部材上に形成される回路径路の数及
び複雑さを増大する必要性がますます高まってきている
。この問題の重大さは、例えば144本以上のピンより
なるグリッド状ピン配列を有するチップ担持パッケージ
のようにリード線の数を益々多くする要求がなされてい
る現状から十分に説明することができる。セラミック製
パッケージは電気的特性によって制限を受ける。即ち、
セラミック材料は商業上入手できる多数の高分子材料に
比べて誘電率が高いことから、回路全体の電気的性能を
低下させる。その上、金属トレース・パターンとチップ
・パッケージに使用される基体材料との間の熱膨張の整
合が必要であるので、例えばタングステンのような耐火
金属を用いてセラミック製パッケージ内の回路径路及び
端子接続部を設けることが要求される。しかしながら、
耐火金属は、例えば銅、金、銀及びニッケルのような電
気回路の径路を設けるのに適した他の導電性材料に比べ
て電気抵抗が大きいので、関連する回路全体の電気的性
能を低下させることがわかる。また、セラミック製パッ
ケージは表面の平滑性に欠けるので、堆積した耐火金属
トレース・パターンが不連続に途切れることがあり、こ
のため回路径路が中断されて回路の動作不良及び故障を
招くことがある。
また、耐火金属トレース・パターンに信頼性のある電気
的接続を行うことは他の導電性材料の場合に比べて一層
困難である。
的接続を行うことは他の導電性材料の場合に比べて一層
困難である。
グリッド状ピン配列及び無リード式チップ担持体のよう
な典型的なチップ担持パッケージにおけるリード数及び
回路径路を増加しようとする要求によって、−層深刻な
問題が生じる。プラスチック製パッケージにおけるグリ
ッド状ピン配列のリード数を増加する1つの方式が米国
特許第4,677.526号に開示されており、これは
特殊な入れ千秋に構成したリード・フレーム構造体を単
層熱可塑性プラスチック本体部材に成形している。
な典型的なチップ担持パッケージにおけるリード数及び
回路径路を増加しようとする要求によって、−層深刻な
問題が生じる。プラスチック製パッケージにおけるグリ
ッド状ピン配列のリード数を増加する1つの方式が米国
特許第4,677.526号に開示されており、これは
特殊な入れ千秋に構成したリード・フレーム構造体を単
層熱可塑性プラスチック本体部材に成形している。
この方式では、特殊な担持手段における成形前にリード
・フレームの正確な取扱いが必要であると共に、成形後
に担持部材を取り除く製造段階も必要である。端子ピン
の数を一層多くするには、個々のピンの太さの点で単層
中に収容できないので、多層の本体部材を構成する必要
がある。この多層構造では、一般に個々の層の間の正確
な位置決めが必要であり、これは製造経費を増大させる
と共に、構造全体の構造上の一体性を低下させる。更に
、この多層パッケージ構造では、一般に異なった層中の
回路要素を電気的に接続する必要があり、これは回路要
素を高密度化するにつれてますます困難となる。高密度
化に関連して、回路径路の太さを減少することが必要に
なり、これに伴って回路径路の抵抗が増大することにな
る。無リード式チップ担持体では、パッケージの大きさ
を小さくしようとして実装密度を増大する場合に同じ間
署があるだけでなく、グリッド状ピン配列式パッケージ
に比べて、リード数が一般に低く制限されてしまうとい
う問題がある。このため、前述した両型式のチップ・パ
ッケージをリード数が一層多(なるように製造すること
ができ、しかも特殊な凌雑な製造技術を要することなく
、単層構造中に一層多数のリードを無理なく配設できる
ようにする手段を提供することが望ましい。
・フレームの正確な取扱いが必要であると共に、成形後
に担持部材を取り除く製造段階も必要である。端子ピン
の数を一層多くするには、個々のピンの太さの点で単層
中に収容できないので、多層の本体部材を構成する必要
がある。この多層構造では、一般に個々の層の間の正確
な位置決めが必要であり、これは製造経費を増大させる
と共に、構造全体の構造上の一体性を低下させる。更に
、この多層パッケージ構造では、一般に異なった層中の
回路要素を電気的に接続する必要があり、これは回路要
素を高密度化するにつれてますます困難となる。高密度
化に関連して、回路径路の太さを減少することが必要に
なり、これに伴って回路径路の抵抗が増大することにな
る。無リード式チップ担持体では、パッケージの大きさ
を小さくしようとして実装密度を増大する場合に同じ間
署があるだけでなく、グリッド状ピン配列式パッケージ
に比べて、リード数が一般に低く制限されてしまうとい
う問題がある。このため、前述した両型式のチップ・パ
ッケージをリード数が一層多(なるように製造すること
ができ、しかも特殊な凌雑な製造技術を要することなく
、単層構造中に一層多数のリードを無理なく配設できる
ようにする手段を提供することが望ましい。
従って、本発明の主目的は、製作及び利用が簡単な熱可
塑性部材よりなる集積回路パッケージ手段を提供するこ
とにある。
塑性部材よりなる集積回路パッケージ手段を提供するこ
とにある。
本発明の別の目的は、高密度リード収容能力を有し、取
り付たチップ要素と外部端子とを電気的に相互接続する
ための比較的簡単な手段を備えた集積回路パッケージを
提供することにある。
り付たチップ要素と外部端子とを電気的に相互接続する
ための比較的簡単な手段を備えた集積回路パッケージを
提供することにある。
本発明の更に別の目的は、内部に端子ピンを固定するよ
うに高温低誘電率熱可塑性重合体をモールド成形するこ
とによって製造される、グリッド状ピン配列式集積回路
パッケージを提供することにある。
うに高温低誘電率熱可塑性重合体をモールド成形するこ
とによって製造される、グリッド状ピン配列式集積回路
パッケージを提供することにある。
本発明の目的はまた、メタライズした開口部の形の端子
接続部を備え、開口部を前もって成形して高温低誘電率
熱可塑性重合体をモールド成形することによって製造さ
れるチップ担持パッケージを提供することにある。
接続部を備え、開口部を前もって成形して高温低誘電率
熱可塑性重合体をモールド成形することによって製造さ
れるチップ担持パッケージを提供することにある。
本発明の目的は更に、少なくとも1つの主面上に堆積し
た付着力の高い導電性金属トレース・パターンををする
モルト成形した板状の高温低誘電率熱可塑性本体部材を
備えた集積回路パッケージを提供することにある。
た付着力の高い導電性金属トレース・パターンををする
モルト成形した板状の高温低誘電率熱可塑性本体部材を
備えた集積回路パッケージを提供することにある。
本発明のまたの目的は、取り付けたチップ要素と外部端
子手段との間の信頼性のある電気的相互接続を行うこと
ができるモールド成形した板状の低誘電率熱可塑性本体
部材を備えた集積回路パッケージを提供することにある
。
子手段との間の信頼性のある電気的相互接続を行うこと
ができるモールド成形した板状の低誘電率熱可塑性本体
部材を備えた集積回路パッケージを提供することにある
。
更に、本発明の目的は、モールド成形した高温低誘電率
熱可塑性本体部材を備えた低コストの集積回路パッケー
ジを提供することにある。
熱可塑性本体部材を備えた低コストの集積回路パッケー
ジを提供することにある。
また、本発明の目的は、モールド成形した高温低誘電率
熱可塑性本体部材を備えた集積回路パッケージの比較的
簡単な製造方法を提供することにある。
熱可塑性本体部材を備えた集積回路パッケージの比較的
簡単な製造方法を提供することにある。
本発明の他の目的は、モールド成形した高温低誘電率熱
可塑性集積回路パッケージに付着力の高い導電性金属ト
レースを堆積することができる方法を提供することにあ
る。
可塑性集積回路パッケージに付着力の高い導電性金属ト
レースを堆積することができる方法を提供することにあ
る。
本発明の更に他の目的は、モールド成形した高温低誘電
率熱可塑性本体部材の中に取り付けたチップ要素を外部
端子に電気的に相互接続することができる比較的簡単な
方法を提供することにある。
率熱可塑性本体部材の中に取り付けたチップ要素を外部
端子に電気的に相互接続することができる比較的簡単な
方法を提供することにある。
[発明の開示]
熱可塑性集積回路パッケージは従来品についての前述の
構造上及び動作上の諸問題を解消するように構成できる
ことがわかった。更に具体的に云うと、単層構造では、
複雑な製造技術を要することなく、本発明の構成により
一層多数のリードを設けることができる。このためには
、チップ接続用の中央凹部及び滑らかな主面を有するモ
ールド成形高温低誘電率熱可塑性本体部材と、チップ要
素及び外部端子手段の間を電気的に相互接続できるよう
にする複数の端子接続部と、少なくとも1つの化学的変
態処理した主面上に堆積された導電性金属トレース・パ
ターンとが必要とされるだけである。熱可塑性主面の前
記化学的変態は、非処理表面の滑らかさを保持しながら
金属との付着を高める特殊な性質を有するので、相隔た
る導体ラン相互の間を十分に近接させるようにして金属
トレース・パターンを堆積することができる。このよう
にして、取り付けるチップ要素に対して追加の端子接続
部を設けて、チップ要素の外面上の入出力端子と金属ト
レース回路経路との間の相互接続を行うことができる。
構造上及び動作上の諸問題を解消するように構成できる
ことがわかった。更に具体的に云うと、単層構造では、
複雑な製造技術を要することなく、本発明の構成により
一層多数のリードを設けることができる。このためには
、チップ接続用の中央凹部及び滑らかな主面を有するモ
ールド成形高温低誘電率熱可塑性本体部材と、チップ要
素及び外部端子手段の間を電気的に相互接続できるよう
にする複数の端子接続部と、少なくとも1つの化学的変
態処理した主面上に堆積された導電性金属トレース・パ
ターンとが必要とされるだけである。熱可塑性主面の前
記化学的変態は、非処理表面の滑らかさを保持しながら
金属との付着を高める特殊な性質を有するので、相隔た
る導体ラン相互の間を十分に近接させるようにして金属
トレース・パターンを堆積することができる。このよう
にして、取り付けるチップ要素に対して追加の端子接続
部を設けて、チップ要素の外面上の入出力端子と金属ト
レース回路経路との間の相互接続を行うことができる。
ところで、前記米国特許出願第947,116号及び前
記米国特許出願第103.518号に記載のプリント回
路基板に対して用いた表面処理方法のように、導電性金
属トレースを設ける前に、モールド成形熱可塑性表面に
対して表面破壊即ち粗面化を行うことは、好ましくない
結果を生じることがわかった。表面を粗くした場合、特
に、小型化したチップ・パッケージにおけるような細い
線精度の金属トレース・パターンの形成が阻害されるだ
けでなく、チップ・パッケージ寸法にかかわらず通常用
いられる超音波又はサーモンニツク・ワイヤボンディン
グ技術を使用して、チップ要素と金属トレース・パター
ンとの間の電気的相互接続に通常用いられる細いワイヤ
・リードを結合することが一層困難となる。
記米国特許出願第103.518号に記載のプリント回
路基板に対して用いた表面処理方法のように、導電性金
属トレースを設ける前に、モールド成形熱可塑性表面に
対して表面破壊即ち粗面化を行うことは、好ましくない
結果を生じることがわかった。表面を粗くした場合、特
に、小型化したチップ・パッケージにおけるような細い
線精度の金属トレース・パターンの形成が阻害されるだ
けでなく、チップ・パッケージ寸法にかかわらず通常用
いられる超音波又はサーモンニツク・ワイヤボンディン
グ技術を使用して、チップ要素と金属トレース・パター
ンとの間の電気的相互接続に通常用いられる細いワイヤ
・リードを結合することが一層困難となる。
熱可塑性本体は、その他の点では前述の米国特許出願に
開示されているように化学的変態処理することができる
。このため、本発明の処理は種々の既知の接着促進剤を
用いて熱可塑性表面を化学的変態処理することにより金
属の接着性を高め、しかも処理したパッケージ本体部材
の表面を非処理の表面の滑らかさに保持する。例えば前
記米国特許出願第947,116号に開示されているよ
うな、熱可塑性ポリイミドの表面の化学的変態処理は、
窒素原子が酸素原子と共有結合している窒素−酸素部分
を含有する有機化合物で処理することを有する。ポリイ
ミドの表面は、種々の方法、例えば、接着促進化合物を
含んだ溶液を表面に吹付けるか流れさせることにより、
或いは接着促進化合物を含んだ溶液中に浸漬することに
よって、接着促進化合物で処理することができる。溶液
は非攻撃性液、即ち重合体表面を実質的に劣化させたり
エツチングしたり或いは膨潤させたりすることのない液
体と、接着促進化合物或いは選択した接着促進剤の塩又
は水和物とで構成することができる。また接着促進剤に
は、例えば、スルホン酸基、アシル基及びアミド基を合
釘した有機化合物を含めて、炭素原子を10個まで含ん
だ有機アルキル化合物、及び炭素原子を20個まで含ん
だ有機芳香族化合物が挙げられる。適切な接着促進剤は
窒素−酸素部分を含有することを特徴とするオキシム化
合物を含み、特に好ましい接着促進剤はヒドロキシルア
ミンである。好ましいポリイミドは、ビスフェノールA
のジアンハイドライドと種々のジアミンとの反応によっ
て形成したポリエーテルアミドを含んでいる。適切なポ
リイミドは更に、例えばタルク、マイカ、ケイ酸アルミ
ニウム(粘土)、酸化亜鉛、沈降又は天然炭酸カルシウ
ム、ガラス繊維、ガラス球、炭素繊維、その他の金属充
填剤、ウィスカー又は粒子、及びこれらのうちの混合物
のような、種々の量の充填剤又は補強剤を含有している
と言われている。更に、顔料、紫外線吸収剤、衝撃調節
剤、可塑化剤、酸化防止剤、安定化剤、加工助剤、及び
帯電防止剤等のような実用的な添加剤が、基板重合体に
対して非攻撃性で、処理される特定のプリント回路基板
部材に有益であると言われている。接着促進化合物は、
種々の技術を用いてポリイミド表面に適用することがで
きる。例えば、接着促進化合物が固体である場合これを
基板重合体に対して非攻撃性の水性溶剤又はを機溶剤に
溶かして、溶液の形で適用することができる。更に、接
着促進化合物の幾つか、例えばヒドロキシルアミンは、
硫酸ヒドロキシルアミン又は塩酸ヒドロキシルアミンの
ように塩又は水和物にして使用することができる。一実
施例では、接着促進化合物を水性液体中に含ませるよう
にし、この際、液体はpl+が約7. 0より小さいこ
とが好ましい。適切な水性液体には水、及び例えば塩酸
、硝酸及び硫酸等のような種々の酸と水との混合物が挙
げられる。好ましい実施例では、接着促進化合物を1種
又はそれ以上の有機溶剤に溶かす。溶剤は何れも基板表
面に対して非攻撃性でなければならない。非攻撃性液体
とは、約60分程度に亘って基板を溶剤系に浸漬したと
き、大部分の基板表面を変色させたり、弱くしたり、そ
の他の何害な作用を及ぼしたりすることのないものであ
る。
開示されているように化学的変態処理することができる
。このため、本発明の処理は種々の既知の接着促進剤を
用いて熱可塑性表面を化学的変態処理することにより金
属の接着性を高め、しかも処理したパッケージ本体部材
の表面を非処理の表面の滑らかさに保持する。例えば前
記米国特許出願第947,116号に開示されているよ
うな、熱可塑性ポリイミドの表面の化学的変態処理は、
窒素原子が酸素原子と共有結合している窒素−酸素部分
を含有する有機化合物で処理することを有する。ポリイ
ミドの表面は、種々の方法、例えば、接着促進化合物を
含んだ溶液を表面に吹付けるか流れさせることにより、
或いは接着促進化合物を含んだ溶液中に浸漬することに
よって、接着促進化合物で処理することができる。溶液
は非攻撃性液、即ち重合体表面を実質的に劣化させたり
エツチングしたり或いは膨潤させたりすることのない液
体と、接着促進化合物或いは選択した接着促進剤の塩又
は水和物とで構成することができる。また接着促進剤に
は、例えば、スルホン酸基、アシル基及びアミド基を合
釘した有機化合物を含めて、炭素原子を10個まで含ん
だ有機アルキル化合物、及び炭素原子を20個まで含ん
だ有機芳香族化合物が挙げられる。適切な接着促進剤は
窒素−酸素部分を含有することを特徴とするオキシム化
合物を含み、特に好ましい接着促進剤はヒドロキシルア
ミンである。好ましいポリイミドは、ビスフェノールA
のジアンハイドライドと種々のジアミンとの反応によっ
て形成したポリエーテルアミドを含んでいる。適切なポ
リイミドは更に、例えばタルク、マイカ、ケイ酸アルミ
ニウム(粘土)、酸化亜鉛、沈降又は天然炭酸カルシウ
ム、ガラス繊維、ガラス球、炭素繊維、その他の金属充
填剤、ウィスカー又は粒子、及びこれらのうちの混合物
のような、種々の量の充填剤又は補強剤を含有している
と言われている。更に、顔料、紫外線吸収剤、衝撃調節
剤、可塑化剤、酸化防止剤、安定化剤、加工助剤、及び
帯電防止剤等のような実用的な添加剤が、基板重合体に
対して非攻撃性で、処理される特定のプリント回路基板
部材に有益であると言われている。接着促進化合物は、
種々の技術を用いてポリイミド表面に適用することがで
きる。例えば、接着促進化合物が固体である場合これを
基板重合体に対して非攻撃性の水性溶剤又はを機溶剤に
溶かして、溶液の形で適用することができる。更に、接
着促進化合物の幾つか、例えばヒドロキシルアミンは、
硫酸ヒドロキシルアミン又は塩酸ヒドロキシルアミンの
ように塩又は水和物にして使用することができる。一実
施例では、接着促進化合物を水性液体中に含ませるよう
にし、この際、液体はpl+が約7. 0より小さいこ
とが好ましい。適切な水性液体には水、及び例えば塩酸
、硝酸及び硫酸等のような種々の酸と水との混合物が挙
げられる。好ましい実施例では、接着促進化合物を1種
又はそれ以上の有機溶剤に溶かす。溶剤は何れも基板表
面に対して非攻撃性でなければならない。非攻撃性液体
とは、約60分程度に亘って基板を溶剤系に浸漬したと
き、大部分の基板表面を変色させたり、弱くしたり、そ
の他の何害な作用を及ぼしたりすることのないものであ
る。
ポリイミド製プリント回路基板部材に対する金属の接着
性の向上は、前記米国特許出願第103゜518号に開
示された同様の表面処理を施すことによってもたらされ
る。更に詳細には、処理済み表面上に堆積された金属ト
レース・パターンは、例えば銅、パラジウム、ニッケル
及び金のような代表的な導電性金属の場合には密着性が
高くなる。
性の向上は、前記米国特許出願第103゜518号に開
示された同様の表面処理を施すことによってもたらされ
る。更に詳細には、処理済み表面上に堆積された金属ト
レース・パターンは、例えば銅、パラジウム、ニッケル
及び金のような代表的な導電性金属の場合には密着性が
高くなる。
所望のトレース・パターンはプリント回路基板上の部品
相互間の電気的接続を全てを集合的に構成するものであ
り、このため基板部材上の適切な位置相互間に接続用径
路を形成する。ポリイミド表面の化学的処理に使用され
る特定の接着促進剤は、カルボニル基又はチオカルボニ
ル基と、一対の自由電子を有する少なくとも1個の他の
原子との存在によって特徴付けられる二重結合を有する
有機化合物である。代表的な接着促進剤には、尿素、ジ
チオオキサミド、アセトアミド、セミカルバジド、ジチ
オカルバミン酸塩、キサントゲン酸塩及びチウラムジス
ルフィドを含む、炭素原子を15個まで有する有機アル
キル化合物、炭素原子を20個まで有する有機芳香族化
合物及び炭素原子を10個まで有する有機アルフキシ化
合物が挙げられる。この場合にも、種々の技術を使用し
て、前記接着促進剤でポリイミド表面を選択的に処理す
ることができる。例えば、接着促進化合物は表面に直接
適用するか或いは水性液体又は有機液体中に溶解又はそ
れと混合して溶液又はスラリーとして適用することがで
きる。開示されている接着促進化合物の幾つか、例えば
ジエチルジチオカルバミン酸は、塩又は水和物として使
用できる。一実施例では、固体状接着促進化合物を1種
又はそれ以上の溶剤に溶かすか、或いは液状接着促進化
合物を1種又はそれ以上の液体と混合することによって
、接着促進化合物を非攻撃性溶剤の中にとりこむ。好ま
しい処理媒質は、優れた溶解性、入手のし易さ、取扱い
の容易さ及び比較的低コストの利点を有していることか
ら、チオ尿素水溶液であるとされている。接着促進化合
物を含んだ溶液は、例えば吹付は又ははけ塗りのような
周知技術を用いて、ポリイミド表面に適用することがで
きる。
相互間の電気的接続を全てを集合的に構成するものであ
り、このため基板部材上の適切な位置相互間に接続用径
路を形成する。ポリイミド表面の化学的処理に使用され
る特定の接着促進剤は、カルボニル基又はチオカルボニ
ル基と、一対の自由電子を有する少なくとも1個の他の
原子との存在によって特徴付けられる二重結合を有する
有機化合物である。代表的な接着促進剤には、尿素、ジ
チオオキサミド、アセトアミド、セミカルバジド、ジチ
オカルバミン酸塩、キサントゲン酸塩及びチウラムジス
ルフィドを含む、炭素原子を15個まで有する有機アル
キル化合物、炭素原子を20個まで有する有機芳香族化
合物及び炭素原子を10個まで有する有機アルフキシ化
合物が挙げられる。この場合にも、種々の技術を使用し
て、前記接着促進剤でポリイミド表面を選択的に処理す
ることができる。例えば、接着促進化合物は表面に直接
適用するか或いは水性液体又は有機液体中に溶解又はそ
れと混合して溶液又はスラリーとして適用することがで
きる。開示されている接着促進化合物の幾つか、例えば
ジエチルジチオカルバミン酸は、塩又は水和物として使
用できる。一実施例では、固体状接着促進化合物を1種
又はそれ以上の溶剤に溶かすか、或いは液状接着促進化
合物を1種又はそれ以上の液体と混合することによって
、接着促進化合物を非攻撃性溶剤の中にとりこむ。好ま
しい処理媒質は、優れた溶解性、入手のし易さ、取扱い
の容易さ及び比較的低コストの利点を有していることか
ら、チオ尿素水溶液であるとされている。接着促進化合
物を含んだ溶液は、例えば吹付は又ははけ塗りのような
周知技術を用いて、ポリイミド表面に適用することがで
きる。
好ましい実施例では、予め選択した時間の間、有機溶液
又は水溶液中に基板を浸漬する。浸漬時間即ち処理時間
は、使用する特定のポリイミド材料、使用する接着促進
剤の種類、その溶液中での濃度、及び使用する水性液体
又は有機液体の種類を含めて、多くの因子に依存する。
又は水溶液中に基板を浸漬する。浸漬時間即ち処理時間
は、使用する特定のポリイミド材料、使用する接着促進
剤の種類、その溶液中での濃度、及び使用する水性液体
又は有機液体の種類を含めて、多くの因子に依存する。
適切な処理時間は当業者により過度の実験を行うことな
く容易に設定し得るとされている。ポリイミド表面を処
理する際、典型的な処理時間は約5分ないし15分の範
囲にあり、そのときの典型的な溶液温度は約65℃ない
し約85℃に維持される。
く容易に設定し得るとされている。ポリイミド表面を処
理する際、典型的な処理時間は約5分ないし15分の範
囲にあり、そのときの典型的な溶液温度は約65℃ない
し約85℃に維持される。
本発明による集積回路チップ・パッケージの表面処理で
は、前述したと同様の一般的方法で前述した既知の接着
促進剤を使用する。このため、先ず、チップ担持用の中
央凹部及び滑らかな主面を有する高温低誘電率熱可塑性
本体部材が通常方法でモールド成形され、次に、導電性
金属トレース・パターンを堆積するために選択した1つ
以上の主面を接着促進剤で処理して熱可塑性表面を化学
的に変態させることによって、金属の接着性を高めると
共に非処理表面の滑らかさを保持するようにする。例え
ば射出成形のような通常のモールド成形法によって、チ
ップ・パッケージと外部端子手段との間を電気的に相互
接続できるようにする端子接続部の少なくとも幾つかを
備えた構造を設けることができる。例えば、所定位置の
導電性金属端子ピンと一緒にモードル成形して、グリッ
ド状ピン配列式パッケージを形成することができ、この
ため、続いて堆積した複数の離間した導体ランを有する
導電性金属トレース・パターンを用いて、ワイヤボンデ
ィングのような既知の接続方法により、取り付けたチッ
プ要素と端子ピンとを相互接続することができる。同様
にして、無リード式チップ担持パッケージを、上側及び
下側主面間に延在する端子開口部を備えた平板形状にモ
ールド成形することができる。この際、前記端子開口部
には、後で導電性金属被覆材でメタライズするときに所
望の端子接続部が形成される。本発明に従って化学的変
態処理を行った後、チップ要素及び前記端子接続部の間
の電気的相互接続のために選択した主面上に、導電性金
属トレース・パターンを堆積する。チップ・パッケージ
用の適切な熱可塑性重合体材料は、主として、金属トレ
ース・パターン及びチップ要素の間の相互接続に用いら
れる手段に応じて選択される。通常のチップ要素の構造
には入力及び出力端子用の領域が設けられているので、
選択した重合体材料は、リードを前記端子接続部にはん
だ付けするのに必要な高い温度に耐え得るものでなけれ
ばならない。したがって、本明細書で用いる「高温」と
いう用語は、チップ・パッケージ用の適切な熱可塑性材
料を特徴付けるためのもので、高温の材料とは、通常の
はんだ付は材料の融点に少なくとも等しい融点を有する
熱可塑性重合体材料であることを意味する。
は、前述したと同様の一般的方法で前述した既知の接着
促進剤を使用する。このため、先ず、チップ担持用の中
央凹部及び滑らかな主面を有する高温低誘電率熱可塑性
本体部材が通常方法でモールド成形され、次に、導電性
金属トレース・パターンを堆積するために選択した1つ
以上の主面を接着促進剤で処理して熱可塑性表面を化学
的に変態させることによって、金属の接着性を高めると
共に非処理表面の滑らかさを保持するようにする。例え
ば射出成形のような通常のモールド成形法によって、チ
ップ・パッケージと外部端子手段との間を電気的に相互
接続できるようにする端子接続部の少なくとも幾つかを
備えた構造を設けることができる。例えば、所定位置の
導電性金属端子ピンと一緒にモードル成形して、グリッ
ド状ピン配列式パッケージを形成することができ、この
ため、続いて堆積した複数の離間した導体ランを有する
導電性金属トレース・パターンを用いて、ワイヤボンデ
ィングのような既知の接続方法により、取り付けたチッ
プ要素と端子ピンとを相互接続することができる。同様
にして、無リード式チップ担持パッケージを、上側及び
下側主面間に延在する端子開口部を備えた平板形状にモ
ールド成形することができる。この際、前記端子開口部
には、後で導電性金属被覆材でメタライズするときに所
望の端子接続部が形成される。本発明に従って化学的変
態処理を行った後、チップ要素及び前記端子接続部の間
の電気的相互接続のために選択した主面上に、導電性金
属トレース・パターンを堆積する。チップ・パッケージ
用の適切な熱可塑性重合体材料は、主として、金属トレ
ース・パターン及びチップ要素の間の相互接続に用いら
れる手段に応じて選択される。通常のチップ要素の構造
には入力及び出力端子用の領域が設けられているので、
選択した重合体材料は、リードを前記端子接続部にはん
だ付けするのに必要な高い温度に耐え得るものでなけれ
ばならない。したがって、本明細書で用いる「高温」と
いう用語は、チップ・パッケージ用の適切な熱可塑性材
料を特徴付けるためのもので、高温の材料とは、通常の
はんだ付は材料の融点に少なくとも等しい融点を有する
熱可塑性重合体材料であることを意味する。
従って、チップ・パッケージ本体部材のモールド成形に
用いる代表的な熱可塑性重合体には、ポリイミド及びポ
リスルホン、並びにポリフェニレンスルフィド及びポリ
エーテルスルホンが含まれる。
用いる代表的な熱可塑性重合体には、ポリイミド及びポ
リスルホン、並びにポリフェニレンスルフィド及びポリ
エーテルスルホンが含まれる。
モールド成形熱可塑性表面に対する導電性金属トレース
・パターンの接着性は、前述した接着促進剤で化学的変
態処理を行う前に、表面を前処理することによって高め
られる。モールド成形ポリイミド製パッケージ部材の好
ましい表面前処理は、先ず、例えば1,1.2−トリク
ロロトリフルオロエタンのような脱脂剤を用いてモール
ド成形表面を清浄化し、しかる後に、例えば濃硫酸のよ
うな適切な溶剤を用いて部材表面を約15ミクロンまで
除去することである。処理済み表面に残存する残渣は、
続く塩基性溶液を用いた除去処理によって取り除くこと
ができる。この場合、この塩基性溶液は、例えば水、メ
タノール、エタノール及びこれらの混合物などの適切な
溶剤中に水酸化ナトリウム、水酸化カリウム、水酸化テ
トラメチルアンモニウム及びこれらの混合物などの化合
物を0.1Mないし約4,0M溶かすことによって得ら
れる。また、例えばメタノールにジメチルホルムアミド
を溶かしたもののような、前述の溶剤を含んだ溶液を用
いることにより、最初の表面の滑らかさを十分に回復さ
せるようにして前記表面残渣を除去することができる。
・パターンの接着性は、前述した接着促進剤で化学的変
態処理を行う前に、表面を前処理することによって高め
られる。モールド成形ポリイミド製パッケージ部材の好
ましい表面前処理は、先ず、例えば1,1.2−トリク
ロロトリフルオロエタンのような脱脂剤を用いてモール
ド成形表面を清浄化し、しかる後に、例えば濃硫酸のよ
うな適切な溶剤を用いて部材表面を約15ミクロンまで
除去することである。処理済み表面に残存する残渣は、
続く塩基性溶液を用いた除去処理によって取り除くこと
ができる。この場合、この塩基性溶液は、例えば水、メ
タノール、エタノール及びこれらの混合物などの適切な
溶剤中に水酸化ナトリウム、水酸化カリウム、水酸化テ
トラメチルアンモニウム及びこれらの混合物などの化合
物を0.1Mないし約4,0M溶かすことによって得ら
れる。また、例えばメタノールにジメチルホルムアミド
を溶かしたもののような、前述の溶剤を含んだ溶液を用
いることにより、最初の表面の滑らかさを十分に回復さ
せるようにして前記表面残渣を除去することができる。
前処理したモールド成形表面に前述の接着促進剤を用い
て化学的変態処理を施した後、導電性金属トレース・パ
ターンを堆積するが、この金属トレース・パターンの接
着性はパッケージに後処理を施すことによって更に高め
られる。このため、前述のようにして処理を施した後に
銅トレースを堆積して得られたポリイミド製パッケージ
部材の場合には、次に、約60℃ないし約170℃の範
囲の温度で、約5分ないし約2時間に亘って熱処理を施
す。
て化学的変態処理を施した後、導電性金属トレース・パ
ターンを堆積するが、この金属トレース・パターンの接
着性はパッケージに後処理を施すことによって更に高め
られる。このため、前述のようにして処理を施した後に
銅トレースを堆積して得られたポリイミド製パッケージ
部材の場合には、次に、約60℃ないし約170℃の範
囲の温度で、約5分ないし約2時間に亘って熱処理を施
す。
本発明による好ましい一実施例のチップ担持パッケージ
は、平板状単体構造中にグリッド状ピン配列を有するも
ので、該構造は、中央に設けられたチップ接続用凹部並
びに滑らかな上面及び下面を有する高温低誘電率熱可塑
性本体部材で構成され、前記平板状本体部材の中に前記
上面から延在して前記下面より突出しているモールド成
形時に組込まれた導電性の複数の端子ピンと、金属との
接着性を高めると共に非処理表面の滑らかさを保持する
ようにする化学的処理を行った前記上面に直接堆積され
て、前記チップ及び前記複数の端子ピンの間を電気的に
相互接続できるようにする導電性金属トレースとを具備
している。前記平板状本体部材はその中に前記複数の端
子ピンを固定するようにモールド成形される。化学的変
態処理の後の、選択した前記主面上に堆積される前記導
電性金属トレース・パターンが銅金属である場合、この
銅金属トレースには、例えばニッケル又は金のような第
2の導電性金属を更に設けて、前記銅金属の周囲雰囲気
からの腐食を防止するようにすることが好ましい。銅ト
レースにより前記複数の端子ピンから前記中央凹部の近
くまで延在する一連の離間した複数の導体ランを構成す
る場合、前記本体部材としてポリエーテルイミド重合体
を選択することができる。本発明に従って前記凹部内の
底面に化学的変態処理を施した後、この底面に銅膜を被
着することによってヒートシンクを構成するのが望まし
い。このヒートシンクとして25゜4ミクロン(1ミル
)の厚さの銅膜を設けると2ワツトの放熱性が得られる
。後で固着するチップ要素とメタライズした導体ランと
の間の所望の電気的相互接続が、この相互接続を確実に
すること以外は何ら他の処理操作も必要とせずに行える
ように、前記銅製金属トレースパターンの構成を変更す
ることができる。これにより、通常方法によって、ワイ
ヤボンディングで簡単に相互接続を行って、最終のパッ
ケージ組立体を完成することができる。しかし、外気汚
染から相互接続済みの前記チップ要素を保護するのが普
通であるので、このために前記平板状パッケージ部材の
前記上面に通常のカバー手段を直接固着するか又は接着
剤を用いて固定することができる。
は、平板状単体構造中にグリッド状ピン配列を有するも
ので、該構造は、中央に設けられたチップ接続用凹部並
びに滑らかな上面及び下面を有する高温低誘電率熱可塑
性本体部材で構成され、前記平板状本体部材の中に前記
上面から延在して前記下面より突出しているモールド成
形時に組込まれた導電性の複数の端子ピンと、金属との
接着性を高めると共に非処理表面の滑らかさを保持する
ようにする化学的処理を行った前記上面に直接堆積され
て、前記チップ及び前記複数の端子ピンの間を電気的に
相互接続できるようにする導電性金属トレースとを具備
している。前記平板状本体部材はその中に前記複数の端
子ピンを固定するようにモールド成形される。化学的変
態処理の後の、選択した前記主面上に堆積される前記導
電性金属トレース・パターンが銅金属である場合、この
銅金属トレースには、例えばニッケル又は金のような第
2の導電性金属を更に設けて、前記銅金属の周囲雰囲気
からの腐食を防止するようにすることが好ましい。銅ト
レースにより前記複数の端子ピンから前記中央凹部の近
くまで延在する一連の離間した複数の導体ランを構成す
る場合、前記本体部材としてポリエーテルイミド重合体
を選択することができる。本発明に従って前記凹部内の
底面に化学的変態処理を施した後、この底面に銅膜を被
着することによってヒートシンクを構成するのが望まし
い。このヒートシンクとして25゜4ミクロン(1ミル
)の厚さの銅膜を設けると2ワツトの放熱性が得られる
。後で固着するチップ要素とメタライズした導体ランと
の間の所望の電気的相互接続が、この相互接続を確実に
すること以外は何ら他の処理操作も必要とせずに行える
ように、前記銅製金属トレースパターンの構成を変更す
ることができる。これにより、通常方法によって、ワイ
ヤボンディングで簡単に相互接続を行って、最終のパッ
ケージ組立体を完成することができる。しかし、外気汚
染から相互接続済みの前記チップ要素を保護するのが普
通であるので、このために前記平板状パッケージ部材の
前記上面に通常のカバー手段を直接固着するか又は接着
剤を用いて固定することができる。
本発明による別の好ましい実施例では、取り付はチップ
要素に対する複数の端子接続部が上側主面と下側主面と
の間に亘って延在している、単層構造の無リード式チッ
プ担持パッケージが構成される。特に、完成したパッケ
ージ部材は、チップ接続用の中央凹部並びに平坦な滑ら
かな上面及び下面を有する平板状の高温低誘電率熱可塑
性本体部材と、導電性の複数の金属波頂開口部の形式の
、前記上面及び前記下面の間に延在する複数の端子接続
部と、金属の接着性を高めると共に非処理表面の滑らか
さを保持するようにする化学的処理後の前記上面に直接
堆積されて、前記チップ及び前記複数の端子接続部の間
を電気的に相互接続できるようにする導電性金属トレー
スとを具備して1)る。好ましい構成では、前記複数の
端子接続部のうちの一部が前記平板状本体部材の側縁部
に位置して、例えばプリント回路基板部材に一般に設け
られているような外部端子手段と前記パッケージとを更
に接続できるようにしている。この場合にも、本発明に
従って表面処理を施した後、パッケージの本体部材の上
面に銅のトレース・パターンが堆積され、この銅のトレ
ース争パターンは前記複数の端子接続部から前記中央凹
部まで延在する一連の相互に離間した複数の導体ランを
構成する。
要素に対する複数の端子接続部が上側主面と下側主面と
の間に亘って延在している、単層構造の無リード式チッ
プ担持パッケージが構成される。特に、完成したパッケ
ージ部材は、チップ接続用の中央凹部並びに平坦な滑ら
かな上面及び下面を有する平板状の高温低誘電率熱可塑
性本体部材と、導電性の複数の金属波頂開口部の形式の
、前記上面及び前記下面の間に延在する複数の端子接続
部と、金属の接着性を高めると共に非処理表面の滑らか
さを保持するようにする化学的処理後の前記上面に直接
堆積されて、前記チップ及び前記複数の端子接続部の間
を電気的に相互接続できるようにする導電性金属トレー
スとを具備して1)る。好ましい構成では、前記複数の
端子接続部のうちの一部が前記平板状本体部材の側縁部
に位置して、例えばプリント回路基板部材に一般に設け
られているような外部端子手段と前記パッケージとを更
に接続できるようにしている。この場合にも、本発明に
従って表面処理を施した後、パッケージの本体部材の上
面に銅のトレース・パターンが堆積され、この銅のトレ
ース争パターンは前記複数の端子接続部から前記中央凹
部まで延在する一連の相互に離間した複数の導体ランを
構成する。
前述したように、本発明に従って前記凹部の底面に表面
処理を施した後、この処理済み表面をメタライズするこ
とによって、取り付けたチップ要素からの熱放散を高め
ることができる。前述のようにして組み立てた無リード
式チップ担持パッケージは、チップ接続用の中央凹部並
びに平坦な滑らかな上面及び下面を有する平板状の高温
低誘電率熱可塑性本体部材と、導電性の複数の金属被覆
開口部の形の、前記上面及び前記下面の間に延在する複
数の端子接続部と、上面に複数の入力及び出力端子パッ
ドが設けられていると共に下面が前記中央凹部の底面に
固着されているチップ素子と、金属の接着性を高めると
共に非処理表面の滑らかさを保持するようにする化学処
理した後の前記平板状本体部材の前記上面に直接堆積さ
れて、前記チップ及び前記複数の端子接続部の間を電気
的に相互接続できるようにする導電性金属トレースとを
具備し、前記チップ及び前記複数の端子接続部の間の前
記相互接続が、前記チップ上に設けられた前記複数の端
子パッドから前記金属トレース・パターンまで延在する
ワイヤ要素によって行われていることを特徴としている
。前記構成において、前記平板状本体部材の前記上面に
通常のようにカバー部材を固着することによって、この
後のパッケージ動作の際、パッケージ内の前記チップ要
素を外気汚染から保護するようにする。本発明による無
す−ド式チップφパッケージ組立体の製造方法は、(a
)チップ用の中央凹部並びに滑らかな上面及び下面を有
し、さらに前記上面及び下面の間に延在する複数の貫通
孔及び/又は複数の開口部を備える高温低誘電率熱可塑
性本体部材をモールド成形する段階と、(b)前記複数
の開口部を導電性金属被覆材でメタライズして、チップ
・パッケージ及び外部端子手段の間を電気的に相互接続
できるようにする段階と、(c)少なくとも前記上面を
接着促進剤で処理して前記熱可塑性上面を化学的に変態
させることによって、金属との接着性を高めると共に、
非処理表面の滑らかさを保持するようにする段階と、(
d)前記化学的に処理した上面に導電性金属トレースを
堆積して、チップ及び前記複数の金属被覆開口部の間を
電気的に相互接続できるようにする段階と、(e)複数
の入力及び出力端子を有するチップ要素を前記中央凹部
の底面に固着する段階と、(f)前記チップの前記複数
の入力及び出力端子と前記導電性金属トレースとを電気
的に接続する段階とを含む。
処理を施した後、この処理済み表面をメタライズするこ
とによって、取り付けたチップ要素からの熱放散を高め
ることができる。前述のようにして組み立てた無リード
式チップ担持パッケージは、チップ接続用の中央凹部並
びに平坦な滑らかな上面及び下面を有する平板状の高温
低誘電率熱可塑性本体部材と、導電性の複数の金属被覆
開口部の形の、前記上面及び前記下面の間に延在する複
数の端子接続部と、上面に複数の入力及び出力端子パッ
ドが設けられていると共に下面が前記中央凹部の底面に
固着されているチップ素子と、金属の接着性を高めると
共に非処理表面の滑らかさを保持するようにする化学処
理した後の前記平板状本体部材の前記上面に直接堆積さ
れて、前記チップ及び前記複数の端子接続部の間を電気
的に相互接続できるようにする導電性金属トレースとを
具備し、前記チップ及び前記複数の端子接続部の間の前
記相互接続が、前記チップ上に設けられた前記複数の端
子パッドから前記金属トレース・パターンまで延在する
ワイヤ要素によって行われていることを特徴としている
。前記構成において、前記平板状本体部材の前記上面に
通常のようにカバー部材を固着することによって、この
後のパッケージ動作の際、パッケージ内の前記チップ要
素を外気汚染から保護するようにする。本発明による無
す−ド式チップφパッケージ組立体の製造方法は、(a
)チップ用の中央凹部並びに滑らかな上面及び下面を有
し、さらに前記上面及び下面の間に延在する複数の貫通
孔及び/又は複数の開口部を備える高温低誘電率熱可塑
性本体部材をモールド成形する段階と、(b)前記複数
の開口部を導電性金属被覆材でメタライズして、チップ
・パッケージ及び外部端子手段の間を電気的に相互接続
できるようにする段階と、(c)少なくとも前記上面を
接着促進剤で処理して前記熱可塑性上面を化学的に変態
させることによって、金属との接着性を高めると共に、
非処理表面の滑らかさを保持するようにする段階と、(
d)前記化学的に処理した上面に導電性金属トレースを
堆積して、チップ及び前記複数の金属被覆開口部の間を
電気的に相互接続できるようにする段階と、(e)複数
の入力及び出力端子を有するチップ要素を前記中央凹部
の底面に固着する段階と、(f)前記チップの前記複数
の入力及び出力端子と前記導電性金属トレースとを電気
的に接続する段階とを含む。
しかしながら、前述のようにしてチップ担持パッケージ
を製造すると、最初にモールド成形するとき、前記端子
接続部はその形成位置が前記平板状本体部材の側部に限
定されてしまうということが理解されよう。前記平坦な
上面及び下面の間に延在する内側の端子接続部は、この
後に通常の方法で、前記モルト成形した本体部材に複数
の貫通孔を成形またドリルにより設けられる。
を製造すると、最初にモールド成形するとき、前記端子
接続部はその形成位置が前記平板状本体部材の側部に限
定されてしまうということが理解されよう。前記平坦な
上面及び下面の間に延在する内側の端子接続部は、この
後に通常の方法で、前記モルト成形した本体部材に複数
の貫通孔を成形またドリルにより設けられる。
[好適実施例の説明]
第1図は、モールド成形した単体のプラスチック製の本
体部材12と、滑らかな上面14及び下面16と、中央
に配置されたチップ接続用の凹部18を有するチップ担
持パッケージ1oの主要な要素を示したものである。本
体部材12は、一般に矩形又は正方形の平板状の形状に
モールド成形された高温低誘電率熱可塑性重合体で作ら
れている。またこの本体部材の中には、最初にモールド
成形するときに組込まれた一連の導電性端子ピン20が
固定されている。導電性金属端子ピン2゜は、秩序正し
く空間的に配列されて、本体部材の上面から下面へ延在
し、更に下面から突出している。中央凹部18は、モー
ルド成形するときに本体部材に形成される。上面に対し
て化学的変態処理を行った後、この上面に、端子ピン2
0の上端部から中央凹部18まで延在する複数の導体ラ
ン24を有する導電性金属トレース・パターン22が堆
積される。そして通常の方法を用いて、中央凹部の底面
19にチップ要素26が固着される。
体部材12と、滑らかな上面14及び下面16と、中央
に配置されたチップ接続用の凹部18を有するチップ担
持パッケージ1oの主要な要素を示したものである。本
体部材12は、一般に矩形又は正方形の平板状の形状に
モールド成形された高温低誘電率熱可塑性重合体で作ら
れている。またこの本体部材の中には、最初にモールド
成形するときに組込まれた一連の導電性端子ピン20が
固定されている。導電性金属端子ピン2゜は、秩序正し
く空間的に配列されて、本体部材の上面から下面へ延在
し、更に下面から突出している。中央凹部18は、モー
ルド成形するときに本体部材に形成される。上面に対し
て化学的変態処理を行った後、この上面に、端子ピン2
0の上端部から中央凹部18まで延在する複数の導体ラ
ン24を有する導電性金属トレース・パターン22が堆
積される。そして通常の方法を用いて、中央凹部の底面
19にチップ要素26が固着される。
チップ要素26は、図示のように上面にて入力及び出力
端子27を備えている。チップ要素上の端子は導電性金
属トレース・パターン22に電気的に相互接続されて、
これによりチップ要素と端子ピン20に接続された外部
端子手段との間の電気回路を完成させる。図かられかる
ように、端子27と金属トレース・パターン22との間
の相互接続は、既知の超音波又はサーモソニック溶接技
術を使用して、細いワイヤ28を通常のように接続する
ことによって行われる。またカバー29を、種々の周知
技術により、このパッケージの本体部材の上面14に固
着することができる。
端子27を備えている。チップ要素上の端子は導電性金
属トレース・パターン22に電気的に相互接続されて、
これによりチップ要素と端子ピン20に接続された外部
端子手段との間の電気回路を完成させる。図かられかる
ように、端子27と金属トレース・パターン22との間
の相互接続は、既知の超音波又はサーモソニック溶接技
術を使用して、細いワイヤ28を通常のように接続する
ことによって行われる。またカバー29を、種々の周知
技術により、このパッケージの本体部材の上面14に固
着することができる。
第2図は第1図におけるグリッド状ピン配列を有するパ
ッケージの断面図である。このように、i子ピン・パタ
ーンを矩形のチップ担持パッケージの4辺の全てに設け
ると共に、多数のピン列及び導体ランを各辺に配置した
集積回路チップの簡単化したパッケージ方式は、最大実
装密度で144及びそれ以上のリード数収容能力を有す
る。
ッケージの断面図である。このように、i子ピン・パタ
ーンを矩形のチップ担持パッケージの4辺の全てに設け
ると共に、多数のピン列及び導体ランを各辺に配置した
集積回路チップの簡単化したパッケージ方式は、最大実
装密度で144及びそれ以上のリード数収容能力を有す
る。
第3図は本発明による無す−ド式集積回路チップtq持
パッケージを示す斜視図であって、このパッケージはモ
ールド成形した本体部材中に別の型式の端子接続部を有
している。組立て済みのパッケージ30は、中央のチッ
プ接続用の凹部34と、平坦な滑らかな上面36及び下
面38とを有する平板状の高温低誘電率熱可塑性本体部
材32を備えている。上面36及び下面38の間に延在
する端子接続部40.42は、導電性金属被覆開口部の
形で形成されている。導電性金属トレース・パターン4
4は、前述したようにして表面変態処理を施した後のパ
ッケージ本体部材32の上面に堆積される。図示のよう
に、取り付けたチップ要素46用の端子接続部を構成す
る金属被覆開口部のうちのいくつか(42)は平板状本
体部材32の側縁部に設けられており、これを介して、
チップ要素と、プリント回路基板又はこれに相当する他
の電気回路インターフェース上に一般に設けられた外部
端子との間の通常の相互接続を行うことができる。上面
の内側の領域に設けられた金属被覆開口部40は、一般
に、チップ要素の動作用に必要とされたり、或いは組立
てたパッケージにおいて試験等の機能を行うための他の
内側端子として必要とされる内側電気回路接続部を構成
する。このため、金属トレース・パターン44中の一部
の導体ラン48は周縁に位置した金属被覆開口部42ま
で延在しており、別の導体ラン50は内側の金属被覆開
口部40と中央凹部との間を単に延在している。チップ
要素46の上面に設けられた入力及び出力端子46と導
体ラン48又は50とを相互接続することによって、パ
ッケージにおける電気回路が完成される。また前述した
ようにして、チップ要素46は中央凹部34の底面52
に固着されている。本発明によれば、前記中央凹部の底
面52に導電性金属膜(第4図の58)を設けることに
より、チップ要素が動作するときの熱放散を高めること
ができる。このため、上面36の処理に用いたのと同じ
方法で、凹部の底面を化学的変態処理し、通常の方法で
導電性金属層を底面に形成することができる。この代わ
りに、中央凹部の底面は、平板状本体を最初にモールド
成形するときに金属ヒートシンク板を含めるように形成
することができる。
パッケージを示す斜視図であって、このパッケージはモ
ールド成形した本体部材中に別の型式の端子接続部を有
している。組立て済みのパッケージ30は、中央のチッ
プ接続用の凹部34と、平坦な滑らかな上面36及び下
面38とを有する平板状の高温低誘電率熱可塑性本体部
材32を備えている。上面36及び下面38の間に延在
する端子接続部40.42は、導電性金属被覆開口部の
形で形成されている。導電性金属トレース・パターン4
4は、前述したようにして表面変態処理を施した後のパ
ッケージ本体部材32の上面に堆積される。図示のよう
に、取り付けたチップ要素46用の端子接続部を構成す
る金属被覆開口部のうちのいくつか(42)は平板状本
体部材32の側縁部に設けられており、これを介して、
チップ要素と、プリント回路基板又はこれに相当する他
の電気回路インターフェース上に一般に設けられた外部
端子との間の通常の相互接続を行うことができる。上面
の内側の領域に設けられた金属被覆開口部40は、一般
に、チップ要素の動作用に必要とされたり、或いは組立
てたパッケージにおいて試験等の機能を行うための他の
内側端子として必要とされる内側電気回路接続部を構成
する。このため、金属トレース・パターン44中の一部
の導体ラン48は周縁に位置した金属被覆開口部42ま
で延在しており、別の導体ラン50は内側の金属被覆開
口部40と中央凹部との間を単に延在している。チップ
要素46の上面に設けられた入力及び出力端子46と導
体ラン48又は50とを相互接続することによって、パ
ッケージにおける電気回路が完成される。また前述した
ようにして、チップ要素46は中央凹部34の底面52
に固着されている。本発明によれば、前記中央凹部の底
面52に導電性金属膜(第4図の58)を設けることに
より、チップ要素が動作するときの熱放散を高めること
ができる。このため、上面36の処理に用いたのと同じ
方法で、凹部の底面を化学的変態処理し、通常の方法で
導電性金属層を底面に形成することができる。この代わ
りに、中央凹部の底面は、平板状本体を最初にモールド
成形するときに金属ヒートシンク板を含めるように形成
することができる。
第4図は、組立体内に物理的に取り付けられ且つ電気的
に相互接続されたチップ要素を備えた組立て済みパッケ
ージ30の断面図を示している。
に相互接続されたチップ要素を備えた組立て済みパッケ
ージ30の断面図を示している。
この図かられかるように、取り付けたチップ要素46は
、中央凹部の底面に設けられた導電性金属膜58上に配
置されている。更に、チップ要素46と平板状本体部材
32の端子接続部として機能する金属被覆スルーホール
又は開口部40との相互接続が、細いワイヤ60を用い
て導体ラン50にはんだ付は又は他の方法で接続するこ
とによって行っている。細いワイヤ60は一端がチップ
素子の上面に設けられた入力又は出力端子56に接続さ
れると共に、他端が導体ラン50に接続される。更に、
金属トレース・パターン及び導電性金属膜58は、例え
ばフォトレジスト・パターン技術又は他のフォトパター
ニング技術を使用した通常の方法で同時に設けることが
できよう。更に、当業者にとって明瞭であるように、パ
ッケージ組立体内に更に他の回路接続部を設けることが
望ましい場合には、本体32の底面に本発明に従って処
理を施して、その上に導電性金属トレース・パターンを
追加して形成することもできる。
、中央凹部の底面に設けられた導電性金属膜58上に配
置されている。更に、チップ要素46と平板状本体部材
32の端子接続部として機能する金属被覆スルーホール
又は開口部40との相互接続が、細いワイヤ60を用い
て導体ラン50にはんだ付は又は他の方法で接続するこ
とによって行っている。細いワイヤ60は一端がチップ
素子の上面に設けられた入力又は出力端子56に接続さ
れると共に、他端が導体ラン50に接続される。更に、
金属トレース・パターン及び導電性金属膜58は、例え
ばフォトレジスト・パターン技術又は他のフォトパター
ニング技術を使用した通常の方法で同時に設けることが
できよう。更に、当業者にとって明瞭であるように、パ
ッケージ組立体内に更に他の回路接続部を設けることが
望ましい場合には、本体32の底面に本発明に従って処
理を施して、その上に導電性金属トレース・パターンを
追加して形成することもできる。
集積回路チップ・パッケージ内のリード数を増大するた
めの広く有益な手段が比較的簡単な処理技術を用いて提
供されたことが以上の説明から明らかであろう。しかし
ながら本発明の精神及び範囲内において、前述した特定
の実施例に数多くの変更を行うことができるのは明らか
である。例えば、別の接着促進剤を使用する必要がある
かもしれないが、前述の特定のもの以外の他の高温低誘
電率重合体材料を用いて、本発明に従ってそれを処理す
ることができよう。また、プラスチック製チップ・パッ
ケージは気密容器ではないので、既知の防湿シール材を
用いて、パッケージされたチップをカプセル封じするこ
とが有利であることは、当業者にとって明瞭であろう。
めの広く有益な手段が比較的簡単な処理技術を用いて提
供されたことが以上の説明から明らかであろう。しかし
ながら本発明の精神及び範囲内において、前述した特定
の実施例に数多くの変更を行うことができるのは明らか
である。例えば、別の接着促進剤を使用する必要がある
かもしれないが、前述の特定のもの以外の他の高温低誘
電率重合体材料を用いて、本発明に従ってそれを処理す
ることができよう。また、プラスチック製チップ・パッ
ケージは気密容器ではないので、既知の防湿シール材を
用いて、パッケージされたチップをカプセル封じするこ
とが有利であることは、当業者にとって明瞭であろう。
更に、本発明に従って、個々の層上に導電性金属トレー
ス・パターンを設けることより、多層集積回路チップ・
パッケージの実装密度を一層高めることができよう。
ス・パターンを設けることより、多層集積回路チップ・
パッケージの実装密度を一層高めることができよう。
従って、本発明は特許請求の範囲によって限定されるも
のである。
のである。
第1図は本発明による代表的なグリッド状ピン配列を有
する集積回路チップ担持パッケージの主要な要素を示す
斜視図、第2図は第1図に示したパッケージの端子ピン
及びこの端子ピンに対する電気的相互接続部を示す断面
図、第3図は本発明による代表的な無リード式チップ担
持パッケージの主要な要素を示す斜視図、第4図は第3
図に示したパッケージの端子接続部及びそれに対する電
気的相互接続部を示す断面図である。 [主な符号の説明コ 10.30:パッケージ、12,32ニブラスチック製
本体部材、14.36:上面、16,38:下面、18
.34:中央凹部、20:端子ピン、22,44;金属
トレース命パターン、26゜46:チップ要素、40,
42:金属被覆開口部。
する集積回路チップ担持パッケージの主要な要素を示す
斜視図、第2図は第1図に示したパッケージの端子ピン
及びこの端子ピンに対する電気的相互接続部を示す断面
図、第3図は本発明による代表的な無リード式チップ担
持パッケージの主要な要素を示す斜視図、第4図は第3
図に示したパッケージの端子接続部及びそれに対する電
気的相互接続部を示す断面図である。 [主な符号の説明コ 10.30:パッケージ、12,32ニブラスチック製
本体部材、14.36:上面、16,38:下面、18
.34:中央凹部、20:端子ピン、22,44;金属
トレース命パターン、26゜46:チップ要素、40,
42:金属被覆開口部。
Claims (1)
- 【特許請求の範囲】 1、チップ配置用の中央凹部及び滑らかな主面を有する
高温低誘電率熱可塑性本体部材と、チップ・パッケージ
を外部端子手段に電気的に相互接続できるようにする複
数の端子接続部と、化学的処理された少なくとも1つの
主面上に設けられて、チップ及び前記端子接続部の間を
電気的に相互接続できるようにするための導電性金属パ
ターンとを具備し、前記化学的処理された主面が前記金
属パターンに対して接着性を高められていることを特徴
とする集積回路チップ・パッケージ。 2、前記複数の端子接続部が前記熱可塑性本体部材の前
記両主面間に延在している請求項1記載のチップ・パッ
ケージ。 3、前記複数の端子接続部が複数の導電性金属ピンより
なる請求項2記載のチップ・パッケージ。 4、前記複数の導電性金属ピンが前記主面の一方から突
出している請求項3記載のチップ・パッケージ。 5、前記複数の端子接続部が複数の金属被覆開口部より
なる請求項2記載のチップ・パッケージ。 6、前記複数の端子接続部のうちの一部が前記熱可塑性
本体部材の側縁部に設けられている請求項5記載のチッ
プ・パッケージ。 7、前記導電性金属パターンが銅金属で形成されている
請求項1記載のチップ・パッケージ。 8、導電性の別の金属が前記銅金属パターン上に設けら
れている請求項7記載のチップ・パッケージ。 9、前記銅金属パターン上にニッケル金属が設けられて
いる請求項8記載のチップ・パッケージ。 10、前記銅金属パターン上に金又はニッケル金属が設
けられている請求項8記載のチップ・パッケージ。 11、前記中央凹の底面上に熱伝導性金属層が設けられ
ている請求項1記載のチップ・パッケージ。 12、前記高温低誘電率熱可塑性部材がポリエーテルイ
ミドである請求項1記載のチップ・パッケージ。 13、前記導電性金属パターンが、前記端子接続部から
前記中央凹部まで延在している一連の離間した導体ラン
を構成している請求項1記載のチップ・パッケージ。 14、中央に設けられたチップ配置用の凹部並びに滑ら
かな上面及び下面を有する平板状の高温低誘電率熱可塑
性本体部材と、前記本体部材の前記上面から延在して前
記下面より突出している組込みの導電性の複数の端子ピ
ンと、前記上面に直接堆積されてチップ及び前記複数の
端子ピンの間を電気的に相互接続できるようにするため
の導電性金属パターンと、を具備しているグリッド状ピ
ン配列を有する集積回路チップ担持パッケージ。 15、チップ配置用の中央凹部並びに滑らかな上面及び
下面を有する平板状の高温低誘電率熱可塑性本体部材と
、前記本体部材の前記上面から延在して前記下面より突
出している導電性の複数の金属端子ピンと、上面に複数
の入力及び出力端子パッドか設けられていると共に下面
が前記中央凹部の底面に固着されているチップ要素と、
金属との接着性を高めると共に非処理表面の滑らかさを
保持するようにする化学的処理を行った。前記本体部材
の前記上面に直接堆積されて、前記チップ及び前記複数
の端子ピンの間を電気的に相互接続できるようにするた
めの導電性金属トレースとを具備し、前記チップ及び前
記複数の端子ピンの間の前記相互接続が、前記チップ上
に設けられた前記複数の端子パッドから前記金属トレー
スまで延在するワイヤ要素によって行われていることを
特徴とするグリッド状ピン配列を有する単層の集積回路
チップ担持パッケージ。 16、前記本体部材の前記上面にカバー部材が固定され
ている請求項15記載のチップ担持パッケージ。 17、チップ配置用の中央凹部並びに平坦な滑らかな1
、面及び下面を有する平板状の高温低誘電率熱可塑性本
体部材と、導電性の複数の金属被覆開口部で構成された
、前記上面及び前記下面の間に延在する複数の端子接続
部と、金属との接着性を高めると共に非処理表面の滑ら
かさを保持するようにする化学的処理を行った前記上面
に直接堆積されて、前記チップ及び前記複数の端子接続
部の間を電気的に相互接続できるようにするための導電
性金属パターンと、を具備している集積回路チップ担持
パッケージ。 18、前記複数の端子接続部のうちの一部が前記本体部
材の側縁部に設けられている請求項17記載のチップ担
持パッケージ。 19、前記熱可塑性本体部材の上面を接着促進剤で化学
的に変態処理することによって、前記化学的処理された
上面が構成されている請求項17記載のチップ担持パッ
ケージ。 20、前記導電性金属パターンが銅金属で形成されてい
る請求項17記載のチップ担持パッケージ。 21、(a)チップ配置用の中央凹部及び滑らかな主面
を有し、チップ・パッケージを外部端子手段に電気的に
相互接続できるようにするための複数の端子接続部を含
んでいる高温低誘電率熱可塑性本体部材をモールド成形
する段階と、 (b)前記主面のうちの少なくとも1つ を接着促進剤で処理して該主面を化学的に変態させるこ
とによって、金属との接着性を高めると共に非処理表面
の滑らかさを保持するようにする段階と、 (c)前記化学的に変態させた主面上に 導電性金属トレースを堆積して、チップ及び前記複数の
端子接続部の間を電気的に相互接続できるようにする段
階と、を含んでいる集積回路チップ・パッケージの製造
方法。 22、前記導電性金属トレースが銅金属で形成されてい
る請求項21記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19162488A | 1988-05-09 | 1988-05-09 | |
| US191,624 | 1988-05-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0242733A true JPH0242733A (ja) | 1990-02-13 |
Family
ID=22706221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114356A Pending JPH0242733A (ja) | 1988-05-09 | 1989-05-09 | プラスチック製チップ担持パッケージとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0341504A3 (ja) |
| JP (1) | JPH0242733A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US5798909A (en) * | 1995-02-15 | 1998-08-25 | International Business Machines Corporation | Single-tiered organic chip carriers for wire bond-type chips |
| CN110267908B (zh) * | 2016-09-12 | 2023-08-22 | 麦斯卓微电子(南京)有限公司 | Mems致动系统和方法 |
| CN111599789B (zh) * | 2020-05-13 | 2022-07-08 | 中国电子科技集团公司第十三研究所 | 陶瓷无引线片式封装结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE792310A (fr) * | 1971-12-08 | 1973-06-05 | Kalle Ag | Procede pour le depot de couches de cuivre sur des pieces moulees en polyimides |
| US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| GB8412674D0 (en) * | 1984-05-18 | 1984-06-27 | British Telecomm | Integrated circuit chip carrier |
| US4618739A (en) * | 1985-05-20 | 1986-10-21 | General Electric Company | Plastic chip carrier package |
-
1989
- 1989-04-27 EP EP19890107660 patent/EP0341504A3/en not_active Withdrawn
- 1989-05-09 JP JP1114356A patent/JPH0242733A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0341504A2 (en) | 1989-11-15 |
| EP0341504A3 (en) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100398714B1 (ko) | 반도체장치및그의실장구조체 | |
| TW522536B (en) | Bumpless flip chip assembly with strips-in-via and plating | |
| TW393709B (en) | Flip chip assembly with via interconnection | |
| US4935312A (en) | Film carrier having tin and indium plated layers | |
| KR101284376B1 (ko) | 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법 | |
| JP3094481B2 (ja) | 電子回路装置とその製造方法 | |
| EP0536418B1 (en) | Method of manufacturing a semiconductor device terminal structure | |
| EP1705972A1 (en) | Multilayer printed wiring board | |
| JPH08500469A (ja) | 多重チップ・モジュールを組み込んだ金属電子パッケージ | |
| US5989935A (en) | Column grid array for semiconductor packaging and method | |
| US5510139A (en) | Process for assembly and bonding of electronic components on an insulating support | |
| KR100860533B1 (ko) | 금속 인쇄회로기판 제조방법 | |
| JPH098438A (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
| JPH0242733A (ja) | プラスチック製チップ担持パッケージとその製造方法 | |
| KR20060120475A (ko) | 커패시터 회로 부착 필름 캐리어 테이프 및 그 제조방법과, 커패시터 회로 부착 표면 실장 필름 캐리어 테이프및 그 제조 방법 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| CN106954335B (zh) | 表面镀层和包括该表面镀层的半导体封装件 | |
| JP2000252380A (ja) | はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板 | |
| JP3877358B2 (ja) | Ic搭載用多層プリント配線板 | |
| KR100296001B1 (ko) | 다층하이브리드집적회로제조방법 | |
| JPH02303147A (ja) | 半導体素子搭載用配線板及びその製造法並びに該配線板を用いた半導体装置 | |
| KR20170092853A (ko) | 투명 캐리어를 이용하여 제조한 양면 또는 다층용 인쇄회로기판과 반도체 패키지 | |
| JPH1092964A (ja) | 半導体装置 | |
| CN117812804A (zh) | 电路板及其制造方法 | |
| KR960011161B1 (ko) | 반도체 장치 |