JPH0242805A - Amplifying circuit - Google Patents

Amplifying circuit

Info

Publication number
JPH0242805A
JPH0242805A JP63193148A JP19314888A JPH0242805A JP H0242805 A JPH0242805 A JP H0242805A JP 63193148 A JP63193148 A JP 63193148A JP 19314888 A JP19314888 A JP 19314888A JP H0242805 A JPH0242805 A JP H0242805A
Authority
JP
Japan
Prior art keywords
circuit
gate
signal
output
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63193148A
Other languages
Japanese (ja)
Other versions
JPH0659016B2 (en
Inventor
Akira Sawamura
陽 沢村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP63193148A priority Critical patent/JPH0659016B2/en
Publication of JPH0242805A publication Critical patent/JPH0242805A/en
Publication of JPH0659016B2 publication Critical patent/JPH0659016B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To prevent an unnecessary signal output by providing a gain reducing circuit, which is operated when a gate circuit is turned off, in a circuit to amplify the output of the gate circuit, which is controlled by a gate signal, when the gate circuit is turned on. CONSTITUTION:A control signal to be read from a magnetic head 2 is amplified by a gate circuit operational amplifier 5. The output is supplied through a comparator 6 to a timing generating circuit 7 and a gate circuit 4 is turned on and off by the control signal from the circuit 7. The control signal from this circuit 7 is also supplied through an inverter 9 to a switch 8 of the gain reducing circuit. When the circuit 4 is turned off, the switch 8 is turned on and the gain reducing circuit goes to an operating condition. Thus, the level of a noise, etc., is lowered during an unnecessary period and malfunction is prevented from being generated.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、増幅回路に関するものであって、詳しくは
、磁気テープ等のコントロールトラックに書込まれた制
御信号等を磁気ヘッドで読出して再生する磁気ヘッド読
出し回路において、ノイズ成分を低減し、正確に制御信
号等を抽出することができるような磁気ヘッド読出し回
路における増幅回路の改良に関する。
[Detailed Description of the Invention] [Industrial Field of Application] This invention relates to an amplifier circuit, and more specifically, the present invention relates to an amplifier circuit that reads and reproduces control signals written on a control track of a magnetic tape or the like using a magnetic head. The present invention relates to an improvement of an amplifier circuit in a magnetic head readout circuit that can reduce noise components and accurately extract control signals, etc. in a magnetic head readout circuit.

[従来の技術] 従来、ビデオ録画再生装置(VTR)などにあっては、
映像トラックに映像信号が記録されるはカ、コントロー
ルトラックには、コントロール信すが書込まれている。
[Prior Art] Conventionally, in video recording and playback devices (VTR), etc.,
While video signals are recorded on the video track, control signals are written on the control track.

コントロール信号は、キャプスタンサーボ系の制御に利
用され、例えば、ビデオ信号再生時に、フントロールヘ
ッドがコントロールトラックに位置付けられてそれが読
出され、ビデオヘッドが記録されたトランクの上を正し
く走査し、良好な信号を再生するための制御に利用され
る。
The control signal is used to control the capstan servo system. For example, when playing a video signal, the mount roll head is positioned on the control track and read out, and the video head correctly scans over the recorded trunk. Used for control to reproduce good signals.

コントロール信号を再生する磁気ヘッド読出し回路は、
所定のタイミングでウィンドウパルスを発生してそれに
応じて抽出された読出し波形を増幅して波形整形回路に
よりパルス化して取出す場゛合がある。その増幅回路は
、通常、ゲート回路が入力側に挿入されていて、ゲート
信号のタイミングに応じて入力信号(磁気ヘッドの読出
し波形信号)を選択的に増幅する形態を採る。
The magnetic head readout circuit that reproduces the control signal is
There are cases in which a window pulse is generated at a predetermined timing, and the readout waveform extracted accordingly is amplified and converted into a pulse by a waveform shaping circuit and then taken out. The amplifier circuit usually has a gate circuit inserted on the input side, and selectively amplifies the input signal (read waveform signal of the magnetic head) according to the timing of the gate signal.

[解決しようとする課題] このようにゲート回路を入力側に持つ増幅回路では、ゲ
ートが閉じて(“OFF”して)いる期間の間は、入力
信号がカットされるが、増幅回路は、ゲート動作とは無
関係に増幅状態のままとなっている。そのために、ゲー
トが“OFF”している期間においても増幅回路の出力
側には、増幅回路内部で発生するノイズも含めて、その
ゲインに応じたノイズが現れる。特に、磁気ヘッドの読
出し回路に設けられる増幅回路では、そのゲインが、例
えば、数十dB〜百dB程度の高い値に設定されている
ために、次段の回路がコンパレータ等による波形整形回
路或いは波形パルス化回路である場合に、増幅回路の出
力ノイズがコンパレータ又はレベル判定回路等に入力さ
れることになり、そのために、その判定レベルに影響を
与えて、これが誤検出或いは誤動作の一因となる。
[Problem to be solved] In this way, in an amplifier circuit that has a gate circuit on the input side, the input signal is cut during the period when the gate is closed (“OFF”). It remains in an amplified state regardless of gate operation. Therefore, even during the period when the gate is "OFF", noise corresponding to the gain appears on the output side of the amplifier circuit, including noise generated inside the amplifier circuit. In particular, in the amplifier circuit provided in the readout circuit of the magnetic head, the gain is set to a high value of, for example, several tens of dB to one hundred dB, so the next stage circuit is a waveform shaping circuit using a comparator or the like. In the case of a waveform pulsing circuit, the output noise of the amplifier circuit will be input to the comparator or level judgment circuit, etc., which may affect the judgment level and cause false detection or malfunction. Become.

また、前記の磁気ヘッドの読出し回路では、ゲートが“
OFF”状態になっているときに信号レベルが負側に低
下するザブ(垂れ下がり現象)が発生して、それが“O
FF”期間に増幅されて出力411に現れ、後続のコン
パレータ或いはレベル判定回路に悪影響を与える危険性
がある。
Furthermore, in the magnetic head readout circuit described above, the gate is “
When the signal level is in the “OFF” state, a drooping phenomenon occurs in which the signal level drops to the negative side, and this
There is a risk that the signal will be amplified during the "FF" period and appear at the output 411, and will adversely affect the subsequent comparator or level determination circuit.

この発明は、このような従来技術の問題点を解決するも
のであって、ゲート閉期間(以下ゲート”OFF”期間
)に増幅回路の出力に不用な信号を発生させないで済む
増幅回路を提供することを目的とする。
The present invention solves the problems of the prior art, and provides an amplifier circuit that does not generate unnecessary signals at the output of the amplifier circuit during the gate closed period (hereinafter referred to as gate "OFF" period). The purpose is to

[課題を解決するための手段] このような目的を達成するためのこの発明の増幅回路の
構成は、ゲート回路を介して入力信号を受け、ゲート信
号に応じてゲート回路が開いている期間において得られ
る入力信号を増幅して出力する増幅回路において、ゲー
ト回路が閉じている期間の増幅回路のゲインをゲート信
号に応じて低減するゲイン低減回路を設けるものである
[Means for Solving the Problems] The configuration of the amplifier circuit of the present invention to achieve such an object is to receive an input signal via a gate circuit, and to receive an input signal through a gate circuit, and to output an input signal during a period in which the gate circuit is open according to the gate signal. In an amplifier circuit that amplifies and outputs an obtained input signal, a gain reduction circuit is provided that reduces the gain of the amplifier circuit during a period when the gate circuit is closed in accordance with the gate signal.

[作用] このように、ゲイン低減回路を設けて、ゲート信号に応
じて、ゲート“OFF”期間の間、増幅回路のゲインを
低下させて不用な出力信号を抑止することにより、ゲー
トが“OFF”状態にある動作不用な期間のノイズレベ
ルを低Fさせ、不用な信号が後段の回路に入力されない
ようにし、このことで、後段回路の誤動作を防止し、か
つ正確なレベルで入力信号を処理することができるよう
にするものである。
[Function] In this way, by providing the gain reduction circuit and suppressing unnecessary output signals by reducing the gain of the amplifier circuit during the gate "OFF" period according to the gate signal, the gate is "OFF". "The noise level during the non-operating period in the "state" is lowered to prevent unnecessary signals from being input to the subsequent circuit. This prevents the subsequent circuit from malfunctioning and processes the input signal at an accurate level. This is to make it possible to do the following.

[実施例コ 以下、この発明の一実施例について図面を参照して詳細
に説明する。
[Embodiment] Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は、この発明の増幅回路を適用した一実施例の磁
気ヘッド読出し回路のブロック図である。
FIG. 1 is a block diagram of a magnetic head readout circuit according to an embodiment to which an amplifier circuit of the present invention is applied.

図において、1は、VTRにセットされた磁気テープで
あって、1aは、例えば、30Hzのパルス信号として
コントロール信号が書込まれたコントロールトラックで
ある。2は、コントロールトラック1aからコントロー
ル信号を読出すコントロールヘッド(以下磁気ヘッド)
であり、30Hzの書込みパルス信号は、磁気テープ1
に対する磁気ヘッド2の走査に応じて読出される。
In the figure, 1 is a magnetic tape set in a VTR, and 1a is a control track on which a control signal is written, for example, as a 30 Hz pulse signal. 2 is a control head (hereinafter referred to as magnetic head) that reads control signals from the control track 1a;
, and the 30Hz write pulse signal is applied to the magnetic tape 1.
The data is read out according to the scanning of the magnetic head 2 with respect to the data.

磁気ヘッド2により読出されたコントロール信号は、ア
ナログ信号としてコンデンサ3で直流成分がカットされ
、ゲート回路4を介してオペアンプ(OP)5に入力さ
れる。この読出し信号は、オペアンプ5よりゲート回路
4が“ON”している期間の間増幅されて、コンパレー
タ(COM)6に人力され、パルス信号に波形整形され
て出力端子10に出力される。
The control signal read by the magnetic head 2 is converted into an analog signal, with its direct current component cut off by a capacitor 3, and then input to an operational amplifier (OP) 5 via a gate circuit 4. This read signal is amplified by the operational amplifier 5 during the period when the gate circuit 4 is "ON", inputted to the comparator (COM) 6, waveform-shaped into a pulse signal, and outputted to the output terminal 10.

こうして磁気ヘッド2により読出され、再生されたコン
トロール信号は、コンパレータ6から出力され、ビデオ
ヘッドが磁気テープ1を走査する位置等を制御する信号
として利用されたり、また、その他の種々の回路に供給
されてコントロール信号として利用される。
The control signal thus read and reproduced by the magnetic head 2 is output from the comparator 6, and is used as a signal to control the position where the video head scans the magnetic tape 1, etc., or is supplied to various other circuits. and used as a control signal.

このトキ、コンパレータ6の出力パルス信号は、さらに
、タイミング発生回路7にも入力される。
This output pulse signal of the comparator 6 is further input to the timing generation circuit 7.

り・イミング発生回路7は、コンパレータ6の出力パル
ス信号を受けて、それに応じて所定のタイミングで磁気
ヘッド2の読出し信号を抽出するウィンドウパルスを発
生してそれを次のゲート信号としてゲート回路4に供給
する。
The timing generation circuit 7 receives the output pulse signal of the comparator 6, generates a window pulse for extracting the read signal of the magnetic head 2 at a predetermined timing according to the output pulse signal, and uses the window pulse as the next gate signal to generate the window pulse in the gate circuit 4. supply to.

さて、ここでのオペアンプ5のゲインは、前記のゲート
信号に応じて制御されることになる。オペアンブ5は、
非反転型の増幅ムであり、その増幅率を制御するために
、増幅率を決定する帰還抵抗Rfに並列にスイッチ回路
8が挿入されている。
Now, the gain of the operational amplifier 5 here is controlled according to the gate signal described above. Opamp 5 is
It is a non-inverting type amplification system, and in order to control its amplification factor, a switch circuit 8 is inserted in parallel with a feedback resistor Rf that determines the amplification factor.

そして、このスイッチ回路8のスイッチング制御がゲー
ト信号を受けたインバータ9の出力信号に応じて行われ
る。したがって、スイッチ回路8は、その動作がゲート
回路4と反対の期間となる。すなわち、ゲート信号のあ
るゲート開期間(以下ゲート“ON”期間)には“OF
F”して、ゲート信号のないゲート“OFF”期間では
“ON”する。
Switching control of this switch circuit 8 is performed according to an output signal of an inverter 9 that receives a gate signal. Therefore, the operation of the switch circuit 8 is opposite to that of the gate circuit 4. In other words, during the gate open period with the gate signal (hereinafter referred to as the gate "ON" period), the "OF"
F” and turns “ON” during the gate “OFF” period when there is no gate signal.

このように、ゲート“ON″期間以外の期間、スイッチ
回路8が“ON”することによりオペアンプ5の入力側
と出力側とがこの期間の間ショートされ、オペアンプ5
のゲインは、この期間はとんど1程度まで低下する。し
たがって、オペアンプ5は、バッファ動作をしてその出
力電圧は、はぼ入力端のバイアス電圧に固定される。そ
の結果、ゲート回路4が“OFF”している期間の間は
、オペアンプ5の出力には、ノイズがほとんどない安定
したレベルの信号が現れる。
In this way, when the switch circuit 8 is turned "ON" during a period other than the gate "ON" period, the input side and the output side of the operational amplifier 5 are short-circuited during this period, and the operational amplifier 5
The gain decreases to about 1 during this period. Therefore, the operational amplifier 5 operates as a buffer and its output voltage is fixed to the bias voltage at the input terminal. As a result, during the period when the gate circuit 4 is "OFF", a stable level signal with almost no noise appears at the output of the operational amplifier 5.

なお、抵抗R3,コンデンサCは、オペアンプ5の基準
レベル入力側と接地間に直列に挿入されているバイアス
回路である。また、ゲート回路4゜スイッチ回路8等は
、例えば、アナログスイッチ回路が使用され、オペアン
プ5.インバータ9等とともにIC化可能なものを使用
して、磁気ヘッド読出し回路全体をIC化して構成する
ことができる。
Note that the resistor R3 and the capacitor C are a bias circuit inserted in series between the reference level input side of the operational amplifier 5 and ground. Further, for the gate circuit 4° switch circuit 8, etc., an analog switch circuit is used, for example, and the operational amplifier 5. By using the inverter 9 and other components that can be integrated into an IC, the entire magnetic head reading circuit can be integrated into an IC.

以上説明してきたが、この実施例では、オペアンプを使
用して入力側と出力側をシロートシてそのゲインを1程
度まで下げているが、この発明は、必ずしもこのように
大きくゲインを低減させる場合に限定されるものではな
く、後段にノイズが伝達されても、それが悪影響を与え
ない程度にゲインを低減するようにすれば十分である。
As explained above, in this embodiment, an operational amplifier is used to connect the input side and the output side to reduce the gain to about 1. However, this invention does not necessarily apply when reducing the gain to a large extent like this. The present invention is not limited to this, and it is sufficient to reduce the gain to such an extent that even if noise is transmitted to the subsequent stage, it does not have an adverse effect.

したがって、スイッチ回路8に直列にある程度の抵抗値
を持つ抵抗を挿入してもよく、実施例のような接続形態
に限定されるものではない。
Therefore, a resistor having a certain resistance value may be inserted in series with the switch circuit 8, and the connection form is not limited to that of the embodiment.

また、実施例では、インバータとスイッチ回路により増
幅回路のゲインを低減させるように制御をしているが、
増幅回路のゲインの低減は、このような手段に限らず、
例えば、オペアンプの電源電圧を低下させる等、各種の
ゲイン低減手段を用いることができ、実施例に示す回路
に限定されるものではない。
In addition, in the embodiment, control is performed to reduce the gain of the amplifier circuit using an inverter and a switch circuit.
Reducing the gain of the amplifier circuit is not limited to these methods.
For example, various gain reduction means can be used, such as lowering the power supply voltage of the operational amplifier, and the present invention is not limited to the circuit shown in the embodiment.

「発明の効果コ 以」−の説明から理解できるように、この発明にあって
は、ゲイン低減回路を設けて、ゲート信号に応じて、ゲ
ート“OFF”期間の間、増幅回路のゲインを低下させ
て不用な出力信号を抑止することにより、ゲートが“O
FF”状態にある動作不用な期間のノイズレベルを低下
させて不用な信号が後段の回路に入力されないようにし
ているので、後段回路は、誤動作し難くなり、かつ正確
なレベルで入力信号を処理することができる。
As can be understood from the explanation of "Effects of the Invention", the present invention includes a gain reduction circuit to reduce the gain of the amplifier circuit during the gate "OFF" period according to the gate signal. By suppressing unnecessary output signals by
The noise level during the non-operating period in the "FF" state is reduced to prevent unnecessary signals from being input to the subsequent circuit, making it difficult for the subsequent circuit to malfunction and processing input signals at accurate levels. can do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の増幅回路を適用した一実施例の磁
気ヘッド読出し回路のブロック図である。 1・・・磁気f−プ、la・・・コントロールトラ・ツ
ク、2・・・磁気ヘッド、4・・・ゲート回路、5・・
・オペアンプ、6・・・コンパレータ、7・・・タイミ
ング発生回路、8・・・スイッチ回路、9・・・インバ
ータ。
FIG. 1 is a block diagram of a magnetic head readout circuit according to an embodiment to which an amplifier circuit of the present invention is applied. DESCRIPTION OF SYMBOLS 1... Magnetic f-pu, la... Control truck, 2... Magnetic head, 4... Gate circuit, 5...
- Operational amplifier, 6... Comparator, 7... Timing generation circuit, 8... Switch circuit, 9... Inverter.

Claims (1)

【特許請求の範囲】[Claims] (1)ゲート回路を介して入力信号を受け、ゲート信号
に応じて前記ゲート回路が開いている期間において得ら
れる前記入力信号を増幅して出力する増幅回路において
、前記ゲート回路が閉じている期間の増幅回路のゲイン
を前記ゲート信号に応じて低減するゲイン低減回路を設
けたことを特徴とする増幅回路。
(1) In an amplifier circuit that receives an input signal via a gate circuit, amplifies and outputs the input signal obtained during the period when the gate circuit is open according to the gate signal, and outputs the amplified signal during the period when the gate circuit is closed. An amplifier circuit comprising: a gain reduction circuit that reduces the gain of the amplifier circuit according to the gate signal.
JP63193148A 1988-08-02 1988-08-02 Magnetic head read signal amplification circuit Expired - Fee Related JPH0659016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63193148A JPH0659016B2 (en) 1988-08-02 1988-08-02 Magnetic head read signal amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63193148A JPH0659016B2 (en) 1988-08-02 1988-08-02 Magnetic head read signal amplification circuit

Publications (2)

Publication Number Publication Date
JPH0242805A true JPH0242805A (en) 1990-02-13
JPH0659016B2 JPH0659016B2 (en) 1994-08-03

Family

ID=16303084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63193148A Expired - Fee Related JPH0659016B2 (en) 1988-08-02 1988-08-02 Magnetic head read signal amplification circuit

Country Status (1)

Country Link
JP (1) JPH0659016B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104013U (en) * 1982-01-08 1983-07-15 三菱電機株式会社 AGC device
JPS6271916A (en) * 1985-09-26 1987-04-02 Ricoh Co Ltd Air/magnetic bearing type optical deflector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104013U (en) * 1982-01-08 1983-07-15 三菱電機株式会社 AGC device
JPS6271916A (en) * 1985-09-26 1987-04-02 Ricoh Co Ltd Air/magnetic bearing type optical deflector

Also Published As

Publication number Publication date
JPH0659016B2 (en) 1994-08-03

Similar Documents

Publication Publication Date Title
JP3112522B2 (en) Audio signal amplifier circuit
JPH0242805A (en) Amplifying circuit
US4086635A (en) Recording and reproducing apparatus with tape seed dependent on head selection
JP2828052B2 (en) Reproduction signal waveform control device for MR head
JP2774411B2 (en) Control signal reproducing circuit and magnetic recording / reproducing apparatus having the same
EP0468472A1 (en) Recording/reproducing circuit for disk apparatus
US3443038A (en) Recording system with signal return circuit for allowing the use of certain filters and amplifiers in both record and reproduce modes
JPH075579Y2 (en) Playback device with built-in solid-state memory
SU1543453A1 (en) Device for reducing noise level in transcribing phonograms
JP2790049B2 (en) Recording device
JPH054084Y2 (en)
KR970011126B1 (en) Audio signal recording and reproducing apparatus
JP2769048B2 (en) Read / write amplifier
KR100256013B1 (en) Digital signal processing device
KR910002117Y1 (en) Low-pass filter circuit of double deck cassette
JPH0713090Y2 (en) Data recorder
KR920004163Y1 (en) Dubbing recording device for double deck
KR910002031Y1 (en) Remaining signal removal circuit on viss rocording
JP2828827B2 (en) Recording and playback device
KR870001155Y1 (en) Audio signal recording circuit using pseudo image synchronization signal
JPH0253262A (en) Video signal recording circuit for video tape recorder
JPH04321903A (en) Magnetic recording/reproducing device
JPS5982607A (en) Video head circuit
JPH0520786A (en) Information signal output device
JPH06104669A (en) Automatic gain control circuit and data storage device using the circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees