JPH0243245B2

JPH0243245B2 -

Info

Publication number: JPH0243245B2
Application number: JP3575285A
Authority: JP
Priority date: 1985-02-25
Filing date: 1985-02-25
Publication date: 1990-09-27
Also published as: JPS61196414A

Description

【発明の詳細な説明】産業上の利用分野本発明は磁気記録再生装置の高密度記録に対応
した多チヤンネル薄膜磁気ヘツドの配線装置に関
するものである。

従来の技術最近の磁気記録再生装置では、記録線密度及び
トラツク密度の著しい向上に伴ない記録及び再生
ヘツドに薄膜タイプが広く使用されつつある。コ
ンピユータ用の磁気テープ装置やオーデイオ用の
コンパクトカセツトテープレコーダにおいて、高
密度化や高品質化を目的として多チヤンネルデイ
ジタル記録が急速に進んでいる。この結果磁気ヘ
ツドには狭トラツク、多チヤンネル化が強く要求
され、これを実現する薄膜磁気ヘツド技術の向上
は近年著しいものがある。

薄膜磁気ヘツドの多チヤンネル化に伴なうチヤ
ンネル間距離の短縮化により、ヘツドチツプ上の
配線、特に外部回路との電気的接続を容易にする
目的からリード引出し線の構造が重要となつてく
る。従来の引出し線パターンでは、チヤンネル間
の電気抵抗値に大きな偏差を生じ、外部回路によ
り、チヤンネル毎の補正が必要となつている。今
までリード引出し線構造に関して最適設計された
薄膜磁気ヘツドの事例はない。

以下図面を参照しながら従来の多チヤンネル薄
膜磁気ヘツドの配線装置について説明を行なう。
第５図は再生用に使用されるｍチヤンネルの磁気
抵抗効果型磁気ヘツド（以後MRヘツドと呼ぶ）
で説明する。第５図のMRヘツドは基板上での磁
気抵抗効果素子（以下MREと呼称する）と引出
し線構造の配列を一例として示したものであり、
最終ヘツド構造とするためのその他の構成部材、
最終形状は省略してある。

第５図において、１は基板であり、Mn−Zn単
結晶フエライト等の強磁性体が使われる。基板１
上にはSiO₂などの第１の絶縁層（図示せず）が
形成され、この上に共通接地線６が形成された
後、SiO₂などの第２の絶縁層（図示せず）が付
着される。この第２の絶縁層上に必要な形状寸法
にパターニングされたｍチヤンネル分のMRE２
（２₁，…，２_o，…，２_n）が配列されている。
MRE２は一軸磁気異方性を有するNi−Fe膜など
の強磁性薄膜から成つている。ｍチヤンネル分で
全トラツク幅Ｗとなる。MRE２の各チヤンネル
でのMREには電極端子３（３₁，…，３_o-1，３_o，
…，３_n）と４（４₁，…４_o-1，４_o，…，４_n）
とがそれぞれ形成される。一点鎖線内は磁束セン
サ部としての上記したMRE２と電極端子３，４
で構成され、総称して磁束センサ部１０とする。

電極端子３の各端子は第２の絶縁層に形成され
たそれぞれのスルーホール５を通じ共通接地線６
に接続されている。二点鎖線で囲まれた領域はワ
イヤボンデイング用のパツドエリア１１で磁束セ
ンサ部１０の電極端子３のそれぞれの端子と一対
を成してパツド７（７₁，…，７_o-1，７_o，…，
７_n）が形成される。このパツド７は基板１上で
トラツク幅方向のほぼ全幅に亘つて一定のピツチ
間隔で整列している。パツドエリア１１内の両端
部に共通接地線６のパツド６₁，６₂も構成され
る。磁束センサ部１０とパツドエリア１１を連結
する引出し線８はそれぞれのチヤンネルでの電極
端子３（３₁，…３_o-1，３_o，…，３_n）とパツド
７（７₁，…，７_o-1，７_o，…，７_n）を結ぶもの
で、各引き出し線８₁，…８_o-1，８_o，…，８_nで
構成される。

各チヤンネルの引出し線８（８₁，…，８_o-1，
８_o，…，８_n）は第５図に示す様に電極端子３を
パツド７との間でMRE２に垂直に伸びる直線と、
この直線と角度θ＝45゜を有する斜線で構成され
ている。尚、この角度θは135゜の場合もある。パ
ツドの線幅Ｄをそれぞれ一定とすると、第５図の
場合の引出し線の斜線部線幅はＤ／√２（直線部
線幅はｄ）となる。

以上のように構成された高密度記録再生用の多
チヤンネル薄膜磁気ヘツドではヘツド駆動回路の
簡易化、コスト低減の目的からヘツドチツプ上で
全チヤンネル抵抗の均一化と低電圧駆動の実現が
強く要求される。さらに記録・再生時の発熱を抑
制する目的から低抵抗化も要求される。

発明が解決しようとする問題点しかしながら、上記従来のリード引出し線の構
造では各チヤンネルの抵抗値の偏差が本質的に大
きい。パツド７のピツチ間隔、パツド幅Ｄ、リー
ド引出し線の直線部線幅ｄ、さらにはMRE２の
各チヤンネル間のトラツクピツチなどのすべてが
適切でないと、各チヤンネルの抵抗値偏差が発生
する。従来ではこれらの一連の最適設計が行なわ
れていないため、例えばMRE２のトラツクピツ
チ80μｍ、ｄ＝17μｍ、Ｄ＝100μｍパツド間距離
20μｍ、チヤンネル数ｍ＝20、磁束センサ１０と
パツドエリア１１との間隔を約2.7mmとする一般
的なデイメンジヨンにおいて引出し線８の最大
（第５図の場合引き出し線８₁）と最小（引き出し
線８₂₀）の抵抗値比は約２倍となる。チヤンネル
抵抗の不揃いは外部駆動回路で均一化のためのチ
ヤンネル補正を余儀なくされ、チヤンネル数が多
い程、補正工程は繁雑となり、再生出力、記録レ
ベル変動要因にもなつている。

本発明は上記問題点に鑑み、全チヤンネル抵抗
を均一化にし、かつ低抵抗化と並行して最稠密パ
ターン設計が容易で形状の微小化を図ることので
きる多チヤンネル薄膜磁気ヘツドの配線装置を提
供するものである。

問題点を解決するための手段上記問題点を解決するために本発明は再生ヘツ
ドでのMRセンサ部又は記録ヘツドの薄膜コイル
部とワイヤボンデイング用のパツドエリアとを結
ぶものであり、その構造は直線部とこの直線に対
して傾斜角45゜又は135゜の斜線部との組合わせ或
いは直線部と45゜及び135゜の両方の斜線部との組
合わせを基本とし、(1)上記斜線部の線幅を直線部
の線幅の√２倍とし、かつ(2)各チヤンネルでのパ
ツドピツチ及び引出し線の直線部の隣接するピツ
チ間隔をそれぞれＴ，P′とするとＴ＝2P′の関係
とすることである。

作用本発明は上記構成手段のうち、引出し線パター
ン形状の斜線線幅を直線線幅の√２倍とすること
によつて全チヤンネルに亘るチヤンネル抵抗が全
く等しくなり、かつＴ＝2P′の関係で最稠密実装
が実現できる。また直線部のピツチ間隔P′を考慮
して実現可能な限り、直線部の線幅を増大するこ
とによつて各チヤンネル抵抗値を容易に低減でき
る。本発明の構成によると、引出し線の製造工程
において各チヤンネルに亘る膜厚分布誤差、線幅
誤差を無視すれば、各チヤンネル間の抵抗値偏差
が除去され、抵抗補正回路は不必要となり、そこ
で消費されるエネルギーをゼロとすることができ
る。また最稠密パターン化によりヘツドチツプ形
状は小さくなり、システム装置の小型化に大きく
寄与すると共に、引出し線長の短縮化に伴ない、
外乱ノイズや浮遊容量による信号品質の劣化を防
ぎ広帯域に亘つての良好な記録・再生が可能とな
る。低抵抗化はMR再生ヘツドや薄膜コイルを有
する記録ヘツドの低電圧駆動を容易なものとし、
さらにMRヘツドでは熱雑音を低減せしめるもの
である。

実施例以下本発明の一実施例について図面を参照しな
がら説明する。第４図は本発明の概念を示す平面
図で、往復記録再生可能な磁気テープ装置を示
す。同図は磁気テープ８０のテープ全幅Ｈに対
し、記録及び再生用の全トラツク幅Ｗなる片面記
録・再生での記録ヘツド又は再生ヘツドチツプ上
でのレイアウトの概念とフレキシブルワイヤやプ
リント基板等の外部回路との接続部材６０との相
対関係を示している。第４図において、２０はヘ
ツドチツプ基板（以下基板という）、３０は記録
ヘツドの場合は薄膜コイル部で、再生ヘツドの場
合は磁束センサ部となる。４０はワイヤボンデイ
ングのためのパツドエリア、２７は本発明の主要
部であり、薄膜コイル部３０（又は磁束センサ
部）とパツドエリア４０とを連結する引出し線で
あり、その本数はチヤンネル数又はその２倍に等
しい。パツドエリア４０は基板２０上のほぼ全幅
に広がつていて、接続部材６０上の導体７０と１
チヤンネルごとのボンデイングを容易にしてい
る。

第１図は本発明の一実施例における再生用の多
チヤンネル薄膜磁気ヘツドの配線装置のチツプ上
での引出し線構造を主体として示している。最終
ヘツド構造とするための構成部材は省略してあ
り、最終形状を示すものではない。

第１図において、２０はMn−Zn単結晶フエラ
イト、Ni−Znフエライト等の高透磁性の基板で
あり、この基板２０にはSiO₂などの第１の絶縁
層（図示せず）が形成され、全チヤンネルの共通
接地線２５がパターニングされた後、スルーホー
ル２４を形成するようにSiO₂などの第２の絶縁
層（図示せず）が付着される。第２の絶縁層上に
チヤンネル数に等しいｍ個のMRE２１（２１₁，
２１₂，…，２１_n）が必要な形状、ピツチで配列
されている。MRE２１は周知の如く一軸磁気異
方性を有するNi−Fe膜などの強磁性薄膜から成
つている。ｍチヤンネル分で第４図に示した全ト
ラツク幅Ｗとなる。MRE２１の各チヤンネルで
のMREにはMREに垂直に伸びる電極端子２２
（２２₁，２２₂，…，２２_n）と２３（２３₁，２
３₂，…，２３_n）とがそれぞれ形成されている。
電極端子２３は第２の絶縁層に形成されたスルー
ホール２４を通じて共通接地線２５に接続され
る。一点鎖点内領域は主に上述したMRE２１と
電極端子２２，２３で構成され、総称して第４図
で説明した如く磁束センサ部３０とする。二点鎖
線で囲まれた領域はヘツドチツプと外部回路とを
ワイヤボンデイング等で接続するためのパツドエ
リア４０である。パツドエリア内には磁束センサ
部３０の電極端子２２のそれぞれの端子と一対を
成す様に、チヤンネル数に等しいパツド２６（２
６₁，…，２６_n）が配列されている。パツド２６
は必要に応じて厚膜形成され、バンプやビームリ
ード構造とすることもできる。上記磁束センサ部
３０とパツドエリア４０とを連結する配線群とし
て、チヤンネル数に等しい数の引出し線２７（２
７₁，…，２７_n）が形成されている。なおバンプ
エリア４０内には共通接地線２５のパツドも形成
されている。電極端子２２及び２３、引出し線２
７、パツド２６などの製造プロセスではAl、
Au、Cuなどの導体薄膜を付着後、同一プロセス
にてパターニング形成される。

以上の様に構成された多チヤンネル薄膜磁気ヘ
ツドの配線装置について説明する。本発明は第４
図に示した如く全チヤンネルのトラツク幅をＷと
し磁束センサ部３０からのリード引出し線をワイ
ヤボンデイング等の外部回路への接続可能な寸法
まで基板２０のほぼ全幅に広げるに際し、引出し
線２７の最適パターン化を図り、全チヤンネルの
チヤンネル抵抗を均一にし、かつ最稠密構造とし
てヘツドチツプの小型化を目的とするものであ
る。

第１図においてMRE２１は一定のピツチＰで
ｍ個配列されている。磁束センサ部３０内の電極
端子２２，２３及びパツドエリア４０内のパツド
２６の形状、膜厚等は全チヤンネルで同一のもの
となつている。各チヤンネルの引出し線２７は線
幅ｄなる直線部と、線幅Ｓなる斜線部から構成さ
れ、斜線部、傾斜角はθ＝45゜又は135゜（第１図の
場合は45゜のみ）である。直線部の隣接チヤンネ
ルとのピツチはP′であり、第１図の構成例では
MRE２１と同一ピツチ（P′＝Ｐ）となる。線間
距離はｒである。つまりP′＝ｄ＋ｒとなる。引出
し線２７の直線部の一端は電極端子２２と、斜線
部の一端はパツド２６とそれぞれ接続している。
パツド２６の線幅はＤ、パツド間距離はＧであ
る。従つて各チヤンネルのパツドはＴ＝Ｄ＋Ｇな
るピツチでトラツク幅方向に整列している。各チ
ヤンネルの引出し線２７の斜線部とパツド２６と
の接続状態は、例えば第３チヤンネルで説明する
と側線ABはパツド２６₃の一方の側線ECの延長
線とＢで交わる。BC間の距離をΔXとする。他
方の斜線部側線FJはパツド側線KJとパツドエリ
ア４０の境界線上のＪで交差する。

ここで以上の様な引出し線パターンにおいて次
の条件を設定する。

(1) 引出し線２７の各チヤンネルにおける直線部
線幅ｄと斜線部線幅Ｓとの間にＳ＝√２ｄとす
る。

(2) 斜線部側線ABとパツド側線ECとの交点Ｂと
パツドエリア４０との間隔ΔXをΔX＝Ｄ−2d
とする。

(3) 引出し線２７の直線部ピツチP′とパツド２６
のピツチＴとの間にＴ＝2P′を満足させる（従
つてＴ＝2Pも満足する）。

以上の条件設定のうち(1)、(2)の条件から全チヤ
ンネルのチヤンネル抵抗を等しくすることがで
き、(3)の条件から引出し線の直線部と斜線部との
変曲点、例えば第３チヤンネルではＡとＦ点のす
べてがα＝135゜の直線上に並ぶ。すなわちスペー
ス利用効率（特にトラツク幅方向）の高い最稠密
パターンが実現できることを意味している。また
隣接チヤンネル間の直線部の長さの変化量はＴ−
P′となる。

例えば、P′＝80μｍ、ｄ＝40μｍ、ΔX＝40μｍ
とすれば、一義的にＤ＝120μｍ、Ｇ＝40μｍ、ｒ
＝40μｍ、Ｓ＝56.6μｍが決定される。また実装プ
ロセスにおいて斜線部の線間距離やパツド間隔を
広げる場合はΔXをコントロールして簡単にパタ
ーン設計ができる。例えばP′＝80μｍ、ｄ＝40μ
ｍ、ΔX＝０とすればＤ＝80μｍ、Ｇ＝80μｍ、ｒ
＝40μｍ、Ｓ＝56.6μｍとなる。

引出し線の各チヤンネル抵抗値を低減するため
には、上記(1)〜(3)の３つの条件を満たしながら実
装プロセスの可能な限り直線部線幅ｄを大きくす
るか、その長さを短かくする。第１図に示す様に
第ｍチヤンネルの直線部をゼロとすることが可能
でありヘツドチツプ寸法を小型にできる。

チヤンネル数が多くなりm′（m′＞ｍ）となると
斜線部の傾斜角は第１図の如くすべてθ＝45゜と
は限らず第１チヤンネルから或るチヤンネルまで
のθは135゜（従つてα＝45゜）とし、それ以後第
m′チヤンネルまでθ＝45゜とすることは本発明の
最適パターン設計の目的からして、チヤンネル数
に無関係に設計の自由度を拡張することを意味す
る。

第２図は、第１図における共通接地線２５を基
板２０上に設置しないでMRE２１の両端電極端
子２２（２２₁，…，２２_n）と２８（２８₁，…，
２８_n）が共にそれぞれ引出し線２７（２７₁，
…，２７_n）と２９（２９₁，…，２９_n）に接続
されて電気回路的にパツドエリア４０へ導びかれ
た構成を示すもので、第１、第２、第３チヤンネ
ルを示している。つまり各チヤンネルのMRE２
１に２本の引出し線を有するタイプである。パツ
ドエリア４０内には引出し線２９に対応してパツ
ド３１（３１₁，…，３１_n）が形成されている。
この場合の引出し線パターンの最適設計は第１図
に示した構成と同一の思想に基づいて、直線部と
傾斜角θ＝45゜又は135゜の斜線部で形成されてい
る。MRE２１の配列ピツチをＰとし、パツド２
６、及び３１の一つ一つの配列ピツチを第２図に
示す如くＴとしパツド幅をＤ、パツド間距離をＧ
（従つてＴ＝Ｄ＋Ｇ）とする。引出し線２６，２
９の斜線部とパツド２６，３１との接続は第２図
に示した例では、引出し線２９の斜線部側線AB
とバンプ３１の側線ECの延長線とがＢ点で交差
し、BC間距離がΔXとなる。他方のそれぞれの
側線FJとKJはパツドエリア４０の境界上のＪ点
で交差する。各チヤンネルの引出し線２７，２９
の直線部の線幅はｄ、斜線部線幅はＳとする。

以上の引出し線パターンにおいて次の条件を設
定する。

(1) 各チヤンネルにおける直線部線幅ｄと斜線部
線幅Ｓとの間にＳ＝√２ｄの関係をつくる。

(2) 各チヤンネルの一方の引出し線（第２図では
引き出し線２９）でのΔXをΔX＝Ｄ−2dとす
る。

(3) 引出し線２７，２９の直線部線間距離をすべ
て等しくｒとする。

(4) 直線部のピツチP′＝ｄ＋ｒをMRE２１の配
列ピツチＰの1/2とする。

(5) 直線部のピツチP′をパツドの配列ピツチＴの
1/2とする（従つてP′＝１／２Ｐ＝１／２Ｔ）。

以上の条件設定のうち(1)、(2)の条件で各チヤン
ネルの２本の引出し線２７，２９の抵抗値の和が
全チヤンネルにおいて等しくなる。(3)、(4)、(5)の
条件から引出し線の直線部と斜線部との変曲点の
すべてがα＝135゜、直線上に並ぶ。従つてスペー
ス利用効率の最も高い最稠密パターンが実現でき
る。さらに隣接する直線部の長さの変化量はＴ−
P′となる。

例えばP′＝40μｍ、ｄ＝20μｍ、ΔX＝20μｍと
すればＤ＝60μｍ、Ｇ＝20μｍ、ｒ＝20μｍ、Ｓ＝
28.3μｍとなる。

実装プロセスにおいて実現可能なレベルで直線
部線幅ｄ及び長さΔXなどをコントロールして最
適パターン化を図ることができるのは第１図に示
した構成のものと同じである。またチヤンネル数
が多くなつた場合、θ＝135゜の引出し線２７，２
９の斜線部を導入することにより最適化パターン
が可能であることも第１図に示した構成のものと
同じである。

第３図は本発明を磁気誘導型多チヤンネル薄膜
記録ヘツド又は記録再生兼用ヘツドに適用したも
のである。同図において薄膜コイル部３０を除い
て第１図の再生ヘツドと同じ構成であり、同一個
所には同一番号を付してある。薄膜コイル部３０
はトラツクピツチＰで薄膜コイル素子３２（３２
_１，３２₂，…，３２_n）がｍチヤンネル数だけ配
列されている。各チヤンネルの記録ヘツドは下部
磁性層を基板２０、上部磁性層を磁気ポール３３
とした両磁性層間に電気的に絶縁された形で導電
体薄膜コイル素子３２がパターン形成されてい
る。基板２０上には第１の絶縁層（図示せず）が
付着され、この上に共通接地線２５が形成され
る。この共通接地線２５上にはスルーホール３４
を有する第２の絶縁層があり、スルーホール３４
を通して各チヤンネルの薄膜コイル素子３２の一
端と共通接地線２５とが接続している。

第３図の構成における引出し線２７のパターン
は、第１、第２チヤンネルの斜線部の傾斜角をθ
＝135゜、それ以後の各チヤンネルの傾斜角をθ＝
45゜とした一実施例である。引出し線２７のパタ
ーン設計条件は第１図に示した再生ヘツドの場合
と同一である。

以上の様に引出し線の最適設計条件は記録・再
生ヘツドの種類に問わず、またチヤンネル数に無
関係に成立するものである。

発明の効果本発明の効果を以下まとめて列挙する。

(1) 多チヤンネル薄膜磁気ヘツドのヘツドチツプ
上における各チヤンネルの電圧抵抗値が全トラ
ツクに亘つて等しくなる。この結果外部回路に
よる各トラツクでの電気抵抗補正手段が不必要
となり、大幅な製造コスト低減を図ることがで
きる。

(2) 外部抵抗補正回路が除去できることから駆動
電圧の低電圧化が実現できる。

(3) 引出し線は直線部と45゜又は135゜傾斜の斜線
部のみから構成されているのでホトマスク設計
が極めて容易である。

(4) 引出し線の直線部と斜線部との交差点がすべ
てのチヤンネルに亘つて傾斜角45゜又は135゜の
直線上に配列され、引出し線パターンとしては
最稠密となる。従つて引出し線のチツプ上での
占有面積が小さくでき、ヘツドチツプの小型化
が図れる。又引出し線の短縮に伴ない外部から
の雑音や浮遊容量などの影響を受けにくく、高
品質の記録・再生が可能となる。

(5) 全チヤンネルの電気抵抗を均一化を保証しつ
つ、抵抗値を低減せしめる自由度が大きく、製
造プロセスの能力に合わせて最適設計が可能で
ある。

(6) 製造能力の向上に伴ない、隣接の直線部との
スペーシングを小さくして引出し線の直線部の
線幅を拡大することで低抵抗化を図ることが可
能である。この低抵抗化は低電圧駆動と熱雑音
の低減に大きな効果を発揮する。

【図面の簡単な説明】

第１図、第２図は本発明の一実施例における多
チヤンネル薄膜磁気ヘツドの配線装置の平面図、
第３図は他の実施例としての多チヤンネル薄膜記
録ヘツドの配線装置の平面図、第４図は本発明の
概念を説明するための平面図、第５図は従来の多
チヤンネル薄膜再生ヘツドの配線装置の平面図で
ある。２０……基板、２１……磁気抵抗効果素子、２
２，２３……電極端子、２４，３４……スルーホ
ール、２５……共通接地線、２６，３１……パツ
ド、２７……引出し線、３０……磁束センサ部、
３２……薄膜コイル素子、３３……磁気ポール、
４０……パツドエリア、６０……接続部材、７０
……導体、８０……磁気テープ。

Claims

【特許請求の範囲】１基板の一方の端縁部に沿つてトラツク幅方向
にピツチＰの間隔でチヤンネル数の再生用磁気抵
抗効果素子或いは記録再生用薄膜コイル素子が配
列され、一方上記基板の他方の端縁部に沿つて上
記素子の配列方向と平行に上記基板のほぼ全幅に
亘つてチヤンネル数分のボンデイングパツド部を
パツド線幅Ｄ、ピツチＴの間隔で配列し、各チヤ
ンネルで上記素子と上記パツド部とを連結する複
数本の引出し線群を有し、上記各引出し線は線幅
ｄの直線部と上記直線部に対して傾斜角45度又は
135度の斜線部とで組合わされることを基本とし、
一端が上記パツド部に接続する上記斜線部線幅を
√２ｄとし、かつ上記斜線部の線幅を構成する一
方の側線のみが、対応接続するパツドの一方の側
線の延長線上にΔX＝Ｄ−2dの距離で交差し、か
つ上記引出し線直線部の配列ピツチP′に対し、上
記各素子から延びる引出し線数が１本の場合は
P′＝Ｐ＝Ｔ／２、２本の場合はP′＝Ｐ／２＝Ｔ／２を
満たし、かつ隣接する上記引出し線直線部の長さの変
化量をＴ−P′としたことを特徴とする多チヤンネ
ル薄膜磁気ヘツドの配線装置。