JPH0243372B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は位相変調回路、特にエツジ変調回路ま
たはパルス時間幅変調回路に関するものである。
このような位相変調回路は、主として通信装置お
よび精密試験装置に使用されている周波数シンセ
サイザ回路およびアナログデイジタル変換器に応
用されている。

一般に、位相変調器は既知であり、例えば米国
特許明細書第2441418号には３つの例が記載され
ている。これら例の回路は、すべてアノード（陽
極）回路に微分変成器を有する第１の３極管と、
この３極管のグリツドに接続した鋸歯状波発生器
と、そのカソード（陰極）に接続した変調管とを
具える。この変調管は第２の３極管を具え、この
真空管のグリツド―カソードバイアス、およびこ
れによつて定まる第２の３極管の導電率を外部か
ら供給した変調信号によつて変化させる。この第
２の３極管のアノードを第１の３極管のカソード
に接続することによつて、第２の３極管により変
調信号に応じて第１の３極管の導電率を制御す
る。コンデンサを第２の３極管のアノード―カソ
ード電流回路と並列に接続する。このコンデンサ
によつて第１の３極管が導通状態になることによ
る電荷を蓄積する。連続する鋸歯状波間のインタ
ーバル期間中に、このコンデンサの電荷は第２の
３極管および／またはコンデンサに並列に接続さ
れた抵抗を経て放電される。

動作中、第２の３極管に供給した変調信号によ
つてこの管のグリツド―カソードバイアスが変化
し、またそれによつて第１の管のバイアスが変化
し、従つて、第１の３極管が供給した鋸歯状波の
値で導通を開始する臨界値または時間が変化す
る。第１の管の電流の流れ始める点を変調信号に
よつて変化する場合、変成器内に出力パルスが生
じる時間も鋸歯状波の前縁および後縁に対応して
変化する。

この種既知回路の欠点は以下の通りである。即
ち、このコンデンサが大きな値を持つ場合、この
回路中に変化が起ると平衡状態に回復する為には
沢山の鋸歯状波のサイクルが必要となり、このよ
うな平衡状態の回復の遅延によつて回路の高速お
よび正確な動作に対して不適当なものとなる欠点
がある。また、この既知の回路では、鋸歯状波発
生器は自走タイプである為、変調信号のサンプリ
ングが固定されると共に、外部から制御すること
ができない欠点がある。更にまた、この種既知の
位相変調器では鋸歯状波発生器にノイズが発生す
る欠点があり、このノイズによつて変調信号のレ
ベルの検出に悪影響を与える欠点があり、また、
このノイズは変調信号入力にも発生し、これによ
つて第１の３極管に供給されるバイアスに変化を
もたらし、その結果、安定度および変化への応答
性に悪影響が及ぶ。

その他の既知のエツジ変調器回路は比較器を用
いてランプ信号の値と変調信号と比較している。
この信号は可変のスレシヨールド値として作用
し、この信号によつて比較器の出力がその状態を
変化する時間を決定している。これら既知のエツ
ジ変調器は変調信号中のノイズおよびランプ信号
発生器中に生じるノイズの両者による悪影響を受
ける。更にまた、一般にこれら既知の変調器の回
路を集積回路として構成するには不適当である。

本発明の目的は従来既知のパルス／エツジ変調
器が有している種々の欠点を除去したエツジ変調
回路を提供することである。

本発明位相変調回路の特徴は特許請求の範囲に
記載の如くである。

本発明による位相変調回路においては、ランプ
信号発生器をタイミング信号のエツジを受信した
時のみ作動させるので、従来の変調器の自走型鋸
歯状波発生器のランプ信号と比較して、ランプ信
号を低容量のコンデンサを用いて極めて高速にす
ることができる。その結果実質的にノイズが発生
しない。ランプ信号を発生させる規定の基準電圧
を有することによつて、基準電圧に対応するレベ
ルから発生させたランプ信号に相当する基準エツ
ジ位置に関して、出力エツジ信号の位相を進ませ
たり遅らせたりするための変調信号を変化させる
ことができる。

本発明の一実施例では、ランプ信号発生器にコ
ンデンサと、タイミング信号のエツジを受信して
このコンデンサの一方の電極に接続することがで
きる定電流源と、このコンデンサの他の電極に基
準電圧を発生させる手段とを具え、変調信号をコ
ンデンサの他方の電極にも供給する。繰返し可能
なランプ信号の傾斜を発生させる為に、コンデン
サに供給する一定電流を精密に制御する必要があ
ると共に、この一定電流をカレントミラー回路か
ら適切に取り出す。

定電流源の全電流消費は、ランプ信号の発生お
よび次のタイミング信号の受信の後の期間中に電
流源をオフすることによつて減少することができ
る。上述の期間中に電流源をオン・オフすること
によつて不所望な電圧過渡現象が生じる場合、こ
の過渡現象は電流源をこの期間中電流抑制回路に
切換えることにより回避され得る。

このタイミング信号はマークとスペースの比が
等しいかまたは等しくないパルス状のクロツク信
号とすることができる。しかし乍ら、このタイミ
ング信号が明確に規定されたターンオン・エツジ
を有するならば、この信号が明確に規定されたタ
ーンオフ・エツジを有する必要はない。このよう
な信号によつて、連続するタイミング信号のター
ンオン・エツジ間にコンデンサを放電させるのに
十分な時間がない状態が生じることがある。この
問題はトリガー回路、例えばセツト／リセツトフ
リツプフロツプまたはＤ型フリツプフロツプを設
けることによつて回避することができる。この回
路には、タイミング信号エツジを受信するための
一方の入力端子と、レベル検出器からの出力エツ
ジ信号を受信する為の他方の入力端子と、ランプ
信号発生器の制御入力端子に接続した出力端子と
を設ける。この回路を有するトリガー回路によつ
て、タイミング信号のエツジに応じてターンオン
制御信号を発生すると共に、出力エツジ信号に応
じてターンオフ信号を発生するので、これによつ
て、次のランプ信号の発生の準備期間中にコンデ
ンサを完全に放電させることができる。

変調信号入力部で発生するノイズを防止するた
めに、変調信号供給部の出力インピーダンスを低
インピーダンスのものとする。

また、ランプ信号発生器をLOCMOSまたは
CMOS技術を駆使して集積回路として構成する
ことができる。これにより、この発生器を廉価に
製造することができると共に最適設計特性で作動
させることができる。

以下図面を参照し乍ら本発明を詳細に説明す
る。

ここで、各図面における共通の回路素子には共
通の番号を付すものとする。

先ず、第１図および第２図について説明する
と、入力端子１０は入力クロツク波形（第２ａ
図）を受信し、これによつてスイツチ１１を作動
させる。図において、クロツク入力信号が
“High”（以下“Ｈ”と称す）の時スイツチ１１
を閉路させ、“Low”（以下“Ｌ”と称す）の時
開路させる。コンデンサ１２をこのスイツチ１１
の接点間に接続する。このスイツチの一端に適当
な定電流源１３を接続すると共に、他端に変調信
号を受信するための一対の端子１４，１５の一方
の端子１４を接続する。この変調信号はアナログ
信号形態である。コンデンサ１２および定電流源
１３の接続点をレベル、またはスレシヨールド検
出器１６の入力端子に接続し、この検出器の出力
端子１７より被変調出力信号が出力される。

クロツク信号が“Ｈ”となることによつてスイ
ツチ１１は開路となるので、定電流源１３によつ
てコンデンサ１２を充電する。コンデンサの両端
の電圧は第２ｂ図の波形で表わすように直線状に
増大するようになる。変調信号（第２ｃ図）を端
子１４，１５に供給し、ここで、波形第２ｂと効
果的に合成され波形第２ｄの信号が形成される。
この信号をレベル検出器１６に供給する。この信
号の電圧が内部スレシヨールド電圧V_Tに等しく
なると、このレベル検出器１６より出力波形第２
ｅが出力され、この信号はこれと対応するクロツ
ク信号の立ち上り縁に関してΔT₁，ΔT₂等だけ遅
延されているものである。入力クロツク信号が
“Ｌ”レベルになるスイツチ１１が開路され、こ
れによつてこの変調回路がリセツトされる。この
ようにリセツトすることによつて、コンデンサ１
２は放電すると共に、電流が電圧源Ｖ＋に流れ
る。

レベル検出器１６が動作する瞬時は、 V_T＝V_c＋V_sである。

ここで、V_cはコンデンサ１２の両端間の電圧
およびV_sはスレシヨールド瞬時における変調電
圧である。また、V_c＝Ｉ・ΔT／Ｃであり、ここで Ｉは電流源１３による電流の大きさであり、Ｃは
コンデンサ１２の容量である。

従つて、 ΔT＝Ｃ・V_T／Ｉ−Ｃ・V_s／Ｉ となる。

即ち、出力信号のエツジ（縁）は入力信号のエ
ツジに対して、スレシヨールド瞬時における変調
電圧の振幅に比例した量だけ遅延するようにな
る。

一定期間は固定の遅延を表わす。

第３図は第１図の回路の変形例を示す。第１図
の回路においては、スイツチ１１を開閉すること
により定電流発生源１３がオン・オフされてい
た。これによつて不所望な電圧の過渡現象が生じ
ていた。この問題を第３図において電流抑制回路
によつて回避することができる。この抑制回路は
ダイオード１９を定電流源１３とコンデンサ１２
の一端との間に接続することにより構成される。
第２のダイオード２０と第１のダイオード１９と
定電流発生源１３との接続点に接続する一方、切
換スイツチの可動接点２１にも接続し、この接点
２１をクロツク信号によつて制御する。この切換
スイツチの一方の固定接点２２を正の電圧ライン
V₊に接続すると共に、他方の固定接点２３を零
ボルトラインに接続する。動作において、クロツ
クパルス信号が“Ｈ”の場合、可動接点２１は接
点２２側に移動するので、ダイオード２０は非導
通状態となると共にコンデンサ１２はダイオード
１９を介して充電される。また、クロツク信号が
“Ｌ”の場合、可動接点２１は接点２３側に移動
すると共に電流源１３からの電流はダイオード２
０を介して零ボルトラインに抑制される。一方そ
の間に、コンデンサ１２は第１図に示すような回
路またはコンデンサの両端に接続された高抵抗に
よつて放電される。若し高抵抗が設けられるなら
ば、その値はランプ信号を発生させるようなもの
であつてはならないが、このコンデンサ１２が放
電するために十分なものでなければならない。

第４図は本発明の一実施例を詳細に表わす回路
図である。この回路図は、第１および３図のよう
な概念的な回路図と比べて反対のものであるの
で、ランプ信号は第２ｂ図で示すような負に向う
ランプ信号である。また、クロツク信号波形も反
対なので、第１，３図では正に向うエツジであつ
たが、負に向うエツジ（前縁または後縁）によつ
てコンデンサ１２が充電される。

第４図において、コンデンサ１２用の充電／放
電回路として、コンデンサ１２の両端間に接続し
たスイツチ１１と、コンデンサ１２の一方の電極
と正の供給電源（本例の場合、10Vである）との
間に第２のコンデンサ２５とを設ける。定電流源
１３を零ボルト電源ライン２７とコンデンサ１２
の他方の電極に接続されたスイツチ２８との間に
接続する。インバータ２９をクロツク信号入力端
子１０とスイツチ２８の制御入力端子との間に接
続する。

変調信号を端子３０に供給する。この端子３０
はコンデンサ３１および抵抗３２によつてコンデ
ンサ１２および２５の接続点３３に交流結合され
ている。抵抗３４，３５からなる分圧器を電源ラ
イン２６，２７間に接続する。この分圧器のタツ
プを抵抗３２を介して接続点３３に接続する。抵
抗３４，３５の抵抗値の比率をＲ：3Rに選んだ
ので、分圧器のタツプ、即ち接続点３３の電位は
7.5Vである。

また、コンデンサ１２の他方の電極をレベル検
出器１６に接続する。

上述した本例回路の動作を第５図の波形図を参
照して再び説明する。最初、変調信号がないもの
と仮定する。または変調信号は接続点３３が
7.5Vであると仮定する。

クロツクパルスが“Ｌ”になると、スイツチ１
１は開路され、スイツチ２８は閉路されるので、
それまで零ボルトであつたコンデンサ１２は定電
流源１３によつて充電され、＋7.5Vから開始し零
ボルトまで続く負に向うランプ信号を発生する
（第５ｂ図に実線で示す）。このランプ信号をレベ
ル検出器１６に供給する。ここではこの信号は
5Vの基準またはスレシヨールド電圧と考えられ
る。このランプ信号が5Vレベルを超えた瞬時に、
レベル検出器１６によつて第５ｃ図のエツジ３８
で表示した出力信号を発生する。

理論的には、接続点３３を電源２６に接続する
ことによつてランプ信号を10Vの電源電圧から開
始することができる。しかし、このようにする
と、基準レベルに対する変調信号の振幅の変化に
関連して、回路の動作における融通性が失われて
しまうので、本例では7.5Vとしている。

次に第５ｄ図および５ｅ図を参照し乍ら説明す
ると、クロツク信号を入力端子１０に供給する
時、接続点３３は7.5Vとなり、負に向うランプ
信号３８が発生する。このランプ信号３８がレベ
ル検出器１６の5.0Vのスレシヨールドレベルラ
インと交差することによつて正に向うエツジ３９
が発生する。変調信号によつて接続点３３の電圧
が上昇、例えば8.5Vとなると、ランプ信号、即
ち信号４０は8.5Vから開始し、5.0Vのスレシヨ
ールドレベルと交差し、その後正に向うエツジ４
１を発生する。これに対して、変調信号によつて
接続点３３の電圧が降下、例えば6.5Vとなり、
これによりランプ信号、即ち、信号４２は6.5V
から開始し、5.0Vのスレシヨールドレベルを早
期に交差して正に向うエツジ４３を発生する。従
つて、変調信号の振幅に依存して発生する正方向
のエツジは基準エツジより進むか、または遅れ
る。変調信号の振幅に関係なく、ランプ信号の傾
きは同一でなければならない。即ち、電流源１３
によつて生じる電流が同一であることを意味す
る。更にまた、接続点３３における7.5Vの安定
度に悪影響を与える変調信号入力端子３０でのノ
イズを減少させる為に、変調信号入力回路はコン
デンサ１２の充電中、充分低い電源インピーダン
スを有する必要がある。このことを考慮して、コ
ンデンサ２５の容量を一般に、コンデンサ１２の
ものより相当大きく、10から100倍大きく選んで
いる。また、変調信号源のインピーダンスが低い
ものであれば、コンデンサ２５の容量をコンデン
サ１２の容量に近いものにすることができる。こ
れらのコンデンサ１２および２５によつて容量性
分圧器を構成しており、これによつて接続点３３
の規定の7.5Vの安定化に寄与している。

コンデンサ１２の値を選定するに当つては、変
調器回路、電流源およびクロツク信号源の繰り返
し周波数の所望の感度を少なく共一部分、関連性
を持たせている。エツジ変調器を周波数シンセサ
イザまたは端子１７からの出力信号が周波数逓倍
されるような位相ロツクループで作動させる場
合、この変調器の変調指数を逓倍数だけ増大さ
せ、これによつて、端子３０に供給する変調信号
中の小さな変化分を迅速に検出するように回路全
体の感度を増大する。ピーク位相偏位（ラジア
ン）として規定される変調指数ｍは次式によつて
決定される。

ｍ＝2π（T_P／Ｔ） ここでT_Pは変調信号の偏位であり、Ｔは変調
器からの連続するエツジ信号間の位相角である。

例えば125MHzで動作し、無限に速い動作回路
を有する周波数シンセサイザの場合、理論的な最
大変調指数は変調器の繰返し周波数でπ（即ち、±
π）であるが、実際の回路ではこの変調指数は変
調器の繰返し周波数で１ラジアンが代表的であ
る。125MHzにおいては、8nsの波形におけるシフ
トは2πラジアンの位相シフトに等しいものであ
る。周波数シンセサイザに組込んだ変調器が所望
の変調指数、例えばπ以下、またはπ、またはπ
以上をこのような繰返し周波数（125MHz）にお
いて有することが可能なようにするために、この
125MHzの繰返し周波数を10⁴で分割して12.5KHz
の周波数を発生させる。この低い周波数（12.5K
Hz）を12.5KHzの基準の周波数と比較する。例え
ば12.5KHzにおける8nsの誤差（又はシフト）は
この周波数では小さな変調指数である。しかし、
この小さな変調指数（12.5KHzにおける）を10⁴ま
で増倍すると、この指数は125MHzにおいて大き
な変調指数となる。変調器の繰返し周波数におい
てπまたはそれ以下の変調指数でコンデンサの充
電により発生させたランプ信号は極めて速いもの
でなければならず、その結果、実質上ノイズに対
して感度を生じないものとなる。従つて、高速の
ランプ信号を設けることおよび低インピーダンス
源から変調信号を取り出すことの二点を組み合せ
ることによつて、この回路のノイズに対する影響
を大幅に軽減することができる。他方、この回路
の変調信号中の変動に対する感度を敏感にするこ
とができる。この変動によつて各々のクロツク信
号の発生時におけるランプ信号の開始レベルが変
化してしまう。

クロツク信号は均等なマーク／スペース比であ
る必要はない。事実、負に向うエツジが現われて
いる限りにおいては、各々の負に向うエツジに追
従する正に向うエツジは明確に規定される必要は
ない。同時にリセツトするスイツチ１１および２
８に対する臨界係数によりコンデンサが次の負に
向うエツジが到来する前に放電するようになる。

この臨界係数により変調器が広い周波数範囲に
亘つて作動できるようにした一実施例では、端子
１０Ａに供給したクロツク信号を受信するための
第１入力端子４５を有するフリツプフロツプ４４
（第４図）を設け、このフリツプフロツプ４４は
更に、レベル検出器１６の出力端子に接続した第
２入力端子４６と、端子１０に接続した出力端子
４７とを有する。この例では、フリツプフロツプ
４４はセツト／リセツトフリツプフロツプで入力
端子４５はセツト入力端子で、入力端子４６はリ
セツト入力端子である。従つて、クロツク信号の
負に向うエツジ（第５ａ図）によつてフリツプフ
ロツプ４４をセツトし、これの出力によつてスイ
ツチ１１を開路すると共にスイツチ２８を閉路す
る。これによつてコンデンサ１２を充電する。レ
ベル検出器１６の出力端子に正に向うエツジが現
われると、フリツプフロツプ４４がリセツトし、
これによつてスイツチ１１を閉路すると共にスイ
ツチ２８を開路する。従つてコンデンサ１２を抵
抗３２および分圧器を介して放電することができ
る。

他の実施例ではフリツプフロツプ４４はＤ型の
フリツプフロツプであり、端子１０Ａに供給した
クロツク信号を受信するように入力端子４５は接
続し、“１”信号をＤ入力端子（図示せず）に連
続的に供給すると共に、入力端子４６はリセツト
入力端子で前例と同様にレベル検出器１６の出力
端子に接続する。本例の動作は前述した実施例と
同一であるので動作の説明を省略する。

本発明のエツジ変調器は、あらゆる適当な技術
により製造することができる。電界効果トランジ
スタ、特に、コンプリメンタリCMOSまたは
LOC―MOS半導体装置を利用する集積回路とし
て好適に製造することができる。この半導体装置
による回路を第６図に示す。

第６図において図示の回路は３つの部分を具え
ているものと考えられる。即ち、コンプリメンタ
リ（相補）電界効果トランジスタを含む集積回路
として構成した定電流発生器およびスイツチと、
第２の部分として個別な回路素子から構成したラ
ンプ信号用コンデンサ１２を有する変調入力回路
と、第３の部分として、規定したスイツチングレ
ベルを有するゲートを具える集積回路のレベル検
出器、例えば比較器またはシユミツトトリガーで
ある。後者のトリガーは余り好適なものではな
い。その理由はオン・オフ間のヒステリシス現象
が存在するためである。

電流発生器およびスイツチにゲートおよびドレ
イン電極を相互に接続したＰ型FET５０を具え、
このFETを端子５１に接続すると共に、Ｐ型
FET５２のゲート電極に接続する。これらFET
５０および５２のソースをV_dd供給電源ライン５
３に接続する。第６図では外部抵抗である抵抗５
４を端子５１とV_SS電源ライン５６に接続した端
子５５との間に接続する。この抵抗５４によつて
FET５０を通れる電流を決定し、この電流はカ
レントミラー電流としてFET５２とＮ型FET５
７とを介してＮ型FET６０に流れる。FET６０
によつてこの回路の電流源を構成する。この電流
源をＮ型のFET５８，５９によつてスイツチン
グする。FET５８のゲートをクロツクパルス信
号入力端子１０に接続し、他方FET５９のゲー
トをインバータ６１を介して端子１０に接続す
る。FET６０のソースを電源ライン５６に接続
し、これのドレインをＰ型FET６２およびＮ型
FET６３から成る直列スイツチに接続する。

次に、FET６２，６３のソースを相互接続し、
この共通接続部をFET６のドレインおよび端子
６４に接続すると共に、FET６２，６３のドレ
インの共通接続部を端子６５に接続する。ランプ
信号用コンデンサ１２を端子６４，６５に接続す
る。

この回路の動作を以下に説明する。クロツク信
号入力端子１０が“Ｌ”の場合（第５ａ図）、
FET５８，６３は非導通となり、これと同時に
インバータの出力端子は“Ｈ”となり、これによ
りFET５９が導通し、FET６２は非導通となる。
この状態においてFET５０を流れる電流は二重
のカレントミラー回路によりFET６０までカレ
ントミラー電流として流れる。このミラー回路は
FET５０と５２およびFET５７と６０（FET５
９は導電している）によつて構成される。従つ
て、FET５７を通る電流によつてFET６０のゲ
ート回路に精密なバイアス電圧を印加することが
でき、このFET６０によつてコンデンサ１２に
精密且つ繰返し可能な電流を順次供給することが
できる。それは入力端子１０にクロツク信号を受
信して充電されるからである。ランプ信号電圧を
端子６４に接続したレベル検出器１６に供給す
る。

レベルが“Ｈ”のクロツク信号が入力端子１０
に現われると、FET５８，５９，６２，６３の
導通状態が変化するので、その結果、FET５７，
６０のゲートが新に導通したFET５８によつて
電源ライン５６に接続される。FET６２，６３
が導通し、FET６０ソース・ドレイン通路を経
てコンデンサ１２を放電する。次に、このコンデ
ンサ１２は次のクロツクパルスを受信すると充電
の準備が完了する。

FETの個数はFET５８，５９を省略すること
によつて減少できる。その理由は、これらFET
はこの回路の動作に必要なものではなく、只、こ
れらFETによつて電流源をオン・オフできるの
で電流消費を軽減できるからである。

また、FET５０および５２を省略することも
可能であると共に、抵抗５５を電源５３とFET
５７のドレインとの間に接続することもできる。

変調信号入力回路はコンデンサ３１を有し、こ
のコンデンサ３１を変調信号入力端子３０に接続
する一方、２個の抵抗７０，７１の接続点にも接
続する。これら抵抗によつてバツフア増幅器とし
て作動するNPNトランジスタ７２のベースバイ
アスを与える。このトランジスタ７２のエミツタ
を抵抗７３によつて電源ライン５６に接続し、こ
のトランジスタのコレクタをコンデンサ１２，２
５の接続点３３および電源ライン５３に接続した
抵抗７４に接続する。

この変調信号入力回路の動作において、変調信
号を端子３０およびコンデンサ３１を介してトラ
ンジスタ７２のベースに供給する。これによつて
コレクタ電流に変化を生じるので、通常7.5Vで
ある接続点３３の電位が変調信号に応じて変化す
る。第５図を参照して説明した如く充電が開始す
る電圧は変調信号の振幅に関連すると共に、予じ
め決めたランプ信号値から固定したレベルまでコ
ンデンサ２１を充電するのに必要な時間によつて
エツジ信号が与えられる（第５ｄ図および５ｅ図
参照）。

第６図の回路の回路素子の内、外部素子の値ま
たはタイプ番号を下記に示す。

V_dd ……＋19V V_SS ……OV 抵抗５４ ……20KΩ 〃７０ ……180KΩ 〃７１ …… 33KΩ 〃７３ ……2.2KΩ 〃７４ ……5.6KΩ コンデンサ１２ ……100pF 〃 ２５ ……2.2nF 〃 ３１ ……15μF トランジスタ ……BC549 クロツク周波数 ……125MHz 変調周波数 ……オーデイオ周波数 一般に、コンデンサ１２の値によつてランプ信
号の傾斜が決定され、適当な変調深さが得られる
ようにこの値を選択する必要がある。しかし乍
ら、この値はできる限り小さくしてノイズを誘導
しないようにする必要がある。

所望に応じて、図示のエツジ変調器を、バツフ
ア増幅器トランジスタ７２を積分器に組むことに
よつて周波数変調器内に形成することもできる。
このことはコンデンサ２５の値をより大き値、例
えば1μFに変換することにより実現できる。

また、変調器を位相比較器基準周波数のｎ倍の
周波数で動作するように周波数シンセサイザー中
に設ける場合、この変調器を断続することにより
消費電力を節約することができ、特に、変調周波
数を急速に変化し、クロツク入力を制御するの
で、総てのｎエツジの中から１個のみによつてこ
の変調器を作動させ、他のエツジ（ｎ−１）によ
つて変調器を禁止状態にする。この動作エツジは
周波数シンセサイザーの位相比較器を作動させる
エツジでもある。

第６図に示した回路では電流源はカレントミラ
ーを具えている。所望に応じてこの電流源に固定
バイアスのトランジスタを設けることもできる。
更に、FETが対称な装置の場合、これらのソー
スおよびドレインを前述の実施例と反対な方法で
接続することもできる。

【図面の簡単な説明】

第１図は本発明によるエツジ変調回路の概念を
説明するための線図的回路図、第２図は第１図の
各部の動作を表わす波形図、第３図は第１図回路
図の変形例の線図的回路図、第４図は本発明のエ
ツジ変調回路の一実施例の回路図、第５図は第４
図の回路の動作を表わす波形図、第６図は本発明
のエツジ変調回路をCMOS又はLOCMOS技術を
駆使して実現した回路の回路図である。 １０…クロツク信号入力端子、１１，２１〜２
３，２８…スイツチ、１２…ランプ信号用コンデ
ンサ、１３…定電流源、１４，１５，３０…変調
信号入力端子、１６…レベル検出器、１７…変調
信号出力端子、２９…インバータ、４４…フリツ
プフロツプ、５０，５２，５７〜５９，６０，６
２，６３…FET、５４…外部抵抗。

Claims (1)

1. 【特許請求の範囲】 １ アナログ入力回路を通じて供給される変調信
   号の振幅に応じて変化するランプ信号を発生する
   ランプ信号発生器を有し、該ランプ信号発生器を
   電圧源の２端子間に接続し、またこのランプ信号
   発生器はコンデンサと電流源及び所定のインター
   バルを有するクロツク信号により開閉を制御され
   るスイツチとを有してなり、該スイツチをコンデ
   ンサと並列に接続し、且つ前記電流源を前記コン
   デンサの第１端子と前記電圧源の１端子との間に
   接続し、該コンデンサの第１端子を、規定のスレ
   シヨールドレベルを有するレベル検出器に接続
   し、このスレシヨールドレベルをある特定方向に
   横切る前記ランプ信号に応じてレベル検出器が出
   力エツジ信号を発生する如く構成し、該出力エツ
   ジ信号のエツジの時間的位置を前記変調信号の振
   幅に関連させる如くしたパルス時間幅変調回路と
   して構成した位相変調回路において、 前記アナログ入力回路は、前記コンデンサの第
   ２端子と、前記電圧源の他方の端子との間に前記
   変調信号を供給するための低入力インピーダンス
   手段を有しており、前記コンデンサの充電がアナ
   ログ変調信号の現在提供値より開始する如くした
   ことを特徴とする位相変調回路。