JPH0243726A - Connection wiring formation - Google Patents
Connection wiring formationInfo
- Publication number
- JPH0243726A JPH0243726A JP19494688A JP19494688A JPH0243726A JP H0243726 A JPH0243726 A JP H0243726A JP 19494688 A JP19494688 A JP 19494688A JP 19494688 A JP19494688 A JP 19494688A JP H0243726 A JPH0243726 A JP H0243726A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sputtering
- processing
- wiring
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
本発明は典型的にはシリコン(Si)基板に形成された
素子領域にコンタクト電極を形成する方法に関し、
バリヤ膜の効果を確実化することを目的とし、TiNの
如きバリヤ皮膜を堆積形成した後、これをオゾン雰囲気
中で加熱処理する工程を包含し〔産業上の利用分野〕
本発明は接続配線の形成に関わり、特にSiに対して設
けられるAIコンタクト配線のバリヤ膜形成に関わる。[Detailed Description of the Invention] [Summary] The present invention relates to a method of forming a contact electrode in an element region typically formed on a silicon (Si) substrate, and aims to ensure the effectiveness of a barrier film. [Industrial Application Field] The present invention relates to the formation of interconnections, and in particular to the formation of interconnections for Si. Involved in barrier film formation for contact wiring.
半導体集積回路の配線材料として、従来はAIを用いる
ことが多かったが、集積回路の高密化、微細化に伴って
A7またはAI −3i、 A7−3i−Cuなどの合
金が用いられるようになっている。In the past, AI was often used as a wiring material for semiconductor integrated circuits, but as integrated circuits become more dense and finer, alloys such as A7 or AI-3i, A7-3i-Cu are being used. ing.
これは、純AI配線では400℃程度の温度でAj/S
iの相互拡散が起こって、拡散領域が浅い場合には接合
が破壊されて短絡するなどの不都合が生じるので、これ
を防ぐためAI配線層中に予め1〜2%のSiを含有さ
せておくものである。This is Aj/S at a temperature of about 400℃ for pure AI wiring.
If interdiffusion of i occurs and the diffusion region is shallow, problems such as junction breakdown and short circuits will occur, so to prevent this, 1 to 2% Si is included in the AI wiring layer in advance. It is something.
その結果、AI中へのSiの拡散は抑止されることにな
ったが、新たにSi層の成長という問題が生じた。これ
は、配線層中のSiがコンタクト孔底の単結晶Siを核
として結晶成長し、新たにp−n接合を形成したり、コ
ンタクト抵抗を増大させるという現象である。As a result, the diffusion of Si into the AI was suppressed, but a new problem occurred: the growth of the Si layer. This is a phenomenon in which Si in the wiring layer grows crystals using the single crystal Si at the bottom of the contact hole as a nucleus, forming a new p-n junction and increasing contact resistance.
そこで更に、この問題に対処するため、バリヤ膜がSi
基板とA1合金配線の間に設けられることになった。こ
のバリヤ層としてはTiNTiCのような化合物やT
i −W合金が用いられる。これ等の材料の比抵抗は数
十μΩ・cm程度であるから、コンタクト抵抗を高(し
ないためには、バリヤとして必要な最小の厚さに止める
ことが望ましい。Therefore, in order to further deal with this problem, the barrier film is made of Si.
It was decided that it would be provided between the substrate and the A1 alloy wiring. As this barrier layer, compounds such as TiNTiC or T
i-W alloy is used. Since the specific resistance of these materials is on the order of tens of μΩ·cm, it is desirable to keep the thickness to the minimum required as a barrier in order to avoid high contact resistance.
TiNはSiとの密着性が悪く、またSiとのコンタク
ト抵抗も高いため、これに対処すべく該皮膜とSi基板
との間には更にTi等の皮膜も設けられるので、バリヤ
膜を備えたA1合金系の接続配線は、通常第3図に模式
的に断面構造が示されるようなものとなる。咳図で11
はSi基板、17一方TiN膜は、該皮膜形成に引き続
いて配線合金層を堆積被着した場合にはバリヤとしての
効能が微弱であり、これを改善するにはTiN膜成長後
、−旦大気中に取り出してN2気流中450〜600℃
で熱処理するのが有効であることが知られている(例え
ばrwabuchi et al+ VLSI Sym
posium。Since TiN has poor adhesion with Si and high contact resistance with Si, in order to deal with this, a film of Ti or the like is further provided between the film and the Si substrate, so a barrier film is provided. The A1 alloy type connection wiring usually has a cross-sectional structure as schematically shown in FIG. Cough diagram 11
On the other hand, the TiN film has weak effectiveness as a barrier when a wiring alloy layer is deposited on the Si substrate after the TiN film is grown. Take it out and heat it at 450-600℃ in a N2 stream.
It is known that heat treatment is effective (for example, rwabuchi et al+ VLSI Sym
posium.
p、55 (1986) )。同様の処理はTi −W
膜に対しても有効である(例えばV、Hoffman、
5olid StateTechnology、 8
月号、p58.1983.日本語版)。p. 55 (1986)). Similar treatment is Ti-W
It is also effective for membranes (e.g. V, Hoffman,
5solid State Technology, 8
Monthly issue, p58.1983. Japanese version).
このような処理による特性の変化が、如何なる理由によ
って生ずるかという点は未解明であるが、TiNの結晶
粒界に酸素が入り込み、SiやAI原子の移動を抑制す
るものと見られている(stuf−fing効果とも呼
ばれる)。It is not clear why this change in properties occurs due to treatment, but it is thought that oxygen enters the grain boundaries of TiN and suppresses the movement of Si and AI atoms ( (also called the stuff-fing effect).
〔従来の技術と発明が解決しようとする課題〕TiN等
の皮膜のバリヤ特性を十分に得るには、スパッタリング
工程を中断し、装置から大気中に取り出して熱処理しな
ければならない。スパッタリング装置から取り出すこと
なく配線層までの堆積形成を行うには、加熱装置をスパ
ッタリング装置内に組み込むことになるが、この熱処理
は450〜600℃の高温で行われ、この温度に昇温可
能な加熱装置を通常のスパッタリング装置に組み込むこ
とは困難である。[Prior Art and Problems to be Solved by the Invention] In order to obtain sufficient barrier properties of a film such as TiN, the sputtering process must be interrupted, the film must be taken out of the apparatus into the atmosphere, and heat treated. In order to perform deposition up to the wiring layer without taking the device out of the sputtering device, a heating device must be built into the sputtering device, but this heat treatment is performed at a high temperature of 450 to 600°C, and there is a device that can raise the temperature to this temperature. It is difficult to incorporate a heating device into a normal sputtering device.
スパッタリングのような真空処理工程の途中で大気中に
取り出すには、単に真空を破るだけでなく、塵埃の付着
を避ける処理も要求されるので、取り扱いが煩瑣になり
、工程の増加をもたらすことになる。In order to take out the material into the atmosphere during a vacuum processing process such as sputtering, it is not only necessary to simply break the vacuum, but also to prevent the adhesion of dust, which makes handling complicated and increases the number of steps. Become.
本発明の目的は、より低い温度でバリヤ膜の特性を改善
する新規な処理方法を提供することであり、それによっ
て、スパッタリング装置内に加熱装置を組み込むことを
可能にし、連続処理による簡易化された工程で、より安
定で接続抵抗の低い接続配線を形成する方法を提供する
ことである。It is an object of the present invention to provide a new processing method that improves the properties of barrier films at lower temperatures, thereby making it possible to integrate a heating device within the sputtering equipment and simplifying continuous processing. It is an object of the present invention to provide a method for forming a connection wiring that is more stable and has a lower connection resistance in a process that is more stable and has a lower connection resistance.
上記目的を達成するため、本発明の接続配線形成法には
半導体基板を被覆する絶縁物層に開口を設け、チタンを
主たる成分の一とする皮膜を堆積形成した後、
前記チタンを含む皮膜をオゾンを含む雰囲気中で加熱処
理する工程が包含される。In order to achieve the above object, the connection wiring forming method of the present invention includes forming an opening in an insulating layer covering a semiconductor substrate, depositing a film containing titanium as one of the main components, and then depositing the film containing titanium. The process includes a step of heat treatment in an atmosphere containing ozone.
チタンを含む皮膜は典型的にはTiNであり、TiCや
Ti −W合金も同様の処理の対象になる。The coating containing titanium is typically TiN, and TiC and Ti-W alloys are also subject to similar treatments.
また、処理温度は300℃程度である。Further, the processing temperature is about 300°C.
バリヤ膜を酸素中で熱処理することよりバリヤとしての
特性が改善される理由は、上にも簡単に記したように、
TiN層を構成する結晶の粒界に酸素原子が入り込み、
Tiの酸化物を形成することによって、粒界を通るAI
の拡散が抑制されるためと考えられている。この点につ
いては前掲のIwabuchiやHoffmanの論文
の他、W、5inke et atApp!、Phys
、Lett、、47(5)、p、471(1985)を
参照されたい。As briefly mentioned above, the reason why the barrier properties are improved by heat-treating the barrier film in oxygen is that
Oxygen atoms enter the grain boundaries of the crystals that make up the TiN layer,
AI passing through grain boundaries by forming Ti oxides
This is thought to be due to the suppression of the spread of Regarding this point, in addition to the above-mentioned papers by Iwabuchi and Hoffman, W, 5inke et at App! , Phys.
, Lett, 47(5), p. 471 (1985).
熱処理中に酸素(0□)が大気から皮膜中に取り込まれ
、Tiの酸化が進むためには、温度が450〜600℃
であることが必要である。これに対し、オゾン(03)
雰囲気で熱処理が行われると、オゾンは酸素に比べて化
学的に活性であるため、300℃或いはそれ以下の温度
でも結晶粒界に於けるTiの酸化が進行し、AIの拡散
が抑制されることになる。In order for oxygen (0□) to be taken into the film from the atmosphere during heat treatment and for the oxidation of Ti to proceed, the temperature must be between 450 and 600°C.
It is necessary that On the other hand, ozone (03)
When heat treatment is performed in an atmosphere, since ozone is chemically more active than oxygen, oxidation of Ti at grain boundaries progresses even at temperatures of 300°C or lower, suppressing the diffusion of AI. It turns out.
第1図は本発明の実施に用いられる処理装置の構成を示
す模式図である。装置の概略の構成は、中央に設けられ
た搬送室2の周囲に処理室1a、 1bllc、 ld
が配置されたものであって、被処理体であるSiウェハ
はロードロック3内に装填されたカセットから1枚づつ
取り出され、前記複数の処理室を順に送られて、各処理
室で夫々所定の処理を受ける。1つの処理室では、1枚
の処理が終わると続いて次の1枚の処理が行われる。各
処理室と搬送室の間にはゲートバルブが設けられている
。FIG. 1 is a schematic diagram showing the configuration of a processing device used for implementing the present invention. The general configuration of the device is a transfer chamber 2 provided in the center, and processing chambers 1a, 1bllc, and ld.
Si wafers, which are objects to be processed, are taken out one by one from a cassette loaded in the load lock 3, and are sequentially sent through the plurality of processing chambers. be processed. In one processing chamber, when one sheet is processed, the next sheet is processed. A gate valve is provided between each processing chamber and the transfer chamber.
このように、まとめて装填されたウェハが1枚づつ処理
されることから、この種の処理装置は枚葉式と呼ばれて
いる。Since the wafers loaded in bulk are processed one by one in this manner, this type of processing apparatus is called a single-wafer type.
上記各処理室に於ける処理は、1aではTi膜のスパッ
タリング、■bではTiNのスパッタリング、lcでは
オゾン雰囲気の熱処理、1dではA1合金のスパッタリ
ングである。各処理の詳細は、後の実施例工程の説明中
に明らかにされる。The treatments in each of the above processing chambers include sputtering of a Ti film in 1a, sputtering of TiN in 2b, heat treatment in an ozone atmosphere in lc, and sputtering of an A1 alloy in 1d. Details of each treatment will be made clear during the description of the example steps later.
第2図はMOS)ランジスタのS / D fil域コ
ンタクト配線に本発明を適用した実施例の工程を示す断
面模式図であり、以下、該図面に従って本発明実施例の
工程を説明するが、装置に関わる部分では第1図が参照
される。FIG. 2 is a schematic cross-sectional view showing the process of an embodiment in which the present invention is applied to S/D fil area contact wiring of a MOS transistor. Reference is made to FIG. 1 for the relevant parts.
第2図(alはSi基板11に素子分離用の選択酸化膜
12、S/D領域13,14、ゲート絶縁膜15、ポリ
Siゲート電極16、層間絶縁膜であるSiO□層17
層形7され、S/Dコンタクト孔が開口された状態を示
している。ここ迄は公知の方法によって処理が進められ
る。FIG. 2 (al is a Si substrate 11 with a selective oxide film 12 for element isolation, S/D regions 13 and 14, a gate insulating film 15, a poly-Si gate electrode 16, and an SiO□ layer 17 which is an interlayer insulating film)
It shows a state in which layer type 7 is formed and S/D contact holes are opened. Up to this point, the processing is proceeded by a known method.
該状態のSiウェハは10フト分が第1図のロードロッ
ク3に装填され、その1枚が図示されない搬送装置によ
り搬送室2を経由してスパック処理室1aに送られる。Ten feet of Si wafers in this state are loaded into the load lock 3 shown in FIG. 1, and one of the wafers is sent to the spuck processing chamber 1a via the transfer chamber 2 by a transfer device (not shown).
該処理室では純アルゴンをスパッタガスとしてTi膜1
8が500人の厚さに形成される。In the processing chamber, a Ti film 1 is formed using pure argon as a sputtering gas.
8 is formed to a thickness of 500 people.
次に該ウェハは前記の搬送装置によってスパッタ処理室
1bに送られ、ここではアルゴンと窒素(混合比はl:
1)をスパッタガスとし、圧力1〜10mTorr、ス
パッタ電力〜5KWで1O00〜2000人のTiN1
9が堆積形成される。Next, the wafer is sent to the sputtering chamber 1b by the above-mentioned transport device, where it is filled with argon and nitrogen (mixing ratio: l:
1) as a sputtering gas, 1000 to 2000 TiN1 at a pressure of 1 to 10 mTorr and a sputtering power of up to 5 KW.
9 is deposited and formed.
続いて処理室1cで行われる処理が、本発明の主たる要
件となるオゾン酸化処理である。オゾンは酸素を原料と
してオゾナイザ4で発生され、処理室内のオゾン圧力は
1〜10Torrに保たれる。ヒートステージ6によっ
てSiウェハは300℃に昇温され、オゾンによる酸化
処理が行われる。処理時間はウェハの昇温に要する時間
も含めて〜3分である。The subsequent treatment performed in the treatment chamber 1c is ozone oxidation treatment, which is the main requirement of the present invention. Ozone is generated by an ozonizer 4 using oxygen as a raw material, and the ozone pressure in the processing chamber is maintained at 1 to 10 Torr. The Si wafer is heated to 300° C. by the heat stage 6, and oxidized with ozone. The processing time is ~3 minutes including the time required to raise the temperature of the wafer.
300℃程度の温度は、通常のスパッタリングに於いて
も基板温度として採用される程度のものであり、常用さ
れる加熱手段によってスパッタ処理室内でも容易に実現
することが出来る。なお、5a。A temperature of about 300° C. is a temperature that is used as a substrate temperature even in ordinary sputtering, and can be easily achieved even in a sputter processing chamber by a commonly used heating means. In addition, 5a.
5b、5dは上記各スパッタリングのターゲットである
。5b and 5d are targets for each sputtering described above.
酸化処理の終わったウェハは処理室1dに移され、配線
層であるAl−3層合金20を〜1μmの厚さにスパッ
タリングで堆積する。この処理条件は通常のものと同じ
でよい。The oxidized wafer is transferred to a processing chamber 1d, and an Al-3 layer alloy 20, which is a wiring layer, is deposited by sputtering to a thickness of 1 μm. This processing condition may be the same as usual.
以上の処理により、第2図(′b)に示されるように、
Al−5i/TiN/Tiの3層が堆積形成されるので
、これをバターニングすることにより、第2図(C)の
如くコンタクト配線を備えたMOS)ランジスタが完成
する。Through the above processing, as shown in Figure 2 ('b),
Three layers of Al-5i/TiN/Ti are deposited and patterned to complete a MOS transistor with contact wiring as shown in FIG. 2(C).
このようにして得られたMOS)ランジスタのS/D領
域とAI配線との間のコンタクト抵抗は1×10づΩ・
Cl1l−2程度の値を示し、550℃の熱処理後でも
抵抗値の増加は認められなかった。因みに、TiN膜の
酸化処理を行わない場合は500℃の熱処理で既にトラ
ンジスタの特性の劣化が始まる。The contact resistance between the S/D region of the MOS transistor thus obtained and the AI wiring is 1×10Ω・
It showed a value of about Cl1l-2, and no increase in resistance value was observed even after heat treatment at 550°C. Incidentally, when the TiN film is not subjected to oxidation treatment, the characteristics of the transistor begin to deteriorate even after heat treatment at 500°C.
上記実施例はTiNに対するものであったが、TiCに
対しても、同様の処理により同様の効果が得られる。そ
の場合TiC膜は、上記実施例の処理室1aに於ける処
理ガスを、アルゴンとメタンの混合雰囲気とし、リアク
ティブスパッタリングによって形成することが出来る。Although the above embodiment was applied to TiN, the same effect can be obtained by applying similar processing to TiC. In that case, the TiC film can be formed by reactive sputtering using a mixed atmosphere of argon and methane as the processing gas in the processing chamber 1a of the above embodiment.
以上説明したように、本発明によればTiNなどのTi
を主たる成分とするバリヤ膜の特性を、比較的低温の熱
処理によって改善することが可能であり、枚葉式スパッ
タリング装置に加熱装置を内蔵させることによって、処
理工程の増加やを煩雑化を伴うことなく、特性の優れた
コンタクト配線を形成することが出来る。As explained above, according to the present invention, Ti such as TiN
It is possible to improve the properties of a barrier film whose main component is heat treatment at a relatively low temperature, and by incorporating a heating device into a single-wafer sputtering system, the number of processing steps can be increased and the process complicated. Therefore, it is possible to form contact wiring with excellent characteristics.
第1図は本発明を実施する装置の構成を示す模式図、
第2図は実施例の工程を示す断面模式、第3図はA1合
金配線の構造を示す断面模式図であって、
図に於いて
18〜1dはスパッタ処理室、
2は搬送室、
3はロードロック、
4はオゾナイザ、
5a 5b 5dはターゲット、
6はヒートヒテージ、
11はSi 葛目反、
12は選択酸化膜、
13.14はS/D領域、
15はゲート絶縁膜、
16はゲート電極、
17はS i Oz、
18はTi3
ノ3 15
木イ<e月を実記イう装置t(レリLXヒ、−1・4莫
弐Eつ第 1[21
亥)色◇1) /l L 程を示ず簡゛面オ葵弐図第
2 図FIG. 1 is a schematic diagram showing the configuration of an apparatus for carrying out the present invention, FIG. 2 is a cross-sectional diagram showing the steps of an example, and FIG. 3 is a cross-sectional diagram showing the structure of A1 alloy wiring. 18 to 1d are sputtering chambers, 2 is a transfer chamber, 3 is a load lock, 4 is an ozonizer, 5a, 5b, and 5d are targets, 6 is a heat damage, 11 is a silicon oxide film, 12 is a selective oxide film, 13.14 is the S/D region, 15 is the gate insulating film, 16 is the gate electrode, 17 is SiOz, 18 is Ti3. 2Etsu 1st [21 亥)Color ◇1) /l L Simple surface owl 2nd without showing the degree
2 Figure
Claims (1)
主たる成分の一とする皮膜を堆積形成した後、 前記チタンを主たる成分の一とする皮膜を、少なくもオ
ゾンを含む雰囲気中で加熱処理する工程を包含すること
を特徴とする接続配線形成法。[Claims] After forming an opening in an insulating layer covering a semiconductor substrate and depositing a film containing titanium as one of its main components, the film containing titanium as one of its main components is exposed to at least ozone. 1. A method for forming a connection wiring, the method comprising the step of heat treatment in an atmosphere containing:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19494688A JPH0243726A (en) | 1988-08-03 | 1988-08-03 | Connection wiring formation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19494688A JPH0243726A (en) | 1988-08-03 | 1988-08-03 | Connection wiring formation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0243726A true JPH0243726A (en) | 1990-02-14 |
Family
ID=16332960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19494688A Pending JPH0243726A (en) | 1988-08-03 | 1988-08-03 | Connection wiring formation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0243726A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271633A (en) * | 1989-04-13 | 1990-11-06 | Hitachi Ltd | Wiring layer of semiconductor device |
| JPH056865A (en) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JPH06140357A (en) * | 1990-12-11 | 1994-05-20 | Samsung Semiconductor Inc | Method of forming a metal barrier |
| US6824825B2 (en) | 1999-09-13 | 2004-11-30 | Tokyo Electron Limited | Method for depositing metallic nitride series thin film |
-
1988
- 1988-08-03 JP JP19494688A patent/JPH0243726A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271633A (en) * | 1989-04-13 | 1990-11-06 | Hitachi Ltd | Wiring layer of semiconductor device |
| JPH06140357A (en) * | 1990-12-11 | 1994-05-20 | Samsung Semiconductor Inc | Method of forming a metal barrier |
| JPH056865A (en) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| US6824825B2 (en) | 1999-09-13 | 2004-11-30 | Tokyo Electron Limited | Method for depositing metallic nitride series thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122845B2 (en) | Method for forming metal wiring of semiconductor device | |
| JPH04259242A (en) | Manufacture of semiconductor device | |
| JP3240725B2 (en) | Wiring structure and its manufacturing method | |
| JPH0243726A (en) | Connection wiring formation | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| JPH04267359A (en) | Formation of metal layer | |
| JP3066031B2 (en) | Semiconductor device | |
| JPH0194657A (en) | Electrode and wiring for semiconductor device | |
| JP3238437B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH04196122A (en) | Manufacturing method of semiconductor device | |
| JPH04284668A (en) | Semiconductor device and manufacture thereof | |
| JPH02235372A (en) | Semiconductor device and its manufacture | |
| JPH05304107A (en) | Wiring structure, method and apparatus for forming wiring structure, and semiconductor device | |
| JPH04364759A (en) | Semiconductor device and its manufacturing method | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JP3067433B2 (en) | Method for manufacturing semiconductor device | |
| JPS59188957A (en) | Manufacture of capacitor for semiconductor device | |
| JPH04155967A (en) | Manufacture of semiconductor device | |
| JPH02113532A (en) | Semiconductor device | |
| JP2857170B2 (en) | Method for manufacturing semiconductor device | |
| KR0144167B1 (en) | Electrode Formation Method of Semiconductor Device Having Diffusion Barrier Function | |
| JPH04266031A (en) | Manufacture of semiconductor device | |
| JPH05308057A (en) | Manufacture of semiconductor device | |
| JP3189399B2 (en) | Method for manufacturing semiconductor device | |
| JPH03104220A (en) | Manufacture of semiconductor device |