JPH0245829A - 媒体に格納されているコンピュータプログラムウの無許可アクセスを検出する方法および回路 - Google Patents

媒体に格納されているコンピュータプログラムウの無許可アクセスを検出する方法および回路

Info

Publication number
JPH0245829A
JPH0245829A JP1142284A JP14228489A JPH0245829A JP H0245829 A JPH0245829 A JP H0245829A JP 1142284 A JP1142284 A JP 1142284A JP 14228489 A JP14228489 A JP 14228489A JP H0245829 A JPH0245829 A JP H0245829A
Authority
JP
Japan
Prior art keywords
accessed
address
location
computer program
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1142284A
Other languages
English (en)
Inventor
Kurtz Zbika
ツビカ・クルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH0245829A publication Critical patent/JPH0245829A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はソフトウェアコピー防止の分野に関するもので
あり、更に詳しくいえば、許可されたユーザーがソフト
ウェアをアクセスするやり方と、許可されていないユー
ザーがソフトウェアコードをアクセスするやり方との間
に基本的な違いがあるという仮定を用いてコピー防止を
行う方法および装置に関するものである。
〔従来の技術〕
ソフトウェア産業は許可されていないユーザーによりソ
フトウェアがコピーされるという問題で悩ませられてい
る。ソフトウェアをコピーするという行為により、ソフ
トウェア製作者は、ソフトウェアがコピーされたことに
よりそのソフトウェアが売れないという損害を受けるこ
とになる。
本願発明者はコンピュータプログラムコードのコピー防
止法を数多く知っている。たとえば、特定ノコンピュー
タの一連番号にプログラムの実行を結びつける方法や、
コンピュータプログラムをフロッピーディスクに書込む
前にそのフロッピーディスクの所定の場所に物理的損傷
を加え、それからソフトウェアが、そのコンピュータプ
ログラムの実行を許す前に損傷を受けている部分の存在
を検証する方法が用いられる。
しかし、本願発明者は、許可されているユーザーと、許
可されていないユーザーがソフトウェアをアクセスする
やり方の固有の違いを利用する方法は知らない。
〔発明の概要〕
この明細書ではソフトウェアの無許可コピーを防止する
方法および装置について説明する。本発明は、許可され
ているユーザーがソフトウェアコードをアクセスするや
り方と、許可を受けていないユーザーがソフトウェアコ
ードをアクセスするやり方の基本的な違いを基にしてい
る。
ソフトウェアコードを実行することを望んでいる許可を
受けているユーザーは、コードとともに出版された手続
きを参照してソフトウェアを実行できる。それらの手続
きを用いて許可されているユーザーはそのコードの実行
を開始する。コンピュータプログラムコードの実行は順
次には行われず、ソフトウェアの開発者がソースコード
を書いている時にそのソフトウェア開発者が知っている
ある非順次的な順序で行われる。しかし、その情報ハ、
コンピュータのソースコードをアクセスしない無許可の
ユーザーは利用できない。本発明は許可されているユー
ザーと、許可されていないユーザーがソフトウェアをア
クセスするやり方の基本的な違いを認識し、コードを保
護する方法にその違いを利用するものである。通常の非
順次的順序ではなくて順次的な順序でコードをアクセス
すると、データソースから読出される以後のデータを誤
シ発生器がめちゃめちゃにする。
本発明の上記方法を利用するために、ソフトウェア開発
者はいくつかのわなアドレスを挿入する。
コードを正常な実行順序で実行するとそれらのわなアド
レスが常に飛越されるようにコードは選択された。コー
ドを始めから終シまで順次ダンプしようとしている無許
可のユーザーをわなに落すためにわなアドレスが用いら
れる。コードをそのように順次ダンプするとわなアドレ
スもダンプされる。わなアドレスがダンプされると誤シ
発生器が動作を開始させられる。そうすると、その誤り
発生器はデータソースから読出される以後の全てのデー
タをめちゃめちゃにする。コピーされているデータをど
のアドレスがめちゃめちゃにするかを無許可のユーザー
は知らない。したがって、保護されるコードの内容の無
許可コピーはむだになる。
本発明の好適な実施例においては、コンピュータプログ
ラム目的コードを格納するために読出し専用メモ!J 
(ROM)またはそれに類似の記憶装置が用いられる。
コンピュータプログラム目的コードftROMに格納す
ることに加えて、本発明の方法により用いられる4つの
アレイを格納するために回路が設けられる。
わなブランチアレイと呼ばれる第1のプレイが、コンピ
ュータプログラムの正常な実行中に飛越すべき1組のア
ドレスを格納する。プリブランチアレイと呼ばれる第2
のプレイが、わなブランチアレイ中の各アドレスへブラ
ンチさせるアドレスを格納する。ブリブランチアレイは
、各プリプランチアドレスに対応し、かつそのプリプラ
ンチアドレスがアクセスされるたびにセットされる標識
も格納する。わなブランチアレイ中のアドレスがアクセ
スされるたびに本発明の回路は、わなプランチアドレス
に対応するプリプランチアドレスに対応する標識がセッ
トされたかどうかを判定する。
後で実施例の項において詳しく説明するように、標識は
コードの正常な実行中にセットされるが、コードのコピ
ー中に行われるのと同様に、コー・ドの順次アクセス中
には標識はセットされない。
本発明はクリヤブランチアレイと呼ばれる第3のアレイ
も開示する。そのクリヤブランチアレイは、対応するわ
なプランチアドレスがアクセスされた後でコードに対す
るアクセスを正常に実行中にアクセスされるアドレスを
有する。クリヤブランチアレイ中のアドレスをアクセス
した後で対応する標識フラッグをリセットする回路が設
けられる。
更に、コードの正常な実行中はアクセスされず、順次コ
ピー中はアクセスされるアドレスをROMの記憶空間中
に有し、ROM中に格納される第4のプレイも開示され
る。
違法コピー者がコピー防止技術を破ってソフトウェアを
コピーすることを一層困難にするために種々の別の実施
例も開示される。
この明細書においては、コンピュータプログラムが許可
なしにコピーされることを防止する方法および装置につ
いて説明する。
本発明を完全に理解できるようにするために、以下の説
明においては、プログラムコード等のような特定の事項
の詳細について数多く述べである。
しかし、そのような特定の詳細事項なしに本発明を実施
できることが当業者には明らかであろう。
その他の場合には、本発明を不必要に詳しく説明して本
発明をあいまいにしないようにするために、周知の過程
および構造は説明しない。
本発明は無許可コピーからコンビニーりソフトウエアを
保護するための方法を開示するものである。この方法は
、許可を受けているユーザーがコンピュータソフトウェ
アを正常に実行している間は、コンピュータソフトウェ
アのアクセスを非J[i次的に行うことを利用するもの
である。コードをコピーしようとしている無許可のユー
ザーはコードを順次アクセスしようとする。
本発明の第1の面として、各第1のアドレスセットがR
OM内でアクセスされる時に標識をセットする方法と装
置が開示される。各第2のアドレスセットがアクセスさ
れると、対応する標識がセットされたかどうかを判定す
るためにチェックが行われる。プログラムコードの正常
な実行中に、第2のアドレスをアクセスする前に標識が
セットされている。しかし、コードが順次アクセスされ
るものとすると、標識はセットされず、本発明の回路に
よりコビーは阻止される。
本発明の第2の面として、1組のアドレスをROM内に
保持する方法と装置が開示される。保持されているアド
レスは、ROMに格納されているコンピュータプログラ
ムの正常な実行中はアクセスされず、ROM内のコード
が)順次アクセスされた場合にアクセスされる。保持さ
れているメモリアドレスのアクセスを検出し、そのアク
セスが検出された後で、ROMに格納されているコンピ
ュータプログラムのコピーを阻止する回路が本発明によ
り開示される。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
本発明の上記の第1の面は添附図面を参照することによ
)良く理解できる。全てのコンピュータプログラムには
論理ブランチが存在するが、ソフトウェアの開発者ま九
はソースコードをアクセスするその他の者だけがブラン
チの正確な場所を知っている。無許可のユーザーがソー
スコードをアクセスしなければ、そのユーザーはブラン
チの場所を容易にアクセスすることはできない。コンピ
ュータソフトウェアを保護する本発明により開示された
1つの方法は、わなブランチを用いることによってであ
る。わなブランチの原理は、手続きAが既に実行された
時、およびそのような時にだけ、手続きBにおけるアド
レスをプログラムの実行中にプログラムB内のアドレス
をアクセスできることである。許可を得ていないユーザ
ーはその手続きの正しい実行順序を知らないから、コー
ドを順次コピーする時に、手続きAを最初にアクセスす
ることなしに手続きBをアクセスする。
最近の高次プログラミング言語においては、コンピュー
タプログラムにおける制御の流れを変更するためにいく
つかの構成概念を利用できる。そのような構成概念の例
がGo Toステートメントと、rtr THEN E
t、sgJ構造と、CASE、’(テートメントとを含
む。しかし、コンピュータグログラムにおいてブランチ
するために用いられる任意の数の構造を、本発明の要旨
を逸脱することなしに利用できる。
第1表は、本発明により利用できるコンピュータプログ
ラムコードの例を示す。第1表に示されているコードは
、本発明の面を実現するためにr IF THEN E
LSEJ構造を利用する。
第1表 PROCEDURE X: //ITRAP BRANCHI/ PROCEDURE Y: IF(条件) TI(EN CALL puocgoouEX; /:
PREB肋種1γELSE CALL、puocgoo
ug x;2009      CA[、L  C0N
TINUE  PROCEDURE;  /、cLJC
^J1 BRANCH傘/第1表のコードの正常表実行
においては、行50゜におけるPROCEDURE X
は、行2003におけるr IF THENJステート
メントが先に実行されている場合、およびその場合に限
って、実行できる。
本発明により利用できる回路のブロック図が示されてい
る添附図面を参照して、その回路はプリプランチアドレ
スアレイ102を有する。このプリプランチアドレスプ
レイは複数のプリプランチアドレス101と標識すなわ
ち「ゴーパイ(go−by)フラッグ」103を有する
。プリプランチアドレス101は第1表の行2003に
おけるr■p THENJ ステートメントのアドレス
のようなアドレスを有する。プリプランチアドレスアレ
イ102中のアドレス101がアクセスされるたびに、
対応するゴーパイフラッグ103がセットされる。
本発明の回路はわなブランチアレイ104も有する。こ
のわなブランチアレイは、第1表の行5o。
におけるPROCED[]Rg Xのような複数のわな
プランチアドレスを有する。わなプランチアドレスとい
うのは、プログラムコードの順番中のプリプランチアド
レスの前にわなプランチアドレスが通常生じたとしても
、対応するプリプランチアドレスをアクセスした後での
みコンピュータプログラムの正常な実行中にアクセスさ
れるアドレスである。
わなプランチアドレス中のアドレスがアクセスされるた
びに1対応するゴーパイフラッグ103カセツトされた
かどうかを判定するためにチェックが行われる。ゴーバ
イフラッグ103がセットされたことは、対応するプリ
プランチアドレス101がアクセスされた、または「通
9すぎられた」ことを示す。
比較回路107が、わなブランチアレイ104中のアド
レスがプリブランチアレイ102のアクセスの前にアク
セスされたかどうかの前記比較を行うために、わなブラ
ンチアレイ104とプリブランチアレイ102へ結合さ
れる。比較回路101はROMlQ9でアクセスすべき
アドレスを入力として更に受ける。アドレスはアドレス
線108を介して比較回路107とROM109により
はぼ同時に受けられる。
比較回路107は有効なアクセスが試みられたかどうか
を指示する回路を有する。比較回路107は、有効なア
ドレスアクセスが試みられたかどうかを指示するために
ROM109へ結合される。有効なアクセスが行われた
ことを比較回路107が指示している限j5、ROM1
09はアドレス入力に応答して有効なデータ出力を線1
11へ供給する。
比較回路107は誤り機能発生回路110へも結合され
る。誤シ機能発生回路11Gへは、わな状態または誤シ
状態が生じたことを示す比較回路107からの信号が供
給される。その信号の受信に応答して、誤シ機能発生回
路110は、ROM109により線111へ供給された
データ出力をめちゃめちゃKする出力を供給する。
本発明の一実施例においては、誤シ機能発生回路110
は、データ出力をめちゃめちゃにするために用いられる
乱数も入力として受ける。一般に、誤シ機能発生回路は
、 ERRORFtlNCTION (現在のデ〜り、現在
のアドレス、プログラム可能な入力) のような機能を実現できる。
多数のプログラム可能な入力が出力値の復号を−層困難
にする。ROM109からのデータ出力をめちゃめちゃ
にしたり、その個使用できなくするどのような機能も本
発明においては有用であることが当業者には明らかであ
ろう。
本発明の好適な実施例は、プリブランチアレイと比較回
路107へ結合されたクリヤブランチアレイ106も有
する。このクリヤブランチアレイ106は、第1表の行
2009における[CALLCoNTINUEpuoc
EouhgJステートメントのアドレスのような、プリ
ブランチアレイ102へのエントリに対応する複数のア
ドレスを有する。クリヤブランチアレイ106内のアド
レスがアクセスされるたびに、対応するゴーバイフラッ
グ103がリセットされる。正常表実行屓序でコードが
アクセスされたとすると、わなブランチプレイアドレス
をアクセスし九後でクリヤアレイアドレスがアクセスさ
れる。
本発明においてコピーを阻止するための第2の手段とし
て、わなアドレスアレイ105を利用できる。第■表は
、わなアドレスアレイ105に関連して本発明により利
用できるコンピュータグログラムコー ドの例を示す。
第 ■ 表 行番号 ステートメント 注 釈 1000  1F  1=I   X:UNtVER8
AL TRUTH 1001THEN DUMY vhRxAnLE=o:
1002  ELSE DUMY VARIABIJ=
L  〆、 TRAP ADDRESS */わなアド
レスアレイ105はROM109のアドレス空間に、プ
ログラムの正常な実行中はアクセスされない複数のアド
レスを有する。たとえば、第■表において、行1000
におけるステートメント[IF 1=IJを実行すると
、行1001におけるステートメントrTHEN DU
MY VARIABLE =OJが実行される結果に常
になる。正常なプログラム実行中はステートメントra
Lsg DUMY vpnxhsr、E=x」は決して
実行されないが、プログラムコードの順次コピー中にそ
れはアクセスされるであろう。行1002における:X
f−トメ7ト「THENDUMYvARIABLE =
IJ のアドレスをアクセスすると、比較回路107が
誤り状態を合図し、上記のように線111へ供給された
データ出力をめちゃめちゃにする結果となる。
第1図に示されている回路は個別部品を用いて実現でき
、またはゲートアレイあるいはそれに類似の装置を用い
て実現できる。更に、ROM109は通常の読出し専用
メモリ、または電気的に消去可能な読出し専用メモリ 
(PROM)、電気的に消去可能でプログラム可能な読
出し専用メモ’) (EEPROM)、プログラム可能
な読出し専用メモリ(PROM)、マスクされたROM
あるいはフラッシュEFROMのような類似の装置を含
むことができる。
上記実施例とは異って、保護を改善するためにいくつか
の方法と装置を利用できる。たとえば、第1のプリブラ
ンチアレイがわなブランチアレイに対応するエントリを
有し、第2のプリプランデアレイが第4のプリブランチ
アレイに対応するアドレスを有し、第3のブリブランチ
アレイカ第2のプリブランチアレイに対応するアドレス
を有するように、ネステツドプリプランチアレイを利用
できる。各プリブランチアレイはアドレスとゴーバイフ
ラッグを有する。第2のプリブランチアレイ中のアドレ
スに対するどのようなアクセスも、!3のプリブランチ
アレイ中の対応するゴーバイフラッグがセットされた時
だけ有効である。第1のプリブランチアレイ中のアドレ
スに対するどのようなアクセスも、第2のプリブランチ
アレイ中の対応するゴーバイフラッグがセットされた時
だけ有効である。わなブランチアレイ中のアドレスに対
するどのよう表アクセスも、第1のプリブランチアレイ
中の対応するゴーバイフラッグがセットされた時だけ有
効である。
第2の例として、わなブランチは1つのアドレスの代υ
にある範囲のアドレスを有することができる。
改善した保護方法および保護装置の第3の例は、無効な
アクセスが行われた後でランダムな数のメモリアクセス
のためにデータをめちゃめちゃにすることを遅らせるこ
とを含む。
第4の例として、誤り機能発生回路110は自己破壊機
構を有する。その第4の例はコピー保護技術の復号を一
層困難にする。自己破壊機能はいくつかのやυ方で実現
できる。たとえば、ggPROMにおいては、自己破壊
機構は全てのEEFROMコードを消去するアレイ信号
をアサートすることにより実現できる。マスクされたR
OMにおいては、電子ヒユーズを飛ばして、制御線その
他の重要な装置を永久に切離すというように回路に不可
逆的な損傷を加えることにより、自己破壊を実現できる
。
そのような自己破壊機構はn回のわな警報が検出された
後でのみ起動されるように設計できる。
本発明により開示されているように、無許可を検出する
ためにプリブランチアレイとわなブランチアレイを使用
すること、およびわなアドレスアレイを使用することは
、たがいに独立に、またはたがいに関連して動作させる
ことができる。それらの機構をたがいに関連して実現す
ると無許可ユーザーの作業が一層困難になる。
以上、コンピュータソフトウェアの無許可アクセスを検
出および阻止する方法および装置について説明した。
【図面の簡単な説明】
第1図は本発明の回路のブロック図である。 101・・・・比較回路、109・・・・ROM。 110・・・・誤シ機能発生回路。

Claims (6)

    【特許請求の範囲】
  1. (1)(a)媒体に格納されているコンピュータプログ
    ラムの正常な実行順序でアクセスされている前記媒体中
    のアドレスを判定する過程と、 (b)実行順序でアクセスされているアドレスの前記判
    定に応答して、有効なアクセスが生じたことを示す信号
    を供給する過程と、 を備える、媒体に格納されているコンピュータプログラ
    ムの無許可アクセスを検出する方法において、 (c)順次アクセスされている前記媒体中のアドレスを
    判定する過程と、 (d)順次アクセスされているアドレスの前記判定に応
    答して、無効なアクセスが生じたことを示す信号を供給
    する過程と、 を備えることを特徴とする媒体に格納されているコンピ
    ュータプログラムの無許可アクセスを検出する方法。
  2. (2)少くとも1つのプリプランチアドレスを格納し、
    かつ前記プリプランチアドレスに一致して、前記プリプ
    ランチアドレスがアクセスされたことを示す少くとも1
    つの標識を格納するプリプランチアレイメモリ手段と、 少くとも1つのわなプランチアドレスを格納するわなプ
    ランチアレイメモリ手段と、 アドレス入力線およびデータ出力線へ結合され、前記コ
    ンピュータを格納する読出し専用メモリと、前記アドレ
    ス入力線と、前記プリプランチアレイメモリ手段と、前
    記わなプランチアレイメモリ手段とに結合され、前記プ
    リプランチアドレスと前記わなプランチアドレスを、前
    記アドレス入力線へ供給されたアドレスと比較する比較
    器手段と、を備えることを特徴とするコンピュータプロ
    グラムの無許可アクセスを検出する回路。
  3. (3)少くとも1つのわなプランチアドレスを格納する
    わなアドレスアレイメモリ手段と、 アドレス入力線およびデータ出力線へ結合され、前記コ
    ンピュータプログラムを格納する読出し専用メモリと、 前記アドレス入力線と、前記わなアドレスアレイメモリ
    手段とに結合され、前記わなアドレスを、前記アドレス
    入力線へ供給されたアドレスと比較する比較器手段と、 を備えることを特徴とするコンピュータプログラムの無
    許可アクセスを検出する回路。
  4. (4)媒体中の第1のアドレス場所がアクセスされた時
    を検出する過程と、 前記第1のアドレス場所がアクセスされたことを指示す
    るために標識をセットする過程と、前記媒体中の第2の
    アドレス場所がアクセスされた時を検出する過程と、 前記第2のアドレス場所がアクセスされた時に、前記標
    識をチェックして、前記第1のアドレス場所がアクセス
    されたかどうかを判定する過程と、を備えることを特徴
    とする媒体に格納されているコンピュータプログラムの
    無許可アクセスを検出する方法。
  5. (5)媒体中の第1のアドレス場所がアクセスされた時
    を検出する過程と、 前記第1の場所をアクセスしたのに応答して前記コンピ
    ュータプログラムが前記媒体から出力された時にそのコ
    ンピュータプログラムを変更する過程と、 を備えることを特徴とする媒体に格納されているコンピ
    ュータプログラムの無許可アクセスを検出し、阻止する
    方法。
  6. (6)読出し専用メモリ(ROM)と、電気的に消去可
    能な読出し専用メモリ(EEPROM)と、消去可能か
    つプログラム可能な読出し専用メモリ(EPROM)と
    、プログラム可能な読出し専用メモリ(PROM)と、
    マスクされたROMとを含むROMファームウェア装置
    の群から選択された装置に存在するコンピュータプログ
    ラム目的コードの無許可コピーを検出し、阻止する方法
    において、 コンピュータプログラム目的コードの実行中に第2の場
    所より前に第1の場所がアクセスされるように、かつ、
    前記コンピュータプログラム目的コードの順次アクセス
    中に前記第1の場所の前に前記第2の場所がアクセスさ
    れるようにコンピュータプログラムを設計する過程と、 コンピュータプログラム目的コードの実行中に第3の場
    所がアクセスされないが、前記コンピュータプログラム
    目的コードの順次アクセス中にアクセスされるように前
    記コンピユータプログラム目的コードを構成する過程と
    、 前記装置における前記第1の場所がアクセスされた時を
    検出する過程と、 前記第1の場所がアクセスされたことを示すために標識
    をセットする過程と、 前記装置における前記第2の場所がアクセスされた時を
    検出する過程と、 前記第2の場所がアクセスされた時に前記標識をチェッ
    クして、前記第1の場所がアクセスされたかどうかを判
    定する過程と、 前記第2の場所がアクセスされ、かつ前記第1の場所が
    アクセスされたことを示すために標識がセットされない
    とすると、前記装置から出力された前記情報を変更する
    過程と、 前記第3の場所がアクセスされたとすると、前記装置か
    ら出力された前記情報を変更する過程と、を備えること
    を特徴とするROMファームウェア装置の群から選択さ
    れた装置に存在するコンピュータプログラム目的コード
    の無許可コピーを検出し、阻止する方法。
JP1142284A 1988-07-11 1989-06-06 媒体に格納されているコンピュータプログラムウの無許可アクセスを検出する方法および回路 Pending JPH0245829A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21775588A 1988-07-11 1988-07-11
US217,755 1988-07-11

Publications (1)

Publication Number Publication Date
JPH0245829A true JPH0245829A (ja) 1990-02-15

Family

ID=22812379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1142284A Pending JPH0245829A (ja) 1988-07-11 1989-06-06 媒体に格納されているコンピュータプログラムウの無許可アクセスを検出する方法および回路

Country Status (1)

Country Link
JP (1) JPH0245829A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588137A (en) * 1993-06-02 1996-12-24 Kawasaki Steel Corporation Data flow control apparatus and memory apparatus
JPH09282156A (ja) * 1996-04-17 1997-10-31 Ricoh Co Ltd プログラム保護装置及びプログラム保護方法
JP2009271623A (ja) * 2008-05-01 2009-11-19 Mega Chips Corp 半導体記憶装置及びコンピュータシステム
US8307354B2 (en) 2004-06-28 2012-11-06 Panasonic Corporation Program creation device, program test device, program execution device, information processing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588137A (en) * 1993-06-02 1996-12-24 Kawasaki Steel Corporation Data flow control apparatus and memory apparatus
JPH09282156A (ja) * 1996-04-17 1997-10-31 Ricoh Co Ltd プログラム保護装置及びプログラム保護方法
US8307354B2 (en) 2004-06-28 2012-11-06 Panasonic Corporation Program creation device, program test device, program execution device, information processing system
JP2009271623A (ja) * 2008-05-01 2009-11-19 Mega Chips Corp 半導体記憶装置及びコンピュータシステム

Similar Documents

Publication Publication Date Title
US6952778B1 (en) Protecting access to microcontroller memory blocks
US20130212348A1 (en) Secure Memory Interface
EP2842041B1 (en) Data processing system and method for operating a data processing system
EP0602867A1 (en) An apparatus for securing a system platform
US20100180104A1 (en) Apparatus and method for patching microcode in a microprocessor using private ram of the microprocessor
CN1799030A (zh) 用于确定访问许可的方法和设备
JP2001306400A (ja) 半導体記憶装置、その制御装置、および電子機器
US11055237B2 (en) Method of access to a memory
US20080109904A1 (en) Apparatus and method for managing secure data
US5155829A (en) Memory system and method for protecting the contents of a ROM type memory
KR20190085387A (ko) 반도체 장치 및 반도체 장치의 동작 방법
CN113032737B (zh) 软件的保护方法、装置、电子设备及存储介质
US6874069B2 (en) Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof
WO1993009495A1 (en) Computer memory protection
US20250028831A1 (en) Countermeasure against fault injection attacks
KR0132009B1 (ko) 데이타 보호회로를 갖춘 반도체 집적회로
US20030005241A1 (en) Write protect method
US12500147B2 (en) Integrated circuit (IC) and electronic apparatus
JP2006053760A (ja) バッファオーバーフロー脆弱性分析方法、データ処理装置、分析情報提供装置、分析情報抽出処理用プログラムおよび分析情報提供処理用プログラム
JP2001236132A (ja) 耐タンパー性を与える方法及びプログラム
JPS6074059A (ja) 記憶装置アクセス制御方式
JPS62160554A (ja) メモリの不正アクセス防止装置
JPH10240623A (ja) 読み出し保護機能付きマイクロコンピュータ
JP3918089B2 (ja) メモリ保護回路
JP2546411B2 (ja) キャッシュメモリ装置