JPH0245933Y2 - - Google Patents
Info
- Publication number
- JPH0245933Y2 JPH0245933Y2 JP10337684U JP10337684U JPH0245933Y2 JP H0245933 Y2 JPH0245933 Y2 JP H0245933Y2 JP 10337684 U JP10337684 U JP 10337684U JP 10337684 U JP10337684 U JP 10337684U JP H0245933 Y2 JPH0245933 Y2 JP H0245933Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- matrix
- scan
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
技術分野
本考案は、スイツチ読取り回路、特にマトリツ
クス状に構成されたスイツチのオン、オフをチヤ
ツタリングを除いて読取るスイツチ読取り回路に
関するものである。
クス状に構成されたスイツチのオン、オフをチヤ
ツタリングを除いて読取るスイツチ読取り回路に
関するものである。
背景技術
従来、この種の装置としては第１図に示すよう
に、複数個のスイツチ１がマトリツクス状に配列
されたスイツチ・マトリツクス２をスキヤンする
マトリツクス・スキヤン回路３と、スキヤンした
結果より、チヤツタリングを除去し、どのスイツ
チがオンしているかを示すチヤツタリング除去回
路４とからなるものがある。
に、複数個のスイツチ１がマトリツクス状に配列
されたスイツチ・マトリツクス２をスキヤンする
マトリツクス・スキヤン回路３と、スキヤンした
結果より、チヤツタリングを除去し、どのスイツ
チがオンしているかを示すチヤツタリング除去回
路４とからなるものがある。
このような従来のスイツチ読取り回路において
は、出力ポートOP1，OP2……OPoを順次数Ｖの
“Ｈ”レベルにしてゆき、入力ポートIP1，IP2…
…IPoの“Ｈ”レベルを読取りどのスイツチがオ
ンしてるかを判断し、そのデータをチヤツタリン
グ除去回路に４に送る。チヤツタリング除去回路
４では、マトリツクス・スキヤン回路３からのデ
ータが所定時間、通常は数ミリ秒から数十ミリ秒
間続くことを確認することでチヤツタリングを除
去し、スイツチ・マトリツクス２のスイツチのオ
ン状態を出力する。
は、出力ポートOP1，OP2……OPoを順次数Ｖの
“Ｈ”レベルにしてゆき、入力ポートIP1，IP2…
…IPoの“Ｈ”レベルを読取りどのスイツチがオ
ンしてるかを判断し、そのデータをチヤツタリン
グ除去回路に４に送る。チヤツタリング除去回路
４では、マトリツクス・スキヤン回路３からのデ
ータが所定時間、通常は数ミリ秒から数十ミリ秒
間続くことを確認することでチヤツタリングを除
去し、スイツチ・マトリツクス２のスイツチのオ
ン状態を出力する。
このような従来のスイツチ読取り回路では、常
時スイツチ・マトリツクス２をスキヤンしなけれ
ばならず、スキヤン信号は計算機の回路構成によ
り０〜数Ｖの矩形波であるため、スイツチ読取り
回路の付近に例えばチユーナ回路等の弱電のアナ
ログ回路があると誘導により誤動作、Ｓ／Ｎの悪
化を生じるという欠点があつた。
時スイツチ・マトリツクス２をスキヤンしなけれ
ばならず、スキヤン信号は計算機の回路構成によ
り０〜数Ｖの矩形波であるため、スイツチ読取り
回路の付近に例えばチユーナ回路等の弱電のアナ
ログ回路があると誘導により誤動作、Ｓ／Ｎの悪
化を生じるという欠点があつた。
考案の概要
本考案の目的は、スキヤン信号の他の回路への
影響を軽減したスイツチ読取り回路を提供するこ
とにある。
影響を軽減したスイツチ読取り回路を提供するこ
とにある。
上記の目的を達成する為に本考案によるスイツ
チ読取り回路においては、スイツチ・マトリツク
スの少なくても１個が動作していることを検知す
る回路を設け、スイツチ・マトリツクスの少なく
とも１個の動作を検出したときのみ短時間だけス
イツチ・マトリツクスの状態を順次チエツクする
が如くなされている。
チ読取り回路においては、スイツチ・マトリツク
スの少なくても１個が動作していることを検知す
る回路を設け、スイツチ・マトリツクスの少なく
とも１個の動作を検出したときのみ短時間だけス
イツチ・マトリツクスの状態を順次チエツクする
が如くなされている。
実施例
第２図は、本考案の一実施例を示すブロツク図
である。このスイツチ読取り回路は、ｎ行×ｎ列
に配列された複数個のスイツチ１よりなるスイツ
チ・マトリツクス２のスイツチのオン・オフを読
取るものとする。スイツチ１の一端５は、マトリ
ツクスの対応するＸライン６にそれぞれ接続さ
れ、スイツチ１の他端７はマトリツクスの対応す
るＹライン８にそれぞれ接続されている。
である。このスイツチ読取り回路は、ｎ行×ｎ列
に配列された複数個のスイツチ１よりなるスイツ
チ・マトリツクス２のスイツチのオン・オフを読
取るものとする。スイツチ１の一端５は、マトリ
ツクスの対応するＸライン６にそれぞれ接続さ
れ、スイツチ１の他端７はマトリツクスの対応す
るＹライン８にそれぞれ接続されている。
スイツチ読取り回路は、マトリツクス・スキヤ
ン回路９を備えており、このスキヤン回路のスキ
ヤン信号出力ポートOP1，OP2……OPoは、それ
ぞれダイオード１０を経てスイツチ・マトリツク
ス２の対応するＹライン８にそれぞれ接続されて
いる。一方、スキヤン回路９の入力端子IP1，IP2
……IPoは、スイツチ・マトリツクス２の対応す
るＸライン６にそれぞれ接続され、Ｘライン６は
抵抗１１を経てそれぞれ接地されている。マトリ
ツクス・スキヤン回路９の出力ポートOP1，OP2
……OPoは、スキヤン動作時は第一レベルである
接地電位に近い所定のしきい値電圧以下の電圧で
ある“Ｌ”レベルを出力し、スキヤン動作時以外
は第２レベルである数Ｖ程度の所定のしきい値電
圧以上の電圧である“Ｈ”レベルを出力するよう
に構成されている。なお、本実施例では、スイツ
チ・マトリツクスにおいてスイツチのオンとはス
イツチが閉じる状態を意味するものとする。
ン回路９を備えており、このスキヤン回路のスキ
ヤン信号出力ポートOP1，OP2……OPoは、それ
ぞれダイオード１０を経てスイツチ・マトリツク
ス２の対応するＹライン８にそれぞれ接続されて
いる。一方、スキヤン回路９の入力端子IP1，IP2
……IPoは、スイツチ・マトリツクス２の対応す
るＸライン６にそれぞれ接続され、Ｘライン６は
抵抗１１を経てそれぞれ接地されている。マトリ
ツクス・スキヤン回路９の出力ポートOP1，OP2
……OPoは、スキヤン動作時は第一レベルである
接地電位に近い所定のしきい値電圧以下の電圧で
ある“Ｌ”レベルを出力し、スキヤン動作時以外
は第２レベルである数Ｖ程度の所定のしきい値電
圧以上の電圧である“Ｈ”レベルを出力するよう
に構成されている。なお、本実施例では、スイツ
チ・マトリツクスにおいてスイツチのオンとはス
イツチが閉じる状態を意味するものとする。
マトリツクス・スキヤン回路９の入力ポート
IP1，IP2……IPoは、それぞれスイツチオン検出
回路１２およびスイツチオフ検出回路１３に接続
されている。スイツチオン検出回路１２は、スイ
ツチ・マトリツクス２の少なくとも１個のスイツ
チがオンしていることを検出するためのものであ
り、マトリツクス・スキヤン回路９の入力ポート
IP1，IP2……IPoの入力レベルのORをとり“Ｈ”
レベルを出力するように構成されている。スイツ
チオフ検出回路１３は、スイツチ・マトリツクス
２の全てのスイツチがオフしていることを検出す
るためのものであり、マトリツクス・スキヤン回
路９の入力ポートIP1，IP2……IPoの入力レベル
のORをとり、その結果を反転し、全てのスイツ
チがオフのときに“Ｈ”レベルを出力するように
構成されている。
IP1，IP2……IPoは、それぞれスイツチオン検出
回路１２およびスイツチオフ検出回路１３に接続
されている。スイツチオン検出回路１２は、スイ
ツチ・マトリツクス２の少なくとも１個のスイツ
チがオンしていることを検出するためのものであ
り、マトリツクス・スキヤン回路９の入力ポート
IP1，IP2……IPoの入力レベルのORをとり“Ｈ”
レベルを出力するように構成されている。スイツ
チオフ検出回路１３は、スイツチ・マトリツクス
２の全てのスイツチがオフしていることを検出す
るためのものであり、マトリツクス・スキヤン回
路９の入力ポートIP1，IP2……IPoの入力レベル
のORをとり、その結果を反転し、全てのスイツ
チがオフのときに“Ｈ”レベルを出力するように
構成されている。
マトリツクス・スキヤン回路９は、所定時間同
じ入力が続くとその入力が出力されるチヤツタリ
ング除去回路１４に接続され、スイツチオフ検出
回路１３も同様の機能を有するチヤツタリング除
去回路１５に接続されている。マトリツクス・ス
キヤン回路９、スイツチオン検出回路１２、スイ
ツチオフ検出回路１３、チヤツタリング除去回路
１４，１５は、それぞれコントローラ１６に接続
されている。
じ入力が続くとその入力が出力されるチヤツタリ
ング除去回路１４に接続され、スイツチオフ検出
回路１３も同様の機能を有するチヤツタリング除
去回路１５に接続されている。マトリツクス・ス
キヤン回路９、スイツチオン検出回路１２、スイ
ツチオフ検出回路１３、チヤツタリング除去回路
１４，１５は、それぞれコントローラ１６に接続
されている。
次に、本実施例の動作を説明する。スイツチ・
マトリツクス２の少なくとも１個のスイツチがオ
ンしていると、マトリツクス・スキヤン回路９の
出力ポートの“Ｈ”レベルの信号は、ダイオード
１０、Ｙライン８、オンしているスイツチ１およ
びＸライン６を経てスイツチオン検出回路１２に
入力され、その結果スイツチオン検出回路１２の
出力は“Ｈ”レベルとなり、この“Ｈ”レベルの
信号がコントローラ１６に送られる。コントロー
ラ１６は、この“Ｈ”レベルの信号を受けるとス
キヤン回路９を動作させて、出力ポートOP1，
OP2……OPoに順次“Ｈ”レベルのパルス信号を
発生させる。この“Ｈ”レベルの信号は、ダイオ
ード１０を経てスイツチ・マトリツクス２のＹラ
イン８に順次供給される。この“Ｈ”レベルの信
号は、オンしているスイツチ１およびそれに対応
するＸライン６を経てマトリツクス・スキヤン回
路の対応する入力ポートに入力される。マトリツ
クス・スキヤン回路９は、スイツチ・マトリツク
スのどのスイツチがオンしているか示す信号をチ
ヤツタリング除去回路１４に送る。
マトリツクス２の少なくとも１個のスイツチがオ
ンしていると、マトリツクス・スキヤン回路９の
出力ポートの“Ｈ”レベルの信号は、ダイオード
１０、Ｙライン８、オンしているスイツチ１およ
びＸライン６を経てスイツチオン検出回路１２に
入力され、その結果スイツチオン検出回路１２の
出力は“Ｈ”レベルとなり、この“Ｈ”レベルの
信号がコントローラ１６に送られる。コントロー
ラ１６は、この“Ｈ”レベルの信号を受けるとス
キヤン回路９を動作させて、出力ポートOP1，
OP2……OPoに順次“Ｈ”レベルのパルス信号を
発生させる。この“Ｈ”レベルの信号は、ダイオ
ード１０を経てスイツチ・マトリツクス２のＹラ
イン８に順次供給される。この“Ｈ”レベルの信
号は、オンしているスイツチ１およびそれに対応
するＸライン６を経てマトリツクス・スキヤン回
路の対応する入力ポートに入力される。マトリツ
クス・スキヤン回路９は、スイツチ・マトリツク
スのどのスイツチがオンしているか示す信号をチ
ヤツタリング除去回路１４に送る。
チヤツタリング除去回路１４は、マトリツク
ス・スキヤン回路９からの入力が所定時間続くと
スイツチは最終的にオンされたと判断し、このス
イツチがオンされたかをコントローラ１６に知ら
せる。マトリツクス・スキヤン回路９からの入力
が所定時間続かない場合には、チヤツタリングが
生じていると判断して、チヤツタリングを除去す
る。コントローラ１６は、チヤツタリング除去回
路１４からどのスイツチがオンされているかを示
す情報を受けるとマトリツクス・スキヤン回路９
のスキヤン動作を停止させて出力ポートOP1〜
OPoを全て“Ｈ”レベルにする。
ス・スキヤン回路９からの入力が所定時間続くと
スイツチは最終的にオンされたと判断し、このス
イツチがオンされたかをコントローラ１６に知ら
せる。マトリツクス・スキヤン回路９からの入力
が所定時間続かない場合には、チヤツタリングが
生じていると判断して、チヤツタリングを除去す
る。コントローラ１６は、チヤツタリング除去回
路１４からどのスイツチがオンされているかを示
す情報を受けるとマトリツクス・スキヤン回路９
のスキヤン動作を停止させて出力ポートOP1〜
OPoを全て“Ｈ”レベルにする。
スイツチ・マトリツクス２の全てのスイツチが
オフされると、スイツチオフ検出回路１３の入力
は全て“Ｌ”レベルとなり、したがつてスイツチ
オフ検出回路１３の出力は“Ｈ”レベルとなる。
この“Ｈ”レベルの信号は、チヤツタリング除去
回路１５に送られ、この信号が所定時間続くと全
スイツチが最終的にオフされたと判断し、コント
ローラ１６に知らせる。所定時間続かない場合に
は、チヤツタリングが生じていると判断して、チ
ヤツタリングを除去する。コントローラ１６は、
全てのスイツチがオフされたことを示す情報を受
けると、マトリツクス・スキヤン回路９のスキヤ
ン動作を停止させる。
オフされると、スイツチオフ検出回路１３の入力
は全て“Ｌ”レベルとなり、したがつてスイツチ
オフ検出回路１３の出力は“Ｈ”レベルとなる。
この“Ｈ”レベルの信号は、チヤツタリング除去
回路１５に送られ、この信号が所定時間続くと全
スイツチが最終的にオフされたと判断し、コント
ローラ１６に知らせる。所定時間続かない場合に
は、チヤツタリングが生じていると判断して、チ
ヤツタリングを除去する。コントローラ１６は、
全てのスイツチがオフされたことを示す情報を受
けると、マトリツクス・スキヤン回路９のスキヤ
ン動作を停止させる。
以上の実施例から明らかなように、マトリツク
ス・スキヤン回路９が動作する、すなわち出力ポ
ートOP1，OP2……OPoに“Ｌ”レベルのパルス
が出力されるのはスイツチ・マトリツクス２のス
イツチがオンしてチヤツタリングをみる所定の時
間であり、スイツチがオフのとき、スイツチのオ
ンが続くとき、スイツチがオフされるときは出力
ポートOP1，OP2……OPoは“Ｈ”レベルに固定
されている。
ス・スキヤン回路９が動作する、すなわち出力ポ
ートOP1，OP2……OPoに“Ｌ”レベルのパルス
が出力されるのはスイツチ・マトリツクス２のス
イツチがオンしてチヤツタリングをみる所定の時
間であり、スイツチがオフのとき、スイツチのオ
ンが続くとき、スイツチがオフされるときは出力
ポートOP1，OP2……OPoは“Ｈ”レベルに固定
されている。
以上、本考案の一実施例について説明したが、
当業者であれば本考案の範囲内で種々の変形、変
更が可能なことは勿論である。例えば、スイツ
チ・マトリツクスのスイツチが閉じる場合をオン
として取扱つたが、スイツチが開く場合をオンと
する場合にも同様の考えで構成することができ
る。また、上記実施例では、マトリツクス・スキ
ヤン回路の出力ポートからスキヤン用の電流が流
れ出る場合について説明したが、流れ込むように
回路を構成することも可能である。
当業者であれば本考案の範囲内で種々の変形、変
更が可能なことは勿論である。例えば、スイツ
チ・マトリツクスのスイツチが閉じる場合をオン
として取扱つたが、スイツチが開く場合をオンと
する場合にも同様の考えで構成することができ
る。また、上記実施例では、マトリツクス・スキ
ヤン回路の出力ポートからスキヤン用の電流が流
れ出る場合について説明したが、流れ込むように
回路を構成することも可能である。
効 果
本考案スイツチ読取り回路によれば、マトリツ
クス・スキヤン回路がスキヤン動作を行うのは、
スイツチ・マトリツクスのスイツチがオンしてチ
ヤツタリングをみる所定の時間だけであり、か
つ、スキヤンは出力ポートに“Ｌ”レベルのスキ
ヤン信号を発生することにより行い、スキヤン時
以外は出力ポートを“Ｈ”レベルに固定している
ので、スイツチ読取り回路の近傍にある回路への
誘導による影響をかなり軽減することができる。
クス・スキヤン回路がスキヤン動作を行うのは、
スイツチ・マトリツクスのスイツチがオンしてチ
ヤツタリングをみる所定の時間だけであり、か
つ、スキヤンは出力ポートに“Ｌ”レベルのスキ
ヤン信号を発生することにより行い、スキヤン時
以外は出力ポートを“Ｈ”レベルに固定している
ので、スイツチ読取り回路の近傍にある回路への
誘導による影響をかなり軽減することができる。
第１図は、従来のスイツチ読取り回路のブロツ
ク図、第２図は本考案の一実施例のブロツク図で
ある。 主要部分の符号の説明、１……スイツチ、２…
…スイツチ・マトリツクス、９……マトリツク
ス・スキヤン回路、１０……ダイオード、１１…
…抵抗、１２……スイツチオン検出回路、１３…
…スイツチオフ検出回路、１４，１５……チヤツ
タリング除去回路、１６……コントローラ。
ク図、第２図は本考案の一実施例のブロツク図で
ある。 主要部分の符号の説明、１……スイツチ、２…
…スイツチ・マトリツクス、９……マトリツク
ス・スキヤン回路、１０……ダイオード、１１…
…抵抗、１２……スイツチオン検出回路、１３…
…スイツチオフ検出回路、１４，１５……チヤツ
タリング除去回路、１６……コントローラ。
Claims (1)
- 複数のスイツチがマトリツクス状に配列された
スイツチ・マトリツクスのスイツチのオン状態を
読取るスイツチ読取り回路であつて、スキヤン時
に第１レベルのスキヤン信号を前記スイツチ・マ
トリツクスに順次出力し、非スキヤン時には第２
レベルの信号を前記スイツチ・マトリツクスに常
時出力する出力ポートと、これら出力ポートから
前記スイツチ・マトリツクスのオン状態のスイツ
チを経た信号を受信する複数の入力ポートとを有
するマトリツクス・スキヤン回路と、前記複数の
入力ポートの信号レベルを判断して前記スイツ
チ・マトリツクスの少なくとも１個のスイツチの
オン状態を検出するスイツチオン検出回路と、前
記複数の入力ポートの信号レベルを判断して前記
スイツチ・マトリツクスの全てのスイツチのオフ
状態を検出するスイツチオフ検出回路と、前記マ
トリツクス・スキヤン回路の出力の持続時間を判
断してチヤツタリングを除去するチヤツタリング
除去回路と、前記スイツチオン検出回路、前記ス
イツチオフ検出回路および前記チヤツタリング除
去回路からの入力信号に基づいて、前記チヤツタ
リング除去回路においてチヤツタリングを除去す
るに要する時間の間のみ前記マトリツクス・スキ
ヤン回路がスキヤン動作するように制御する制御
回路とを備えることを特徴とするスイツチ読取り
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337684U JPS6118526U (ja) | 1984-07-09 | 1984-07-09 | スイツチ読取り回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337684U JPS6118526U (ja) | 1984-07-09 | 1984-07-09 | スイツチ読取り回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6118526U JPS6118526U (ja) | 1986-02-03 |
| JPH0245933Y2 true JPH0245933Y2 (ja) | 1990-12-05 |
Family
ID=30662773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337684U Granted JPS6118526U (ja) | 1984-07-09 | 1984-07-09 | スイツチ読取り回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118526U (ja) |
-
1984
- 1984-07-09 JP JP10337684U patent/JPS6118526U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6118526U (ja) | 1986-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430438A (en) | Method and device for functional monitoring of an electrical load | |
| US4823309A (en) | Data processing system with improved output function | |
| JPH0351002B2 (ja) | ||
| JPH0245933Y2 (ja) | ||
| US5193177A (en) | Fault indicating microcomputer interface units | |
| US4518951A (en) | Integrated circuit for a keyboard of an electronic apparatus | |
| EP0338220A2 (en) | Logic circuits of the multiplexer-type | |
| JP4320935B2 (ja) | 操作入力装置 | |
| US5196730A (en) | Arrangement of automatically restoring normal operation of latch-in relay | |
| WO2000016487A1 (en) | Circuit for time-sharing of configurable i/o pins | |
| JPH07152468A (ja) | キーマトリクス入力装置 | |
| JPH04239217A (ja) | ノンタッチスイッチ装置の基準値設定方法 | |
| JP3025899B2 (ja) | 入出力回路 | |
| SU1370763A1 (ru) | Коммутатор с контролем | |
| SU1753506A1 (ru) | Коммутатор | |
| JP3207324B2 (ja) | 接点状態検出回路 | |
| SU1037424A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
| JP2627341B2 (ja) | タイマー回路 | |
| KR100244868B1 (ko) | 소프트 터치식 키이 스캔 장치 | |
| SU1275416A1 (ru) | Устройство дл ввода-вывода информации | |
| JP2640006B2 (ja) | タイマー回路 | |
| KR920004611Y1 (ko) | 메트릭스 입력모듈의 잡음 제거회로 | |
| JP3532314B2 (ja) | Ｄ／ａ変換器及びその試験方法 | |
| JPH06289972A (ja) | スイッチ状態検出装置 | |
| KR20000032197A (ko) | 로터리스위치의 접속위치 실시간 식별회로 |