JPH0246043A - 送信回路 - Google Patents
送信回路Info
- Publication number
- JPH0246043A JPH0246043A JP19760488A JP19760488A JPH0246043A JP H0246043 A JPH0246043 A JP H0246043A JP 19760488 A JP19760488 A JP 19760488A JP 19760488 A JP19760488 A JP 19760488A JP H0246043 A JPH0246043 A JP H0246043A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- transmitting
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、平衡型データ通信システムにおける送信回路
に関する。
に関する。
（従来の技術）
自動車内の平衡型データ通信システムには、伝送路の画
伝送線に終端抵抗の接続されているタイプのものと、接
続されていないタイプのものとが提案されているが、終
端抵抗の接続さていないタイプの方が、２つの伝送線が
分離していて夫々独立に、送信回路により駆動し、受信
回路により受信することができるため、受信回路を工夫
することにより、仮え伝送路の一方の伝送線が故障して
一定電圧に固定された場合であっても、他方の伝送線の
パルス信号により受信可能であるという点において有利
である。
伝送線に終端抵抗の接続されているタイプのものと、接
続されていないタイプのものとが提案されているが、終
端抵抗の接続さていないタイプの方が、２つの伝送線が
分離していて夫々独立に、送信回路により駆動し、受信
回路により受信することができるため、受信回路を工夫
することにより、仮え伝送路の一方の伝送線が故障して
一定電圧に固定された場合であっても、他方の伝送線の
パルス信号により受信可能であるという点において有利
である。
従来の送信回路においては、上述のような伝送路に終端
抵抗の設けられていないタイプの駆動回路の場合、第４
図に示すように送信回路１１と受信回路１２とを接続す
る伝送路１３の各々の伝送線１４．１５は、電流制限抵
抗Ｒ，、Ｒ，及び半導体スイッチング回路１６．１７を
介して、夫々電源電圧Ｖ ｃｃとグランドに接続されて
いる。スイッチング回路１６は入力端子１１ａに、スイ
ッチング回路１７はインバータ１８を介して入力端子１
１ａに接続されている。尚、半導体スイッチング回路１
６．１７としては、トランジスタのエミッタホロワ回路
、オーブンコレクタ回路、ＭＯＳＦＥＴのオープンドレ
イン等が使用される。
抵抗の設けられていないタイプの駆動回路の場合、第４
図に示すように送信回路１１と受信回路１２とを接続す
る伝送路１３の各々の伝送線１４．１５は、電流制限抵
抗Ｒ，、Ｒ，及び半導体スイッチング回路１６．１７を
介して、夫々電源電圧Ｖ ｃｃとグランドに接続されて
いる。スイッチング回路１６は入力端子１１ａに、スイ
ッチング回路１７はインバータ１８を介して入力端子１
１ａに接続されている。尚、半導体スイッチング回路１
６．１７としては、トランジスタのエミッタホロワ回路
、オーブンコレクタ回路、ＭＯＳＦＥＴのオープンドレ
イン等が使用される。
伝送路１３の何処か一箇所酸いは複数箇所に各々の伝送
線１４．１５から夫々電源電圧Ｖ ｃｃとグランドにバ
イアス抵抗を接続するが、ここではそれを総合してバイ
アス回路１９とし、バイアス抵抗をＲ，、Ｒ，で示す。
線１４．１５から夫々電源電圧Ｖ ｃｃとグランドにバ
イアス抵抗を接続するが、ここではそれを総合してバイ
アス回路１９とし、バイアス抵抗をＲ，、Ｒ，で示す。
そして、送信回路１１の入力端子１１ａに信号を入力さ
せてスイッチング回路１６．１７をオンオフすると、伝
送路１３の各伝送線１４．１５に第 図に示すような（
Ｒ，／ （Ｒ，＋Ｒ，））・ＶＣＣで表される振幅の波
形が等しく現れることになる。尚、各伝送線１４．１５
は、夫々バスＢｕｓ（＋） 、ＢＩＩＳ（−）を示し、
符号（＋）は正の論理を、符号（−）は負の論理を表し
ている。
せてスイッチング回路１６．１７をオンオフすると、伝
送路１３の各伝送線１４．１５に第 図に示すような（
Ｒ，／ （Ｒ，＋Ｒ，））・ＶＣＣで表される振幅の波
形が等しく現れることになる。尚、各伝送線１４．１５
は、夫々バスＢｕｓ（＋） 、ＢＩＩＳ（−）を示し、
符号（＋）は正の論理を、符号（−）は負の論理を表し
ている。
（発明が解決しようとする課題）
しかしながら、実際の伝送システムにおいては送信回路
１１例の電源電圧■。と、バイアス回路１９側の電源電
圧ｙ ｃｃとは必ずしも等電位であるとは限らず、しか
も、これらの両電源間にアース電位差Ｘ （Ｖ）が生じ
ることもある０例えば、送信回路１１のグランドに対し
てバイアス回路１９のアース電位が＋Ｘ （Ｖ）だけ高
い場合、第６図に示すように伝送線１４のＢｕｓ （−
）の波形の振幅は、（Ｒｍ ／ （Ｒｍ ＋Ｒ６）ｌ
−（Ｖｃｃ＋Ｘ）となり、第５図に示す通常の場合に
比して大きくなり、反対に伝送線１５のＢｕｓ （＋
）の波形は（Ｒ。
１１例の電源電圧■。と、バイアス回路１９側の電源電
圧ｙ ｃｃとは必ずしも等電位であるとは限らず、しか
も、これらの両電源間にアース電位差Ｘ （Ｖ）が生じ
ることもある０例えば、送信回路１１のグランドに対し
てバイアス回路１９のアース電位が＋Ｘ （Ｖ）だけ高
い場合、第６図に示すように伝送線１４のＢｕｓ （−
）の波形の振幅は、（Ｒｍ ／ （Ｒｍ ＋Ｒ６）ｌ
−（Ｖｃｃ＋Ｘ）となり、第５図に示す通常の場合に
比して大きくなり、反対に伝送線１５のＢｕｓ （＋
）の波形は（Ｒ。
／ （Ｒ１＋Ｒ１１）） ・ （Ｖｃｃ−ｘ）となり
、通常の場合よりも小さくなる。このような場合におい
て、伝送線１５即ち、Ｂｕｓ（＋）が何らかの故障を起
こし、ある電位に固定されると、当該Ｂｕｓ （＋ ）
のパルスはその振幅が通常のパルスの振幅（Ｒ１／ （
Ｒ１＋Ｒ６） ） ・ＶＣＣよりも小さくなるために
、当該Ｂｕｓ （＋ ）のパスル信号を受信回路１２で
受信することが出来なくなる虞れがあるという問題があ
る。
、通常の場合よりも小さくなる。このような場合におい
て、伝送線１５即ち、Ｂｕｓ（＋）が何らかの故障を起
こし、ある電位に固定されると、当該Ｂｕｓ （＋ ）
のパルスはその振幅が通常のパルスの振幅（Ｒ１／ （
Ｒ１＋Ｒ６） ） ・ＶＣＣよりも小さくなるために
、当該Ｂｕｓ （＋ ）のパスル信号を受信回路１２で
受信することが出来なくなる虞れがあるという問題があ
る。
本発明は上述の点に鑑みてなされたもので、伝送路の伝
送線の一方が故障して或る一定の電圧に固定されたとき
においてもパルス信号の振幅の変動が小さく、且つ送信
回路とバイアス回路との電源電圧の違いやアース電位差
等の影響を受けることなく常に伝、送可能な送信回路を
提供することを目的とする。
送線の一方が故障して或る一定の電圧に固定されたとき
においてもパルス信号の振幅の変動が小さく、且つ送信
回路とバイアス回路との電源電圧の違いやアース電位差
等の影響を受けることなく常に伝、送可能な送信回路を
提供することを目的とする。
（課題を解決するための手段）
上記目的を達成するために本発明によれば、入力信号に
応じてスイッチング作動する２つのスイッチング回路を
有する送信回路と、当該送信回路の各スイッチング回路
と伝送路を介して接続される受信回路とを備え、当該受
信回路が、伝送路の一方の伝送線が或る一定電圧に固定
された時にも受信可能とされ、且つこの時に当該伝送路
の他方の伝送線の波形を乱すような終端抵抗が設けられ
ていない平衡型データ通信システムの送信回路において
、前記一方のスイッチング回路を、入力信号に応じて作
動して一定電流を吐き出す定電流回路により構成し、他
方のスイッチング回路を、人力信号に応じて作動して一
定電流を吸い込む定電流回路により構成したものである
。
応じてスイッチング作動する２つのスイッチング回路を
有する送信回路と、当該送信回路の各スイッチング回路
と伝送路を介して接続される受信回路とを備え、当該受
信回路が、伝送路の一方の伝送線が或る一定電圧に固定
された時にも受信可能とされ、且つこの時に当該伝送路
の他方の伝送線の波形を乱すような終端抵抗が設けられ
ていない平衡型データ通信システムの送信回路において
、前記一方のスイッチング回路を、入力信号に応じて作
動して一定電流を吐き出す定電流回路により構成し、他
方のスイッチング回路を、人力信号に応じて作動して一
定電流を吸い込む定電流回路により構成したものである
。
（作用）
送信回路の各スイッチング回路は定電流回路により構成
され、入力信号に応じて一方のスイッチング回路は伝送
線に一定電流を吐き出し、他方のスイッチング回路は伝
送線から一定電流を吸い込むように作動する。これによ
り各伝送線に接続されるバイアス回路の各バイアス抵抗
の両端に発生する電圧が略一定となり、当該送信回路と
バイアス回路との電源電圧の違い、アース電位差等の影
響を殆ど受けることがない。この結果、伝送路の伝送線
の一方が故障して或る一定の電圧に固定されたときにお
いてもパルス信号の振幅の変動が小さくなり伝送可能と
なる。
され、入力信号に応じて一方のスイッチング回路は伝送
線に一定電流を吐き出し、他方のスイッチング回路は伝
送線から一定電流を吸い込むように作動する。これによ
り各伝送線に接続されるバイアス回路の各バイアス抵抗
の両端に発生する電圧が略一定となり、当該送信回路と
バイアス回路との電源電圧の違い、アース電位差等の影
響を殆ど受けることがない。この結果、伝送路の伝送線
の一方が故障して或る一定の電圧に固定されたときにお
いてもパルス信号の振幅の変動が小さくなり伝送可能と
なる。
（実施例）
以下本発明の一実施例を添付図面に基づいて詳述する。
第１図は本発明に係る送信回路１と、伝送路２を介して
当該送信回路１に接続される受信回路３とを示す、送信
回路１は、インバータ５と、２個の半導体スイッチング
素子例えば、ＰＮＰ型トランジスタＴｒｉと、ＮＰＮ型
トランジスタＴｒ２とを備えており、インバータ５の入
力側は入力端子１ａに、出力側は抵抗Ｒ１を介してトラ
ンジスタＴｒｉのベースに接続されている。電源ライン
１０は抵抗Ｒ２とダイオードＤ１との直列回路を介して
トランジスタＴｒｉのベースに接続されており、これら
の抵抗Ｒ２とダイオードＤＩと抵抗Ｒ２とにより当１亥
トランジスタＴｒｉのベースの分圧回路を形成している
。尚、ダイオードＤ１はトランジスタＴｒｉの温度補償
のためのものである。また、当該トランジスタＴｒｉの
エミッタは抵抗Ｒ３を介して電源ライン１０に接続され
て所定の電圧■。、が印加されている。
当該送信回路１に接続される受信回路３とを示す、送信
回路１は、インバータ５と、２個の半導体スイッチング
素子例えば、ＰＮＰ型トランジスタＴｒｉと、ＮＰＮ型
トランジスタＴｒ２とを備えており、インバータ５の入
力側は入力端子１ａに、出力側は抵抗Ｒ１を介してトラ
ンジスタＴｒｉのベースに接続されている。電源ライン
１０は抵抗Ｒ２とダイオードＤ１との直列回路を介して
トランジスタＴｒｉのベースに接続されており、これら
の抵抗Ｒ２とダイオードＤＩと抵抗Ｒ２とにより当１亥
トランジスタＴｒｉのベースの分圧回路を形成している
。尚、ダイオードＤ１はトランジスタＴｒｉの温度補償
のためのものである。また、当該トランジスタＴｒｉの
エミッタは抵抗Ｒ３を介して電源ライン１０に接続され
て所定の電圧■。、が印加されている。
トランジスタＴｒ２のベースは、抵抗Ｒ４を介して入力
端子１ａに接続されると共にダイオードＤ２と抵抗Ｒ５
との直列回路を介して接地されており、エミッタは抵抗
Ｒ６を介して接地されている。尚、ダイオードＤ２はト
ランジスタＴｒ２の温度補償のためのものである。そし
て、トランジスタＴｒｉ、トランジスタＴｒ２の各のコ
レクタは夫々逆流防止用のダイオードＤ３、Ｄ４を介し
て伝送路２の伝送線７．８の各一端に接続されている０
例えば、ダイオードＤ３は、電源電圧ｖｃｃの電圧が何
らかの原因により０となった時に伝送線７からトランジ
スタＴｒｉのコレクタ、ベースを経て電流が流れること
を防止し、他の送信回路から当該伝送線７に送信されて
いる信号の波形が乱れることを防止する。
端子１ａに接続されると共にダイオードＤ２と抵抗Ｒ５
との直列回路を介して接地されており、エミッタは抵抗
Ｒ６を介して接地されている。尚、ダイオードＤ２はト
ランジスタＴｒ２の温度補償のためのものである。そし
て、トランジスタＴｒｉ、トランジスタＴｒ２の各のコ
レクタは夫々逆流防止用のダイオードＤ３、Ｄ４を介し
て伝送路２の伝送線７．８の各一端に接続されている０
例えば、ダイオードＤ３は、電源電圧ｖｃｃの電圧が何
らかの原因により０となった時に伝送線７からトランジ
スタＴｒｉのコレクタ、ベースを経て電流が流れること
を防止し、他の送信回路から当該伝送線７に送信されて
いる信号の波形が乱れることを防止する。
伝送路２の各伝送線７．８の各他端は夫々受信回路２に
接続されており、当該伝送路２の受信回路３の入力側に
はバイアス回路９が接続されいる。
接続されており、当該伝送路２の受信回路３の入力側に
はバイアス回路９が接続されいる。
電源ライン１１はダイオードＤ５と抵抗Ｒ７との直列回
路を介して伝送線８に接続され、伝送線７は抵抗Ｒ８と
ダイオードＤ６との直列回路を介して接地されている。
路を介して伝送線８に接続され、伝送線７は抵抗Ｒ８と
ダイオードＤ６との直列回路を介して接地されている。
また、伝送線７は抵抗Ｒ９を介してダイオードＤ５と抵
抗Ｒ７との接続点に接続され、伝送線８は抵抗ＲＩＯを
介して抵抗Ｒ８とダイオードＤ６との接続点に接続され
ている。
抗Ｒ７との接続点に接続され、伝送線８は抵抗ＲＩＯを
介して抵抗Ｒ８とダイオードＤ６との接続点に接続され
ている。
伝送路２は、例えば一方の伝送線７をＢｕｓ ＜ ＋
＞ とされ、他方の伝送線８はＢＵＳ （−）とされて
いる。
＞ とされ、他方の伝送線８はＢＵＳ （−）とされて
いる。
また、入力端子１ａは、例えばＣＭＯＳ ＩＣ回路によ
り構成されたノードの出力端子に接続される。
り構成されたノードの出力端子に接続される。
以下に作用を説明する。
送信回路ｌのアース電位とバイアス回路９のアース電位
との電位差即ち、アース電位差が０である状態において
、送信回路１の入力端子１ａがローレベル（以下、「Ｌ
」という）の時にはインバータ５の出力がハイレベル（
以下ｒｌ（Ｊという）となり、トランジスタＴｒｉ、ト
ランジスタＴｒ２は共に不導通となっている。この時に
は送信回路１は伝送路２に対してハイ・インピーダンス
の状態になっており、Ｂｕｓ（＋） 、ＢＩＩＳ（−）
は第２甲に示すように夫々Ｖｅ 、Ｖｃｃ Ｖｅとな
っている。
との電位差即ち、アース電位差が０である状態において
、送信回路１の入力端子１ａがローレベル（以下、「Ｌ
」という）の時にはインバータ５の出力がハイレベル（
以下ｒｌ（Ｊという）となり、トランジスタＴｒｉ、ト
ランジスタＴｒ２は共に不導通となっている。この時に
は送信回路１は伝送路２に対してハイ・インピーダンス
の状態になっており、Ｂｕｓ（＋） 、ＢＩＩＳ（−）
は第２甲に示すように夫々Ｖｅ 、Ｖｃｃ Ｖｅとな
っている。
ここに、電圧ｖＩｌはダイオードＤ１、Ｄ２の順方向電
圧を示す。
圧を示す。
今、入力端子１ａが、０Ｍ０３回路の出力に接続されて
おり、インバータ５も０Ｍ０３回路で構成されており、
当該入力端子１ａの入力が、Ｈとなった場合にはインバ
ータ５の出力がＬとなる。
おり、インバータ５も０Ｍ０３回路で構成されており、
当該入力端子１ａの入力が、Ｈとなった場合にはインバ
ータ５の出力がＬとなる。
従って、トランジスタＴｒｉに対しては抵抗Ｒ１と、Ｒ
２及びダイオードＤ１とにより分圧されたバイアス電圧
ＶＣＣＩが、当工亥トランジスタＴｒｉのベースに印加
されてベース電流を供給し、当該トランジスタＴｒｉが
導通してコレクタから一定電流■。を吐き出しく出力し
）、ダイオードＤ１を介して伝送線７即ち、ＢＵＳ （
＋ ）に出力する。この時のベース電流は、（Ｖ ｃｃ
Ｖ ｃｃ＋ −Ｖ ｓｉ） ／Ｒ３で表される。こ
こに、電圧Ｖ□はトランジスタＴｒｉのベース−エミッ
タ間の電圧である。
２及びダイオードＤ１とにより分圧されたバイアス電圧
ＶＣＣＩが、当工亥トランジスタＴｒｉのベースに印加
されてベース電流を供給し、当該トランジスタＴｒｉが
導通してコレクタから一定電流■。を吐き出しく出力し
）、ダイオードＤ１を介して伝送線７即ち、ＢＵＳ （
＋ ）に出力する。この時のベース電流は、（Ｖ ｃｃ
Ｖ ｃｃ＋ −Ｖ ｓｉ） ／Ｒ３で表される。こ
こに、電圧Ｖ□はトランジスタＴｒｉのベース−エミッ
タ間の電圧である。
ダイオードＤ１は、トランジスタＴｒｉのベース−エミ
ッタ間電圧ＶＩＥが温度により変動した時に当該変動分
を補正するためにベースに掛かるバイアス電圧を補正し
て当該トランジスタＴｒｉの出力電流１．が温度により
変動することを防止する。
ッタ間電圧ＶＩＥが温度により変動した時に当該変動分
を補正するためにベースに掛かるバイアス電圧を補正し
て当該トランジスタＴｒｉの出力電流１．が温度により
変動することを防止する。
また、入力端子１ａの入力が前記Ｈとなると、トランジ
スタＴｒ２が導通し、当該トランジスタＴｒ２はトラン
ジスタＴｒｉとは反対に伝送線８即ち、Ｂｕｓ（−）か
らダイオードＤ２を介して一定電流！。を吸い込む（流
れ込む）、即ち、送信回路ｌの各トランジスタＴｒｉ、
Ｔｒ２は夫々定電流回路として作動する。
スタＴｒ２が導通し、当該トランジスタＴｒ２はトラン
ジスタＴｒｉとは反対に伝送線８即ち、Ｂｕｓ（−）か
らダイオードＤ２を介して一定電流！。を吸い込む（流
れ込む）、即ち、送信回路ｌの各トランジスタＴｒｉ、
Ｔｒ２は夫々定電流回路として作動する。
また、バイアス回路９のアース電位が送信回路ｌのアー
スに対して例えば、＋Ｘ （Ｖ）であった場合即ち、ア
ース電位差のある場合には、ダイオードＤ５、Ｄ６の順
方向電圧が一定であるとすると、ダイオードＤ５のカソ
ード、ダイオードＤ６のアノードの各電圧も一定となり
、その電圧は夫々第３図に示すようにＶｃｃ＋ Ｘ
Ｖ＋＋ 、Ｘ ＋ Ｖ。
スに対して例えば、＋Ｘ （Ｖ）であった場合即ち、ア
ース電位差のある場合には、ダイオードＤ５、Ｄ６の順
方向電圧が一定であるとすると、ダイオードＤ５のカソ
ード、ダイオードＤ６のアノードの各電圧も一定となり
、その電圧は夫々第３図に示すようにＶｃｃ＋ Ｘ
Ｖ＋＋ 、Ｘ ＋ Ｖ。
となる。
バイアス回路９の抵抗Ｒ９、ＲＩＯは、ダイオードＤ５
、Ｄ６を常時導通ずるためのもので比較的大きい抵抗値
（例えば１０にΩ程度）に設定されており、バイアス抵
抗Ｒ，に相当する抵抗は抵抗Ｒ７、Ｒ８であり、比較的
小さい抵抗値（例えば１０００程度）に設定されている
。従って、抵抗Ｒ９、ＲＩＯは抵抗Ｒ７、Ｒ８に比して
十分大きいので無いものと見做すことができる。
、Ｄ６を常時導通ずるためのもので比較的大きい抵抗値
（例えば１０にΩ程度）に設定されており、バイアス抵
抗Ｒ，に相当する抵抗は抵抗Ｒ７、Ｒ８であり、比較的
小さい抵抗値（例えば１０００程度）に設定されている
。従って、抵抗Ｒ９、ＲＩＯは抵抗Ｒ７、Ｒ８に比して
十分大きいので無いものと見做すことができる。
従って、送信回路ｌのトランジスタＴｒｉの吸い込み電
流、トランジスタＴｒ２の吐き出し電流を夫々前記一定
電流１゜とすると、各抵抗Ｒ７、Ｒ８の各両端に発生す
る電圧は、夫々■。・Ｒ７（−１゜・Ｒ１）、Ｉｏ ・
Ｒ８（−１゜・Ｒ喰）となる、これにより伝送線７．８
即ち、Ｂｕｓ （＋ ’）、Ｂｕｓ（−）の各波形は、
アース電位差の無い場合には第２図に示すように変化し
、アース電位差のある場合には第３図に示すように変化
する。
流、トランジスタＴｒ２の吐き出し電流を夫々前記一定
電流１゜とすると、各抵抗Ｒ７、Ｒ８の各両端に発生す
る電圧は、夫々■。・Ｒ７（−１゜・Ｒ１）、Ｉｏ ・
Ｒ８（−１゜・Ｒ喰）となる、これにより伝送線７．８
即ち、Ｂｕｓ （＋ ’）、Ｂｕｓ（−）の各波形は、
アース電位差の無い場合には第２図に示すように変化し
、アース電位差のある場合には第３図に示すように変化
する。
この結果、伝送路２の各伝送線７．８にはアース電位差
や、電源電圧の誤差等の影響を受けることなく一定のパ
ルス波高値（１，・Ｒｓ）が得られる。ここに、Ｒａ＝
Ｒ７−Ｒ８である。また、ダイオードＤ１、Ｄ２により
、温度変化によるトランジスタＴｒｉの吐き出し電流、
トランジスタＴｒ２の吸い込み電流の電流値！。が変化
することを補正しているために当該温度変化に対して前
記パルス信号の波高値（ｒｏ ・Ｒ１）も殆ど変化し
ない。
や、電源電圧の誤差等の影響を受けることなく一定のパ
ルス波高値（１，・Ｒｓ）が得られる。ここに、Ｒａ＝
Ｒ７−Ｒ８である。また、ダイオードＤ１、Ｄ２により
、温度変化によるトランジスタＴｒｉの吐き出し電流、
トランジスタＴｒ２の吸い込み電流の電流値！。が変化
することを補正しているために当該温度変化に対して前
記パルス信号の波高値（ｒｏ ・Ｒ１）も殆ど変化し
ない。
尚、上記実施例におけるダイオードＤ１〜Ｄ６及び抵抗
Ｒ９、ＲＩＯ等は必ずしも必要ではない。
Ｒ９、ＲＩＯ等は必ずしも必要ではない。
（発明の効果）
以上説明したように本発明によれば、入力信号に応じて
スイッチング作動する２つのスイッチング回路を有する
送信回路と、当該送信回路の各スイッチング回路と伝送
路を介して接続される受信回路とを備え、当該受信回路
が、伝送路の一方の伝送線が或る一定電圧に固定された
時にも受信可能とされ、且つこの時に当該伝送路の他方
の伝送線の波形を乱すような終端抵抗が設けられていな
い平衡型データ通信システムの送信回路において、前記
一方のスイッチング回路を、入力信号に応じて作動して
一定電流を吐き出す定電流回路により構成し、他方のス
イッチング回路を、入力信号に応じて作動して一定電流
を吸い込む定電流回路により構成したことにより、伝送
路の伝送線の一方が故障して或る一定の電圧に固定され
たときにおいてもパルス信号の振幅の変動が小さく、且
つ送信回路とバイアス回路との電源電圧の違いやアース
電位差等の影響を受けることなく常に送信回路から受信
回路に信号を送信することが可能となるという優れた効
果がある。
スイッチング作動する２つのスイッチング回路を有する
送信回路と、当該送信回路の各スイッチング回路と伝送
路を介して接続される受信回路とを備え、当該受信回路
が、伝送路の一方の伝送線が或る一定電圧に固定された
時にも受信可能とされ、且つこの時に当該伝送路の他方
の伝送線の波形を乱すような終端抵抗が設けられていな
い平衡型データ通信システムの送信回路において、前記
一方のスイッチング回路を、入力信号に応じて作動して
一定電流を吐き出す定電流回路により構成し、他方のス
イッチング回路を、入力信号に応じて作動して一定電流
を吸い込む定電流回路により構成したことにより、伝送
路の伝送線の一方が故障して或る一定の電圧に固定され
たときにおいてもパルス信号の振幅の変動が小さく、且
つ送信回路とバイアス回路との電源電圧の違いやアース
電位差等の影響を受けることなく常に送信回路から受信
回路に信号を送信することが可能となるという優れた効
果がある。
第１図は本発明に係る送信回路を適用した平衡型データ
通信システムの概略構成図、第２図及び第３図は第１図
の伝送回路における伝送路の信号波形を示す図、第４図
は従来の送信回路を使用した平衡型データ通信システム
の概略構成図、第５図及び第６図は第４図の伝送路の信
号波形を示す図である。 ｌ・・・送信回路、２・・・伝送路、３・・・受信回路
、５・・・インバータ、７．８・・・伝送線、９・・・
バイアス回路。
通信システムの概略構成図、第２図及び第３図は第１図
の伝送回路における伝送路の信号波形を示す図、第４図
は従来の送信回路を使用した平衡型データ通信システム
の概略構成図、第５図及び第６図は第４図の伝送路の信
号波形を示す図である。 ｌ・・・送信回路、２・・・伝送路、３・・・受信回路
、５・・・インバータ、７．８・・・伝送線、９・・・
バイアス回路。
Claims (1)
- 入力信号に応じてスイッチング作動する２つのスイッチ
ング回路を有する送信回路と、当該送信回路の各スイッ
チング回路と伝送路を介して接続される受信回路とを備
え、当該受信回路が、伝送路の一方の伝送線が或る一定
電圧に固定された時にも受信可能とされ、且つこの時に
当該伝送路の他方の伝送線の波形を乱すような終端抵抗
が設けられていない平衡型データ通信システムの送信回
路において、前記一方のスイッチング回路を、入力信号
に応じて作動して一定電流を吐き出す定電流回路により
構成し、他方のスイッチッグ回路を、入力信号に応じて
作動して一定電流を吸い込む定電流回路により構成した
ことを特徴とする送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760488A JPH0246043A (ja) | 1988-08-08 | 1988-08-08 | 送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760488A JPH0246043A (ja) | 1988-08-08 | 1988-08-08 | 送信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246043A true JPH0246043A (ja) | 1990-02-15 |
Family
ID=16377233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19760488A Pending JPH0246043A (ja) | 1988-08-08 | 1988-08-08 | 送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246043A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208798A (en) * | 1987-11-30 | 1993-05-04 | Pioneer Electronic Corporation | Double-sided disk player |
| US6223730B1 (en) | 1997-11-27 | 2001-05-01 | Denso Corporation | Fuel injection control system of internal combustion engine |
| JP2003018176A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Electronics Service Co Ltd | リモート監視システムおよび方法 |
| US7304524B2 (en) | 2002-01-17 | 2007-12-04 | Nec Electronics Corporation | Data interface circuit and data transmitting method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024103U (ja) * | 1973-06-27 | 1975-03-18 |
-
1988
- 1988-08-08 JP JP19760488A patent/JPH0246043A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024103U (ja) * | 1973-06-27 | 1975-03-18 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208798A (en) * | 1987-11-30 | 1993-05-04 | Pioneer Electronic Corporation | Double-sided disk player |
| US6223730B1 (en) | 1997-11-27 | 2001-05-01 | Denso Corporation | Fuel injection control system of internal combustion engine |
| US6382188B2 (en) | 1997-11-27 | 2002-05-07 | Denso Corporation | Fuel injection control system of internal combustion engine |
| JP2003018176A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Electronics Service Co Ltd | リモート監視システムおよび方法 |
| US7304524B2 (en) | 2002-01-17 | 2007-12-04 | Nec Electronics Corporation | Data interface circuit and data transmitting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0441965A1 (en) | Light-emitting diode drive circuit | |
| EP0539230A2 (en) | High speed, low power high common mode range voltage mode differential driver circuit | |
| US5994921A (en) | Universal sender device | |
| EP0137844A4 (en) | TRANSLATION OF TTL-ECL INPUT WITH AND / NON-AND FUNCTION. | |
| US4709388A (en) | Subscriber telephone line interface circuit with reduced power stand-by mode | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| US4728815A (en) | Data shaping circuit | |
| US5012129A (en) | Line driver | |
| JPH04298117A (ja) | 励振回路 | |
| EP0469244A2 (en) | Light emitting element drive circuit | |
| JPH0246043A (ja) | 送信回路 | |
| US6359490B1 (en) | Clamping circuit and interface circuit therefor | |
| US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
| EP0366083B1 (en) | Integrated circuit having output circuit | |
| JPH0339426B2 (ja) | ||
| US6333642B1 (en) | Level converting method and circuit having an intermediate voltage level range and a clamping circuit | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| US3983324A (en) | Full duplex driver/receiver | |
| US5923207A (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
| EP0272924B1 (en) | Pulse generator | |
| US6130812A (en) | Protection circuit for high speed communication | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| JP3120580B2 (ja) | インピーダンス補償回路 | |
| JP3407848B2 (ja) | 信号伝送用インタフェース回路 | |
| US5666076A (en) | Negative input voltage comparator |