JPH0246091Y2 - - Google Patents
Info
- Publication number
- JPH0246091Y2 JPH0246091Y2 JP3599885U JP3599885U JPH0246091Y2 JP H0246091 Y2 JPH0246091 Y2 JP H0246091Y2 JP 3599885 U JP3599885 U JP 3599885U JP 3599885 U JP3599885 U JP 3599885U JP H0246091 Y2 JPH0246091 Y2 JP H0246091Y2
- Authority
- JP
- Japan
- Prior art keywords
- tuned
- transistor
- circuit
- amplifier circuit
- agc voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000007423 decrease Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、AGC電圧の変化により、入力側同
調回路の同調周波数およびQが変化しないように
した同調増幅回路に関するものである。
調回路の同調周波数およびQが変化しないように
した同調増幅回路に関するものである。
(従来の技術)
第5図に、従来のAGC電圧により利得が調整
される同調増幅回路の回路図を示す。第5図にお
いて、同調増幅回路1は、同調トランス2の1次
側のコイルの一端が接地され、他端が入力端子3
に接続されている。そして、同調トランス2の2
次側コイルと並列にコンデンサ4が接続されて入
力側同調回路が構成され、この入力側同調回路の
一端は接地され、他端は結合コンデンサ5を介し
てトランジスタ6のベース端子61に接続されて
いる。さらに、このベース端子61は、抵抗7を
介してAGC端子8に接続されている。また、ト
ランジスタ6のコレクタ端子63は、コイル9と
コンデンサ10が並列に接続された出力側同調回
路の一端に接続されている。このコイル9とコン
デンサ10からなる出力側同調回路の他端は、コ
ンデンサ11を介して接地されるとともに、電源
端子12に接続されている。さらに、トランジス
タ6のエミツタ端子62は、接地コンデンサ13
およびバイアス抵抗14を並列に介して接地され
ている。ここでAGC制御は、AGC電圧の増加と
ともにトランジスタ6のコレクタ電流が増加し、
増幅利得が減少するフオワードAGCである。
される同調増幅回路の回路図を示す。第5図にお
いて、同調増幅回路1は、同調トランス2の1次
側のコイルの一端が接地され、他端が入力端子3
に接続されている。そして、同調トランス2の2
次側コイルと並列にコンデンサ4が接続されて入
力側同調回路が構成され、この入力側同調回路の
一端は接地され、他端は結合コンデンサ5を介し
てトランジスタ6のベース端子61に接続されて
いる。さらに、このベース端子61は、抵抗7を
介してAGC端子8に接続されている。また、ト
ランジスタ6のコレクタ端子63は、コイル9と
コンデンサ10が並列に接続された出力側同調回
路の一端に接続されている。このコイル9とコン
デンサ10からなる出力側同調回路の他端は、コ
ンデンサ11を介して接地されるとともに、電源
端子12に接続されている。さらに、トランジス
タ6のエミツタ端子62は、接地コンデンサ13
およびバイアス抵抗14を並列に介して接地され
ている。ここでAGC制御は、AGC電圧の増加と
ともにトランジスタ6のコレクタ電流が増加し、
増幅利得が減少するフオワードAGCである。
以下、同調増幅回路1の動作を説明する。入力
端子3に与えられた信号より、入力側同調回路に
同調される周波数の信号が抽出され、トランジス
タ6のベース端子61に与えられて増幅され、さ
らに、出力側同調回路により同調される周波数の
信号が抽出される。そして、入力端子3に与えら
れる信号の入力レベルに応じて調整されるAGC
電圧がAGC端子8に与えられ、入力レベルが大
きいほどAGC電圧が大きくなり、トランジスタ
6のコレクタ電流が増加して増幅利得が低下し、
入力レベルが小さいほどAGC電圧が小さくなり、
トランジスタ6のコレクタ電流が減少して増幅利
得が上昇し、同調増幅回路1は常に一定の出力レ
ベルの信号が出力されるように制御されている。
端子3に与えられた信号より、入力側同調回路に
同調される周波数の信号が抽出され、トランジス
タ6のベース端子61に与えられて増幅され、さ
らに、出力側同調回路により同調される周波数の
信号が抽出される。そして、入力端子3に与えら
れる信号の入力レベルに応じて調整されるAGC
電圧がAGC端子8に与えられ、入力レベルが大
きいほどAGC電圧が大きくなり、トランジスタ
6のコレクタ電流が増加して増幅利得が低下し、
入力レベルが小さいほどAGC電圧が小さくなり、
トランジスタ6のコレクタ電流が減少して増幅利
得が上昇し、同調増幅回路1は常に一定の出力レ
ベルの信号が出力されるように制御されている。
(考案が解決しようとする問題点)
ここで、第5図に示す従来の同調増幅回路1の
トランジスタ6を等価的に書き換えた回路図を第
6図に示す。第6図において、ベース端子61に
等価ベース抵抗64の一端が接続され、その他端
がベース・コレクタ間接合容量65と等価電流源
66を並列に介してコレクタ端子63に接続され
ている。さらに、等価ベース抵抗64の他端が等
価エミツタ抵抗67とベース・エミツタ間接合容
量68を並列に介してエミツタ端子62に接続さ
れている。よつて、ベース・エミツタ間接合容量
68は入力側同調回路のコンデンサ4に並列接続
されており、実際には入力側同調回路はこのベー
ス・エミツタ間接合容量68を含んで構成されて
いる。
トランジスタ6を等価的に書き換えた回路図を第
6図に示す。第6図において、ベース端子61に
等価ベース抵抗64の一端が接続され、その他端
がベース・コレクタ間接合容量65と等価電流源
66を並列に介してコレクタ端子63に接続され
ている。さらに、等価ベース抵抗64の他端が等
価エミツタ抵抗67とベース・エミツタ間接合容
量68を並列に介してエミツタ端子62に接続さ
れている。よつて、ベース・エミツタ間接合容量
68は入力側同調回路のコンデンサ4に並列接続
されており、実際には入力側同調回路はこのベー
ス・エミツタ間接合容量68を含んで構成されて
いる。
ところで、ベース・エミツタ間接合容量68
は、トランジスタ6のエミツタ電流の増減に比例
して容量が変化することが知られている。このた
めに、AGC端子8に与えられるAGC電圧の増減
によりコレクタ電流、即ち、エミツタ電流が増減
すると、ベース・エミツタ間接合容量68の容量
が変化し、入力側同調回路の定数が変化して同調
される周波数が変化する。したがつて、AGC電
圧が増加すれば、ベース・エミツタ間接合容量6
8の容量が増加して同調される周波数が低下し、
また、AGC電圧が減少すればベース・エミツタ
間接合容量68の容量が減少して同調される周波
数が上昇し、AGC電圧の変動により同調される
周波数が変動するという問題点がある。
は、トランジスタ6のエミツタ電流の増減に比例
して容量が変化することが知られている。このた
めに、AGC端子8に与えられるAGC電圧の増減
によりコレクタ電流、即ち、エミツタ電流が増減
すると、ベース・エミツタ間接合容量68の容量
が変化し、入力側同調回路の定数が変化して同調
される周波数が変化する。したがつて、AGC電
圧が増加すれば、ベース・エミツタ間接合容量6
8の容量が増加して同調される周波数が低下し、
また、AGC電圧が減少すればベース・エミツタ
間接合容量68の容量が減少して同調される周波
数が上昇し、AGC電圧の変動により同調される
周波数が変動するという問題点がある。
また、第5図に示す従来の同調増幅回路1のト
ランジスタ6のhパラメータにより等価的に書き
換えた回路図を第7図に示す。第7図において、
ベース端子61に入力インピーダンス70の一端
が接続され、他端が等価的電圧源71を介して接
地されている。さらに、エミツタ端子62は接地
され、このエミツタ端子62とコレクタ端子63
の間に、出力アドミツタンス72と等価的電流源
73が並列に接続されている。ここで、電流増幅
率をhfe、エミツタ電流をIe、入力インピーダン
ス70をhieとすれば、 hie=hfe×25×10-3÷Ie であることが知られている。そこで、AGC電圧
が変化して、エミツタ電流が変化すれば、入力イ
ンピーダンス70も変化する。したがつて、
AGC電圧の変動により、入力側同調回路から見
た負荷インピーダンスが変化してしまう。そこ
で、AGC電圧の増加により入力インピーダンス
70が減少して入力側同調回路のQが減少し、ま
た、AGC電圧の減少により入力インピーダンス
70が増加して入力側同調回路のQが増加する。
よつて、AGC電圧の変動により入力側同調回路
の特性が変動し、特に、AGC電圧の増加により
入力側同調回路のQが劣化するという問題点があ
る。
ランジスタ6のhパラメータにより等価的に書き
換えた回路図を第7図に示す。第7図において、
ベース端子61に入力インピーダンス70の一端
が接続され、他端が等価的電圧源71を介して接
地されている。さらに、エミツタ端子62は接地
され、このエミツタ端子62とコレクタ端子63
の間に、出力アドミツタンス72と等価的電流源
73が並列に接続されている。ここで、電流増幅
率をhfe、エミツタ電流をIe、入力インピーダン
ス70をhieとすれば、 hie=hfe×25×10-3÷Ie であることが知られている。そこで、AGC電圧
が変化して、エミツタ電流が変化すれば、入力イ
ンピーダンス70も変化する。したがつて、
AGC電圧の変動により、入力側同調回路から見
た負荷インピーダンスが変化してしまう。そこ
で、AGC電圧の増加により入力インピーダンス
70が減少して入力側同調回路のQが減少し、ま
た、AGC電圧の減少により入力インピーダンス
70が増加して入力側同調回路のQが増加する。
よつて、AGC電圧の変動により入力側同調回路
の特性が変動し、特に、AGC電圧の増加により
入力側同調回路のQが劣化するという問題点があ
る。
本考案の目的は、上記した従来の同調増幅回路
の問題点を解消すべくなされたもので、AGC電
圧の変化により入力側同調回路の同調周波数およ
びQが変化しないようにした同調増幅回路を提供
することにある。
の問題点を解消すべくなされたもので、AGC電
圧の変化により入力側同調回路の同調周波数およ
びQが変化しないようにした同調増幅回路を提供
することにある。
(問題を解決するための手段)
かかる目的を達成するために、本考案の同調増
幅回路は、入力側同調回路に同調された周波数の
信号がエミツタ接地のトランジスタのベース端子
に与えられるとともに、このトランジスタのベー
ス端子にAGC電圧が与えられる同調増幅回路に
おいて、前記トランジスタのベース端子と接地と
の間に、コンデンサと可変抵抗素子を介装し、こ
の可変抵抗素子の抵抗値を前記AGC電圧により
調整するように構成されている。
幅回路は、入力側同調回路に同調された周波数の
信号がエミツタ接地のトランジスタのベース端子
に与えられるとともに、このトランジスタのベー
ス端子にAGC電圧が与えられる同調増幅回路に
おいて、前記トランジスタのベース端子と接地と
の間に、コンデンサと可変抵抗素子を介装し、こ
の可変抵抗素子の抵抗値を前記AGC電圧により
調整するように構成されている。
(作用)
入力側同調回路に同調された周波数の信号を増
幅するトランジスタのベース端子と接地との間
に、コンデンサと可変抵抗素子とを直列に介装
し、この可変抵抗素子の抵抗値を前記AGC電圧
により調整するように構成したので、AGC電圧
の変化によるトランジスタのベース・エミツタ間
接合容量の変化を、可変抵抗素子の抵抗値の変化
による等価容量の変化で相互に打ち消し合い、入
力側同調回路の定数をほぼ一定にすることができ
る。また、トランジスタの入力インピーダンスの
変化を、可変抵抗素子の抵抗値の変化による等価
抵抗の変化で相互に打ち消し合い、入力側同調回
路から見た負荷インピーダンスをほぼ一定とする
ことができる。
幅するトランジスタのベース端子と接地との間
に、コンデンサと可変抵抗素子とを直列に介装
し、この可変抵抗素子の抵抗値を前記AGC電圧
により調整するように構成したので、AGC電圧
の変化によるトランジスタのベース・エミツタ間
接合容量の変化を、可変抵抗素子の抵抗値の変化
による等価容量の変化で相互に打ち消し合い、入
力側同調回路の定数をほぼ一定にすることができ
る。また、トランジスタの入力インピーダンスの
変化を、可変抵抗素子の抵抗値の変化による等価
抵抗の変化で相互に打ち消し合い、入力側同調回
路から見た負荷インピーダンスをほぼ一定とする
ことができる。
(実施例の説明)
以下、本考案の実施例を第1図ないし第4図を
参照して説明する。第1図は、本考案のAGC電
圧により利得が調整される同調増幅回路の一実施
例の回路図であり、第2図は、第1図で示す同調
増幅回路を構成するコンデンサと可変抵抗素子の
等価回路図であり、第3図は、第1図で示す同調
増幅回路を等価的に書き換えた回路図であり、第
4図は、第1図で示す同調増幅回路のトランジス
タをhパラメータにより等価的に書き換えた回路
図である。第1図と第3図および第4図におい
て、第5図ないし第7図と同一な回路素子には、
同一の符号を付して、重複する説明を省略する。
参照して説明する。第1図は、本考案のAGC電
圧により利得が調整される同調増幅回路の一実施
例の回路図であり、第2図は、第1図で示す同調
増幅回路を構成するコンデンサと可変抵抗素子の
等価回路図であり、第3図は、第1図で示す同調
増幅回路を等価的に書き換えた回路図であり、第
4図は、第1図で示す同調増幅回路のトランジス
タをhパラメータにより等価的に書き換えた回路
図である。第1図と第3図および第4図におい
て、第5図ないし第7図と同一な回路素子には、
同一の符号を付して、重複する説明を省略する。
第1図において、同調増幅回路20は、第5図
に示した従来の同調増幅回路1に、以下の回路が
付加されたものである。トランジスタ6のベース
端子61に、コンデンサ21を介して可変抵抗素
子であるピンダイオード22のアノードが接続さ
れ、このピンダイオード22のカソードが接地さ
れている。そして、ピンダイオード22のアノー
ドは抵抗23を介してバイアス電流供給用のトラ
ンジスタ24のコレクタ端子に接続されている。
このトランジスタ24のベース端子は、抵抗25
を介してAGC端子8に接続されている。さらに、
トランジスタ24のエミツタ端子は、抵抗26を
介して電源端子12に接続されている。
に示した従来の同調増幅回路1に、以下の回路が
付加されたものである。トランジスタ6のベース
端子61に、コンデンサ21を介して可変抵抗素
子であるピンダイオード22のアノードが接続さ
れ、このピンダイオード22のカソードが接地さ
れている。そして、ピンダイオード22のアノー
ドは抵抗23を介してバイアス電流供給用のトラ
ンジスタ24のコレクタ端子に接続されている。
このトランジスタ24のベース端子は、抵抗25
を介してAGC端子8に接続されている。さらに、
トランジスタ24のエミツタ端子は、抵抗26を
介して電源端子12に接続されている。
かかる構成において、AGC端子8に与えられ
るAGC電圧が増加すれば、トランジスタ24の
ベース端子の電圧が上昇し、トランジスタ24の
インピーダンスが増加し、ピンダイオード22に
流れる電流は減少し、ピンダイオード22の抵抗
値が増加する。また、AGC電圧が減少すれば、
トランジスタ24のベース端子の電圧が低下し、
トランジスタ24のインピーダンスが減少し、ピ
ンダイオード22に流れる電流は増加し、ピンダ
イオード22の抵抗値が減少する。そして、ピン
ダイオード22の抵抗値は、流れる電流により数
Ω〜1KΩ程度の範囲で変化する。
るAGC電圧が増加すれば、トランジスタ24の
ベース端子の電圧が上昇し、トランジスタ24の
インピーダンスが増加し、ピンダイオード22に
流れる電流は減少し、ピンダイオード22の抵抗
値が増加する。また、AGC電圧が減少すれば、
トランジスタ24のベース端子の電圧が低下し、
トランジスタ24のインピーダンスが減少し、ピ
ンダイオード22に流れる電流は増加し、ピンダ
イオード22の抵抗値が減少する。そして、ピン
ダイオード22の抵抗値は、流れる電流により数
Ω〜1KΩ程度の範囲で変化する。
ここで、ピンダイオード22とコンデンサ21
の直列回路を、第2図に示す等価抵抗27と等価
容量28の並列回路に等価的に書き換える。ピン
ダイオード22の抵抗値をr、コンデンサ21の
容量をjx、等価抵抗27の抵抗値をR、等価容量
28の容量をCとし、r2≫x2となるようすれば、 R=r C=1/ω・r2 で表わせる。そこで、AGC電圧の増加により、
ピンダイオード22の抵抗値rが増加すると、等
価抵抗27の抵抗値Rが増加し、等価容量28の
容量Cが減少する。また、AGC電圧の減少によ
り、ピンダイオード22の抵抗値rが減少する
と、等価抵抗27の抵抗値Rが減少し、等価容量
28の容量Cが増加する。
の直列回路を、第2図に示す等価抵抗27と等価
容量28の並列回路に等価的に書き換える。ピン
ダイオード22の抵抗値をr、コンデンサ21の
容量をjx、等価抵抗27の抵抗値をR、等価容量
28の容量をCとし、r2≫x2となるようすれば、 R=r C=1/ω・r2 で表わせる。そこで、AGC電圧の増加により、
ピンダイオード22の抵抗値rが増加すると、等
価抵抗27の抵抗値Rが増加し、等価容量28の
容量Cが減少する。また、AGC電圧の減少によ
り、ピンダイオード22の抵抗値rが減少する
と、等価抵抗27の抵抗値Rが減少し、等価容量
28の容量Cが増加する。
ところで、第1図に示す同調増幅回路20を等
価的に書き換えれば第3図のごとくである。第1
図に示される抵抗23は、抵抗値が大であり高周
波的にアイソレーシヨン抵抗として作用するの
で、第3図では、抵抗23およびトランジスタ2
4等が無視されている。ここで、AGC電圧の増
加すると、ベース・エミツタ間接合容量68が増
加するが、ピンダイオード22の抵抗値rが増加
して等価容量28の容量Cが減少し、ベース・エ
ミツタ間接合容量68と等価容量28の変動が相
互に打ち消し合い、入力側同調回路の定数をほぼ
一定にすることができる。
価的に書き換えれば第3図のごとくである。第1
図に示される抵抗23は、抵抗値が大であり高周
波的にアイソレーシヨン抵抗として作用するの
で、第3図では、抵抗23およびトランジスタ2
4等が無視されている。ここで、AGC電圧の増
加すると、ベース・エミツタ間接合容量68が増
加するが、ピンダイオード22の抵抗値rが増加
して等価容量28の容量Cが減少し、ベース・エ
ミツタ間接合容量68と等価容量28の変動が相
互に打ち消し合い、入力側同調回路の定数をほぼ
一定にすることができる。
また、第1図に示す同調増幅回路20のトラン
ジスタ6をhパラメータにより等価的に書き換え
れば第4図のごとくである。ここで、AGC電圧
が増加すると、トランジスタ6の入力インピーダ
ンス70が減少するが、ピンダイオード22の抵
抗値rが増加して等価抵抗27の抵抗値Rが増加
し、入力インピーダンス70と等価抵抗27の変
動が相互に打ち消し合い、入力側同調回路から見
た負荷インピーダンスをほぼ一定とすることがで
きる。
ジスタ6をhパラメータにより等価的に書き換え
れば第4図のごとくである。ここで、AGC電圧
が増加すると、トランジスタ6の入力インピーダ
ンス70が減少するが、ピンダイオード22の抵
抗値rが増加して等価抵抗27の抵抗値Rが増加
し、入力インピーダンス70と等価抵抗27の変
動が相互に打ち消し合い、入力側同調回路から見
た負荷インピーダンスをほぼ一定とすることがで
きる。
したがつて、AGC電圧の増加に対して、入力
側同調回路の定数をほぼ一定にすることができ、
同調される周波数の信号が変化することがなく、
また、入力側同調回路から見た負荷インピーダン
スをほぼ一定とすることができ、入力側同調回路
のQが変化することがない。なお、AGC電圧の
減少に対しても、同様にして同調される周波数の
信号およびQが変化することがない。
側同調回路の定数をほぼ一定にすることができ、
同調される周波数の信号が変化することがなく、
また、入力側同調回路から見た負荷インピーダン
スをほぼ一定とすることができ、入力側同調回路
のQが変化することがない。なお、AGC電圧の
減少に対しても、同様にして同調される周波数の
信号およびQが変化することがない。
なお、上記実施例では、可変抵抗素子としてピ
ンダイオード22が使用されているが、これに限
られることなく、トランジスタのごとく電子的に
抵抗値が変化させられる素子を使用しても良い。
また、AGC制御として、AGC電圧の増加により
トランジスタ6のコレクタ流が増加して増幅利得
が増大するリバースAGCであつても良い。
ンダイオード22が使用されているが、これに限
られることなく、トランジスタのごとく電子的に
抵抗値が変化させられる素子を使用しても良い。
また、AGC制御として、AGC電圧の増加により
トランジスタ6のコレクタ流が増加して増幅利得
が増大するリバースAGCであつても良い。
(考案の効果)
以上説明したように、本考案に係わる同調増幅
回路は、入力側同調回路に同調された周波数の信
号を増幅するトランジスタのベース端子と接地と
の間に、コンデンサと可変抵抗素子とを直列に介
装し、この可変抵抗素子の抵抗値を前記AGC電
圧により調整するように構成したので、AGC電
圧の変化によるトランジスタのベース・エミツタ
間接合容量の変化を打ち消すことができ、入力側
同調回路の定数をほぼ一定として、同調される周
波数の信号が変化することがない。また、AGC
電圧の変化によるトランジスタの入力インピーダ
ンスの変化を打ち消すことができ、入力側同調回
路のQが変化することがないという優れた効果を
奏する。
回路は、入力側同調回路に同調された周波数の信
号を増幅するトランジスタのベース端子と接地と
の間に、コンデンサと可変抵抗素子とを直列に介
装し、この可変抵抗素子の抵抗値を前記AGC電
圧により調整するように構成したので、AGC電
圧の変化によるトランジスタのベース・エミツタ
間接合容量の変化を打ち消すことができ、入力側
同調回路の定数をほぼ一定として、同調される周
波数の信号が変化することがない。また、AGC
電圧の変化によるトランジスタの入力インピーダ
ンスの変化を打ち消すことができ、入力側同調回
路のQが変化することがないという優れた効果を
奏する。
第1図は、本考案のAGC電圧により利得が調
整される同調増幅回路の一実施例の回路図であ
り、第2図は、第1図で示す同調増幅回路を構成
するコンデンサと可変抵抗素子の等価回路図であ
り、第3図は、第1図で示す同調増幅回路を等価
的に書き換えた回路図であり、第4図は、第1図
で示す同調増幅回路のトランジスタをhパラメー
タにより等価的に書き換えた回路図であり、第5
図は、従来のAGC電圧により利得が調整される
同調増幅回路の回路図であり、第6図は、第5図
に示す従来の同調増幅回路のトランジスタを等価
的に書き換えた回路図であり、第7図は、第5図
に示す従来の同調増幅回路のトランジスタをhパ
ラメータにより等価的に書き換えた回路図であ
る。 1,20:同調増幅回路、2:同調トランス、
4,21:コンデンサ、6:トランジスタ、8:
AGC端子、22:ピンダイオード。
整される同調増幅回路の一実施例の回路図であ
り、第2図は、第1図で示す同調増幅回路を構成
するコンデンサと可変抵抗素子の等価回路図であ
り、第3図は、第1図で示す同調増幅回路を等価
的に書き換えた回路図であり、第4図は、第1図
で示す同調増幅回路のトランジスタをhパラメー
タにより等価的に書き換えた回路図であり、第5
図は、従来のAGC電圧により利得が調整される
同調増幅回路の回路図であり、第6図は、第5図
に示す従来の同調増幅回路のトランジスタを等価
的に書き換えた回路図であり、第7図は、第5図
に示す従来の同調増幅回路のトランジスタをhパ
ラメータにより等価的に書き換えた回路図であ
る。 1,20:同調増幅回路、2:同調トランス、
4,21:コンデンサ、6:トランジスタ、8:
AGC端子、22:ピンダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 入力側同調回路に同調された周波数の信号が
エミツタ接地のトランジスタのベース端子に与
えられるとともに、このトランジスタのベース
端子にAGC電圧が与えられる同調増幅回路に
おいて、前記トランジスタのベース端子と接地
との間に、コンデンサと可変抵抗素子とを直列
に介装し、この可変抵抗素子の抵抗値を前記
AGC電圧により調整するように構成したこと
を特徴とする同調増幅回路。 (2) 前記可変抵抗素子がピンダイオードからなる
ことを特徴とする実用新案登録請求の範囲第1
項記載の同調増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3599885U JPH0246091Y2 (ja) | 1985-03-12 | 1985-03-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3599885U JPH0246091Y2 (ja) | 1985-03-12 | 1985-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151419U JPS61151419U (ja) | 1986-09-19 |
| JPH0246091Y2 true JPH0246091Y2 (ja) | 1990-12-05 |
Family
ID=30540791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3599885U Expired JPH0246091Y2 (ja) | 1985-03-12 | 1985-03-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246091Y2 (ja) |
-
1985
- 1985-03-12 JP JP3599885U patent/JPH0246091Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61151419U (ja) | 1986-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3430155A (en) | Integrated circuit biasing arrangement for supplying vbe bias voltages | |
| JPS6218977Y2 (ja) | ||
| GB2064253A (en) | Controllable-gain mixer circuit | |
| US5424686A (en) | Negative-resistance-compensated microwave buffer | |
| US4513209A (en) | Level detector | |
| JPH05315862A (ja) | 増幅回路 | |
| JPH0246091Y2 (ja) | ||
| US3965441A (en) | Parallel resonant circuit with feedback means for increasing Q | |
| US3421102A (en) | Direct coupled temperature compensated amplifier | |
| JPS6012331Y2 (ja) | 2個のトランジスタを具える増幅回路 | |
| US3678406A (en) | Variable gain amplifier | |
| JP3061674B2 (ja) | 利得制御回路 | |
| US4611179A (en) | Wide-band type high-frequency amplifier circuit | |
| US3443239A (en) | Am amplifier circuit | |
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| US4280103A (en) | Multistage transistor amplifier | |
| KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
| JPH0122255Y2 (ja) | ||
| JPS6221056Y2 (ja) | ||
| JPH04369907A (ja) | 高周波増幅回路 | |
| JPS6228087Y2 (ja) | ||
| JP3485452B2 (ja) | 濾波増幅器 | |
| JPH06197035A (ja) | 利得切換回路 | |
| JPH0339933Y2 (ja) | ||
| US4132963A (en) | Gain controlled signal amplifier |