JPH0246971B2 - - Google Patents
Info
- Publication number
- JPH0246971B2 JPH0246971B2 JP56102000A JP10200081A JPH0246971B2 JP H0246971 B2 JPH0246971 B2 JP H0246971B2 JP 56102000 A JP56102000 A JP 56102000A JP 10200081 A JP10200081 A JP 10200081A JP H0246971 B2 JPH0246971 B2 JP H0246971B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- page
- real
- storage space
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は、電子計算機によるデータ処理を行な
う際の仮想記憶制御方式に関し、高速でプログラ
ムの実行が可能なデマンド・ページング処理方式
を実現するものである。
う際の仮想記憶制御方式に関し、高速でプログラ
ムの実行が可能なデマンド・ページング処理方式
を実現するものである。
従来の仮想記憶制御方式では、１つの実記憶領
域（実ページの集り）に、データやテーブル、入
出力バツフア等のための変更が行なわれるページ
（データ部）と、命令の集りのように参照だけし
か行なわれないページ（手続部）が混在してい
る。そのため、必要となる仮想ページを実記憶上
に読み込むために追い出すべき最も不必要となる
ページを、実ページの参照及び変更キイの状態と
読み込んだ順番の関係を調べた上でしか決められ
ないという欠点がある。しかも、１つのページ要
求に対して総てのページを調べて優先順位の低い
ページを見付けるための処理を、LRU（Least
Recenty Used）方式で全ページに渡つて行なう
と、走行ステツプが長くなり、見付けるための所
要時間がかかり過ぎる問題がある。特に最近のよ
うに実記憶空間のメモリ容量が膨大なシステムで
は、メモリ全体からLRU処理するとなると処理
速度の低下は甚大である。また実記憶空間上の参
照部の情報が誤つて破壊される恐れもある。
域（実ページの集り）に、データやテーブル、入
出力バツフア等のための変更が行なわれるページ
（データ部）と、命令の集りのように参照だけし
か行なわれないページ（手続部）が混在してい
る。そのため、必要となる仮想ページを実記憶上
に読み込むために追い出すべき最も不必要となる
ページを、実ページの参照及び変更キイの状態と
読み込んだ順番の関係を調べた上でしか決められ
ないという欠点がある。しかも、１つのページ要
求に対して総てのページを調べて優先順位の低い
ページを見付けるための処理を、LRU（Least
Recenty Used）方式で全ページに渡つて行なう
と、走行ステツプが長くなり、見付けるための所
要時間がかかり過ぎる問題がある。特に最近のよ
うに実記憶空間のメモリ容量が膨大なシステムで
は、メモリ全体からLRU処理するとなると処理
速度の低下は甚大である。また実記憶空間上の参
照部の情報が誤つて破壊される恐れもある。
本発明は、従来の仮想記憶記憶制御方式におけ
るこのような問題を解消することを目的とするも
のであり、この目的を達成するために本発明は、
仮想記憶方式を備えたシステムにおいて、仮想記
憶空間上を、参照や実行のみが行なわれ変更は行
なわれない参照部と、参照や実行と共に変更も行
なわれる変更部に分割すると共に、これらの参照
部と変更部に対応するように実記憶空間上も参照
区画と変更区画とに分割することにより、ページ
ング用FIFO（フアーストインフアーストアウト）
処理を仮想記憶空間上および実記憶空間上、参照
部と変更部とで独立して行なう構成を採つてい
る。即ち本発明は、プログラムのうち実行部とデ
ータ部を分割できること、及び実行部は参照だけ
しか行なわれないことに着目し、実行部（手続
部）を総て仮想記憶上の参照部に格納する一方デ
ータ部を仮想記憶上の変更部に格納するようにし
た上で、これらの仮想記憶上の参照部及び変更部
に対応するように、実記憶上も参照区画と変更区
画を分けるようにしたものである。
るこのような問題を解消することを目的とするも
のであり、この目的を達成するために本発明は、
仮想記憶方式を備えたシステムにおいて、仮想記
憶空間上を、参照や実行のみが行なわれ変更は行
なわれない参照部と、参照や実行と共に変更も行
なわれる変更部に分割すると共に、これらの参照
部と変更部に対応するように実記憶空間上も参照
区画と変更区画とに分割することにより、ページ
ング用FIFO（フアーストインフアーストアウト）
処理を仮想記憶空間上および実記憶空間上、参照
部と変更部とで独立して行なう構成を採つてい
る。即ち本発明は、プログラムのうち実行部とデ
ータ部を分割できること、及び実行部は参照だけ
しか行なわれないことに着目し、実行部（手続
部）を総て仮想記憶上の参照部に格納する一方デ
ータ部を仮想記憶上の変更部に格納するようにし
た上で、これらの仮想記憶上の参照部及び変更部
に対応するように、実記憶上も参照区画と変更区
画を分けるようにしたものである。
次に本発明による記憶状態分割制御方式の実施
例を説明する。第１図は本発明の基本思想を示す
概念図であり、１は仮想記憶空間、２は実記憶空
間、３はPFT（Page Frame Table、ページフレ
ームテーブル）である。仮想記憶空間１は、参照
部１ｒと変更部１ｃとに分割されており、参照部
１ｒは、参照や実行のみが行なわれ、変更は行な
われない。これに対し変更部１ｃは、参照や実行
の他に変更も行なわれる。実記憶空間２も参照区
画２ｒと変更区画２ｃとに分割されており、夫々
仮想記憶空間上の参照部１ｒと変更部１ｃとに対
応している。更にこれに対応して、PFT３も参
照部３ｒと変更部３ｃとに分割されている。
例を説明する。第１図は本発明の基本思想を示す
概念図であり、１は仮想記憶空間、２は実記憶空
間、３はPFT（Page Frame Table、ページフレ
ームテーブル）である。仮想記憶空間１は、参照
部１ｒと変更部１ｃとに分割されており、参照部
１ｒは、参照や実行のみが行なわれ、変更は行な
われない。これに対し変更部１ｃは、参照や実行
の他に変更も行なわれる。実記憶空間２も参照区
画２ｒと変更区画２ｃとに分割されており、夫々
仮想記憶空間上の参照部１ｒと変更部１ｃとに対
応している。更にこれに対応して、PFT３も参
照部３ｒと変更部３ｃとに分割されている。
第２図は区分けされたPFTで処理するための
管理テーブルの相関関係を示す図である。ポイン
タテーブル４は、各ページを参照部と変更部とに
区分けするためのもので、仮想アドレス空間１を
例えば64kBのセグメント単位に分割し、仮想ア
ドレス順に区画管理テーブル５を指すようになつ
ている。区画管理テーブル５は、参照区画用部５
ｒと変更区画用部５ｃとからなり、夫々が管理す
る使用中ページの先頭PFTポインタ５１，５１
を備えている。また参照空間用部及び変更空間用
部の夫々に、ページ要求カウンタ５２，５２を備
えていて、夫々ページ要求回数をカウントする。
管理テーブルの相関関係を示す図である。ポイン
タテーブル４は、各ページを参照部と変更部とに
区分けするためのもので、仮想アドレス空間１を
例えば64kBのセグメント単位に分割し、仮想ア
ドレス順に区画管理テーブル５を指すようになつ
ている。区画管理テーブル５は、参照区画用部５
ｒと変更区画用部５ｃとからなり、夫々が管理す
る使用中ページの先頭PFTポインタ５１，５１
を備えている。また参照空間用部及び変更空間用
部の夫々に、ページ要求カウンタ５２，５２を備
えていて、夫々ページ要求回数をカウントする。
PFT３は、実ページの状態を表すものであり、
実アドレス順に並べられ、実ページが仮想記憶空
間上のどのページと対応しているかを表すテーブ
ルで、順／逆両方向のポインタをもつていて、実
ページをページ要求のあつた順番に番付して連鎖
させるものである。第３図はこのPFTの動作を
示す図であり、先頭PFTポインタ５１は常に、
最初に読み込まれた先頭のページを指しており、
ページ要求が来ると、当該先頭のページを追い出
してその後に、読込み要求のあつた情報が読み込
まれる。そしてポインタは、実線矢印a2で示す位
置から破線矢印a1で示す位置を指すことにより、
先に追い出されたページの次に古いページを指
し、常に先頭の古いページから追い出されるよう
にFIFO（First In First Out）処理する。
実アドレス順に並べられ、実ページが仮想記憶空
間上のどのページと対応しているかを表すテーブ
ルで、順／逆両方向のポインタをもつていて、実
ページをページ要求のあつた順番に番付して連鎖
させるものである。第３図はこのPFTの動作を
示す図であり、先頭PFTポインタ５１は常に、
最初に読み込まれた先頭のページを指しており、
ページ要求が来ると、当該先頭のページを追い出
してその後に、読込み要求のあつた情報が読み込
まれる。そしてポインタは、実線矢印a2で示す位
置から破線矢印a1で示す位置を指すことにより、
先に追い出されたページの次に古いページを指
し、常に先頭の古いページから追い出されるよう
にFIFO（First In First Out）処理する。
第４図はページ要求の発生から読み込み処理ま
での動作をフローチヤートで示したものである。
いま或る仮想アドレスでページ要求が起きると、
ポインタ・テーブル４で参照部へのページ要求か
変更部へのページ要求かが判断され、指定された
仮想アドレスの区画に対応する区画管理テーブル
５ｒまたは５ｃが選択される。このとき変更区画
であれば、記憶キイの状態を調べて、ページの内
容が変更されていれば、置き換えるべき先頭の古
いページをページアウト後、要求ページをページ
インする。そして使用中ページ先頭PFTポイン
タを次の、PFT要素を指すように更新する。し
たがつて、変更部にページ要求が来たときは、変
更部のみを調べればよく、従来のように総てのペ
ージを調べる必要がないので、それだけ書き変え
るべきページを調べる時間が短縮される。同様に
参照部にページ要求が来たときも、参照部のペー
ジのみを調べれば足りる。このようにFIFO処理
が、ポインタテーブルで指定された参照区画２ｒ
のみ又は変更区画２ｃのみ行なわれるので、ペー
ジング処理のための所要時間が大幅に短縮され、
LRU方式に近い高速で能率的なデマンド・ペー
ジング処理（不要ページの決定）が可能となる。
での動作をフローチヤートで示したものである。
いま或る仮想アドレスでページ要求が起きると、
ポインタ・テーブル４で参照部へのページ要求か
変更部へのページ要求かが判断され、指定された
仮想アドレスの区画に対応する区画管理テーブル
５ｒまたは５ｃが選択される。このとき変更区画
であれば、記憶キイの状態を調べて、ページの内
容が変更されていれば、置き換えるべき先頭の古
いページをページアウト後、要求ページをページ
インする。そして使用中ページ先頭PFTポイン
タを次の、PFT要素を指すように更新する。し
たがつて、変更部にページ要求が来たときは、変
更部のみを調べればよく、従来のように総てのペ
ージを調べる必要がないので、それだけ書き変え
るべきページを調べる時間が短縮される。同様に
参照部にページ要求が来たときも、参照部のペー
ジのみを調べれば足りる。このようにFIFO処理
が、ポインタテーブルで指定された参照区画２ｒ
のみ又は変更区画２ｃのみ行なわれるので、ペー
ジング処理のための所要時間が大幅に短縮され、
LRU方式に近い高速で能率的なデマンド・ペー
ジング処理（不要ページの決定）が可能となる。
また区画ごとにページ要求カウンタ５２でペー
ジ要求回数をカウントしておき、カウント値があ
る一定回数に達すると参照区画５ｒと変更区画５
ｃのカウント値を比較して、差が一定回数以上の
場合には、追い出しページをページ要求回数の少
ない区画から求める。そしてページ要求回数カウ
ンタを初期化（ゼロクリア）する。したがつてど
ちらの区画がページ要求が多いか監視し、ページ
要求の頻度がアンバランスすると、ページ要求の
多い方の区画にページの割当を増やすことによ
り、実区画ページをシステム可動状況に応じて常
にバランスさせ安定した動作を保証できる。
ジ要求回数をカウントしておき、カウント値があ
る一定回数に達すると参照区画５ｒと変更区画５
ｃのカウント値を比較して、差が一定回数以上の
場合には、追い出しページをページ要求回数の少
ない区画から求める。そしてページ要求回数カウ
ンタを初期化（ゼロクリア）する。したがつてど
ちらの区画がページ要求が多いか監視し、ページ
要求の頻度がアンバランスすると、ページ要求の
多い方の区画にページの割当を増やすことによ
り、実区画ページをシステム可動状況に応じて常
にバランスさせ安定した動作を保証できる。
第５図は参照部の内容保護を示す図であり、参
照区画２ｒのページは、ページアウトされること
はないので、誤つて参照区画２ｒのページが実記
憶上破壊されたとしても、ページデータセツト６
上は、書き変えられることがないので、参照区画
２ｒの内容が保証される効果もある。
照区画２ｒのページは、ページアウトされること
はないので、誤つて参照区画２ｒのページが実記
憶上破壊されたとしても、ページデータセツト６
上は、書き変えられることがないので、参照区画
２ｒの内容が保証される効果もある。
以上のように本発明によれば、仮想記憶空間を
参照部と変更部に分け、夫々に対応する実記憶区
画を分けて、この実記憶区画内のページの集合に
対してFIFO方式で不要ページを見付けることに
より、全体として高速でかつ能率的な擬似LRU
方式のデマンド・ページングを実現することがで
きる。従つて実記憶容量（実ページ総量）に左右
されることなしに、不要ページの決定処理を簡単
かつ迅速に行なうことができる。
参照部と変更部に分け、夫々に対応する実記憶区
画を分けて、この実記憶区画内のページの集合に
対してFIFO方式で不要ページを見付けることに
より、全体として高速でかつ能率的な擬似LRU
方式のデマンド・ページングを実現することがで
きる。従つて実記憶容量（実ページ総量）に左右
されることなしに、不要ページの決定処理を簡単
かつ迅速に行なうことができる。
図は本発明による記憶状態分割制御方式の実施
例を示すもので、第１図は本発明の基本思想を示
す概念図、第２図は管理テーブルの相関関係を示
す図、第３図はPFT要素の連鎖状態を示す図、
第４図はページング動作を示すフローチヤート、
第５図は参照部の内容保護を示す図である。 図において、１は仮想記憶空間、１ｒは参照
部、１ｃは変更部、２は実記憶空間、２ｒは参照
区画、２ｃは変更区画、３はPFT、３ｒは参照
部、３ｃは変更部、４はポインタテーブル、５は
区画管理テーブルである。
例を示すもので、第１図は本発明の基本思想を示
す概念図、第２図は管理テーブルの相関関係を示
す図、第３図はPFT要素の連鎖状態を示す図、
第４図はページング動作を示すフローチヤート、
第５図は参照部の内容保護を示す図である。 図において、１は仮想記憶空間、１ｒは参照
部、１ｃは変更部、２は実記憶空間、２ｒは参照
区画、２ｃは変更区画、３はPFT、３ｒは参照
部、３ｃは変更部、４はポインタテーブル、５は
区画管理テーブルである。
Claims (1)
- １ 仮想記憶方式を備えたシステムにおいて、仮
想記憶空間上を、参照や実行のみが行なわれ変更
は行なわれない参照部と、参照や実行と共に変更
も行なわれる変更部に分割すると共に、これらの
参照部と変更部に対応するように実記憶空間上も
参照区画と変更区画とに分割することにより、ペ
ージング用FIFO（フアーストインフアーストアウ
ト）処理を仮想記憶空間上および実記憶空間上、
参照部と変更部とで独立して行なうことを特徴と
する記憶状態分割制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102000A JPS583178A (ja) | 1981-06-30 | 1981-06-30 | 記憶状態分割制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102000A JPS583178A (ja) | 1981-06-30 | 1981-06-30 | 記憶状態分割制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583178A JPS583178A (ja) | 1983-01-08 |
| JPH0246971B2 true JPH0246971B2 (ja) | 1990-10-18 |
Family
ID=14315530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102000A Granted JPS583178A (ja) | 1981-06-30 | 1981-06-30 | 記憶状態分割制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583178A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758951A (en) * | 1985-04-09 | 1988-07-19 | Tektronix, Inc. | Method for translating virtual addresses into real addresses |
| FR2620576B1 (fr) * | 1987-09-11 | 1992-10-02 | Alsthom Cgee | Connecteur de piquage pour cable coaxial |
-
1981
- 1981-06-30 JP JP56102000A patent/JPS583178A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583178A (ja) | 1983-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761536A (en) | System and method for reducing memory fragmentation by assigning remainders to share memory blocks on a best fit basis | |
| US6857045B2 (en) | Method and system for updating data in a compressed read cache | |
| US7065617B2 (en) | Efficient write-watch mechanism useful for garbage collection in a computer system | |
| US6490671B1 (en) | System for efficiently maintaining translation lockaside buffer consistency in a multi-threaded, multi-processor virtual memory system | |
| Douglis | The Compression Cache: Using On-line Compression to Extend Physical Memory. | |
| US6349372B1 (en) | Virtual uncompressed cache for compressed main memory | |
| JP2960415B2 (ja) | 記憶保護方法および装置 | |
| JP2635058B2 (ja) | アドレス変換方式 | |
| EP0408070B1 (en) | Method for allocating real pages to virtual pages having different page sizes therefrom | |
| US5182805A (en) | Method and system for determining copy-on-write condition | |
| US5991847A (en) | Data pattern caching for speeding up write operations | |
| US5860144A (en) | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes | |
| JP2009020881A (ja) | 可変のページサイズのメモリ編成を実装する処理システム | |
| GB1507284A (en) | Microprogrammed data processing apparatus | |
| US5829018A (en) | Apparatus and method for writing data from a cache to a storage device | |
| US6286089B1 (en) | Coupling facility using dynamic address translation | |
| JP2768503B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPH0246971B2 (ja) | ||
| US4984150A (en) | Virtual memory control management system | |
| EP0058846A2 (en) | Multiprocessing system with variably shared paging storage | |
| JPS60214060A (ja) | 外部記憶キヤツシユ制御方式 | |
| JP3020512B2 (ja) | フアイルデータ管理方法 | |
| US20050015568A1 (en) | Method and system of writing data in a multiple processor computer system | |
| KR100648065B1 (ko) | 입출력 가속 기술이 적용된 하드웨어용 파일 시스템 및 그파일 시스템에서의 데이터 처리 방법 | |
| JPH0812643B2 (ja) | ページ退避／復元装置 |