JPH0247906B2 - - Google Patents
Info
- Publication number
- JPH0247906B2 JPH0247906B2 JP57198092A JP19809282A JPH0247906B2 JP H0247906 B2 JPH0247906 B2 JP H0247906B2 JP 57198092 A JP57198092 A JP 57198092A JP 19809282 A JP19809282 A JP 19809282A JP H0247906 B2 JPH0247906 B2 JP H0247906B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- devices
- transfer
- transmission request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は対向する両装置間において、ランダム
に発生する送受信の要求に基づいて相互にデータ
の直列転送を行う場合のデータ転送方法に関し、
特に最小数の信号線を用いて両装置間における信
号転送の制御を行うことができるデータの直列転
送方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a data transfer method for serially transferring data between two opposing devices based on randomly generated transmission/reception requests.
In particular, the present invention relates to a data serial transfer method that can control signal transfer between both devices using a minimum number of signal lines.
従来技術と問題点
対向する両装置間において相互にデータの直列
転送を行い、かつ両装置におけるデータ送受信の
要求がランダムに発生するような場合には、従来
は両装置間にそれぞれの向きにそれぞれ専用の信
号線を具えて、固定的な信号伝送方向によつてデ
ータの転送を行う方式が多く用いられている。し
かしながら、このような方式では信号線数が多
く、特に両装置間の距離が長い場合には伝送路の
コストが大きく経済的でないという問題があつ
た。Conventional technology and problems When data is transferred serially between two opposing devices, and requests for data transmission and reception occur randomly in both devices, conventional techniques have been used to Many systems are used that include a dedicated signal line and transfer data in a fixed signal transmission direction. However, such a system has a problem in that it requires a large number of signal lines and is not economical because the cost of the transmission line is large, especially when the distance between the two devices is long.
発明の目的
本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、対向する
両装置間においてランダムに発生する送受信の要
求に基づいて相互にデータの直列転送を行う場
合、両装置間における信号転送の制御に必要な信
号線数を少くすることができる方式を提供するこ
とにある。Purpose of the Invention The present invention is intended to solve the problems of the prior art, and its purpose is to serially transfer data between opposing devices based on requests for transmission and reception that occur randomly. An object of the present invention is to provide a method that can reduce the number of signal lines required to control signal transfer between both devices.
発明の構成
本発明は上記の目的を達成するため、両装置間
においてデータ信号を双方向信号線を用いて送受
信するようにし、かつこの信号線に対する伝送方
向切替信号を送信要求受付の信号としても使用す
るようにして信号線数を少くしたものである。Structure of the Invention In order to achieve the above object, the present invention transmits and receives data signals between both devices using a bidirectional signal line, and also uses a transmission direction switching signal for this signal line as a signal for accepting a transmission request. The number of signal lines used is reduced.
発明の技術分野
第１図は本発明のデータの直列転送方式の一実
施例の構成を示す図である。同図においては装置
１と装置２の間でデータ転送を行う場合の構成を
例示しており、各構成部分において添字１、２は
それぞれ装置１，２に属するものであることを示
すものとする。１-1，１-2はコントロール回路で
あつて、例えばマイクロプロセツサ等を用いて構
成され、その内容は使用目的によつて異なる。２
-1，２-2はシフトレジスタであつて、コントロー
ル回路から読出し書込み端子（Pin／out）を経
てデータを読み書きされ、クロツク端子（CK）
に与えられるクロツク信号によつてデータをシフ
トして入力端子（Sin）を経てデータを入力し、
出力端子（Sout）を経てデータを出力する。３
-1，３-2はバスドライバ・レシーバであつてデー
タをバスへ送信するドライバ(D)とバスからデータ
を受信するレシーバ（Ｒ）とからなり、コントロ
ール端子(C)の信号が“１”のときレシーバとし
て、“０”のときドライバとして動作するものと
する。また４はデータ線（DATA）、５は方向切
替信号線（DIR）、６はインバータ、７はクロツ
ク線（CLOCK）、８は送信要求信号線（REQ）
である。また両装置において装置１は親局、装置
２は子局の関係にあつて、装置１はクロツク信号
源を内蔵し、通常の状態においては装置１から装
置２に対してデータ転送を行い得る状態にあるも
のとする。TECHNICAL FIELD OF THE INVENTION FIG. 1 is a diagram showing the configuration of an embodiment of the data serial transfer system of the present invention. The figure shows an example of a configuration in which data is transferred between device 1 and device 2, and subscripts 1 and 2 in each component indicate that it belongs to device 1 and 2, respectively. . Control circuits 1 -1 and 1 -2 are constructed using, for example, a microprocessor, and their contents differ depending on the purpose of use. 2
-1 , 2 -2 are shift registers in which data is read and written from the control circuit via the read/write terminal (Pin/out), and the clock terminal (CK)
Shift the data according to the clock signal given to the input terminal (Sin) and input the data through the input terminal (Sin).
Data is output via the output terminal (Sout). 3
-1 and 3 -2 are bus driver/receivers, consisting of a driver (D) that sends data to the bus and a receiver (R) that receives data from the bus, and the signal at the control terminal (C) is "1". When it is "0", it operates as a receiver, and when it is "0", it operates as a driver. Also, 4 is a data line (DATA), 5 is a direction switching signal line (DIR), 6 is an inverter, 7 is a clock line (CLOCK), and 8 is a transmission request signal line (REQ).
It is. In addition, in both devices, device 1 is the master station and device 2 is the slave station, and device 1 has a built-in clock signal source, so that data can be transferred from device 1 to device 2 under normal conditions. It shall be assumed that
第２図および第３図は第１図に示された実施例
における各部信号をそれぞれの信号線名によつて
示したものであつて、本発明の方式の動作を説明
している。第２図は装置１から装置２に対してデ
ータ転送を行う場合を、第３図は装置２から装置
１に対してデータ転送を行う場合をそれぞれ示し
ている。 FIGS. 2 and 3 show the signals of each part in the embodiment shown in FIG. 1 by respective signal line names, and explain the operation of the system of the present invention. 2 shows a case where data is transferred from device 1 to device 2, and FIG. 3 shows a case where data is transferred from device 2 to device 1.
いま装置１から装置２に対して４ビツトのデー
タ転送を行う場合の動作を説明すると、この場合
装置２から送信要求がないことによつて、送信要
求信号線（REQ）は“１”の状態にあり、また
方向切替信号線（DIR）も“１”に保たれてバス
ドライバ・レシーバ３-1はドライバとして、バス
ドライバ・レシーバ３-2はレシーバとして動作し
ている。時刻t1においてコントロール回路１-1が
データを端子Pin／outからシフトレジスタ２-1に
書き込むと、１番目のビツトが端子Soutに現れ、
バスドライバ・レシーバ３-1、データ線４、バス
ドライバ・レシーバ３-2を経てシフトレジスタ２
-2のSin端子に送られる。時刻t2において、シフ
トレジスタ２-2がクロツクに応じて１番目のビツ
トを端子Sinから読み込むと同時に、２番目のビ
ツトがSin端子に送られる。このようにして順次
データが転送されて、時刻t5において４番目のビ
ツトがシフトレジスタ２-2に読み込まれる。コン
トロール回路１-2は入力されたクロツクをカウン
トすることによつて、４ビツトのデータが転送さ
れたことを検出したとき、シフトレジスタ２-2の
データを端子Pin／outから読み込み、これによ
つてデータ転送は終了する。 Now, to explain the operation when 4-bit data is transferred from device 1 to device 2, in this case, since there is no transmission request from device 2, the transmission request signal line (REQ) is in the "1" state. The direction switching signal line (DIR) is also kept at "1", and the bus driver/receiver 3-1 is operating as a driver and the bus driver/receiver 3-2 is operating as a receiver. When control circuit 1-1 writes data from terminal Pin/out to shift register 2-1 at time t1 , the first bit appears at terminal Sout,
Shift register 2 via bus driver/receiver 3 -1 , data line 4, bus driver/receiver 3 -2
-2 is sent to the Sin terminal. At time t2 , shift register 2-2 reads the first bit from terminal Sin in response to the clock, and at the same time the second bit is sent to terminal Sin. Data is transferred sequentially in this manner, and the fourth bit is read into the shift register 2-2 at time t5 . When the control circuit 1-2 detects that 4-bit data has been transferred by counting the input clock, it reads the data in the shift register 2-2 from the pin/out terminal, and uses this to read the data from the shift register 2-2 from the pin/out terminal. Then the data transfer ends.
次に装置２から装置１に対してデータ転送を行
う場合は、コントロール回路１-2は送信要求信号
線（REQ）を時刻t1において“０”にする。コン
トロール回路１-1はこれを検出すると方向切替信
号線（DIR）を時刻t2において“０”にする。こ
れによつてバスドライバ・レシーバ３-1はレシー
バとしてバスドライバ・レシーバ３-2はドライバ
として動作するようになる。方向切替信号線が
“０”になつたことは装置１において送信要求を
受け付けたことの合図としての意味をもち、コン
トロール回路１-2はこれを検出するとシフトレジ
スタ２-2に送るべきデータを書き込むとともに、
時刻t3において送信要求信号線を“１”に戻す。
送信要求信号線が“１”になつたことは装置２に
おいてデータ送信の準備が完了したことの合図と
しての意味をもち、コントロール回路１-1はこれ
を検出するとクロツクを送出し、これによつて装
置１の場合について説明したのと同様にしてシフ
トレジスタ２-2からデータが読み出されて、バス
ドライバ・レシーバ３-2、データ線４、バスドラ
イバ・レシーバ３-1を経てシフトレジスタ１-2に
書き込まれる。コントロール回路１-1はクロツク
をカウントして４ビツトのデータが転送されたこ
とを検出したとき、シフトレジスタ２-1のデータ
を端子Pin／outから読み込み、これによつてデ
ータ転送は終了する。 Next, when data is transferred from device 2 to device 1, control circuit 1-2 sets the transmission request signal line (REQ) to "0" at time t1 . When the control circuit 1-1 detects this, it sets the direction switching signal line (DIR) to "0" at time t2 . As a result, the bus driver/receiver 3-1 operates as a receiver and the bus driver/receiver 3-2 operates as a driver. The fact that the direction switching signal line becomes "0" is a signal that the device 1 has accepted the transmission request, and when the control circuit 1-2 detects this, it transfers the data to be sent to the shift register 2-2. Along with writing,
At time t3 , the transmission request signal line is returned to "1".
The fact that the transmission request signal line becomes "1" is a signal that the device 2 is ready to transmit data, and when the control circuit 1-1 detects this, it sends out a clock, thereby Data is read from shift register 2-2 in the same manner as explained for device 1, and passes through bus driver/receiver 3-2 , data line 4, and bus driver/receiver 3-1 to shift register 1. written to -2 . When the control circuit 1-1 counts the clock and detects that 4-bit data has been transferred, it reads the data of the shift register 2-1 from the terminal Pin/out, thereby completing the data transfer.
発明の効果
以上説明したように、本発明のデータの直列転
送方式によれば、両装置の入出力端に設けられた
方向切替信号を受けたとき信号伝送方向を反転す
るゲート手段と両ゲート手段間に設けられた双方
向信号線とを介して常時は第１の装置から第２の
装置に対してデータ転送を行い、第２の装置から
第１の装置にデータ転送を行うときは第２の装置
から送信要求信号を送出し、第１の装置はこれを
受信したとき方向切替信号を送出して信号伝送方
向を反転させ、第２の装置は方向切替信号の受信
によつてデータ転送の準備をして準備完了時送信
要求信号を停止し、第１の装置は送信要求信号断
の検出によつてクロツクを送出して第２の装置か
らデータ転送を行わせるようにしたので、両装置
間において最少数の信号線を用いて安定にデータ
の直列転送を行うことができる。Effects of the Invention As explained above, according to the data serial transfer method of the present invention, the gate means for inverting the signal transmission direction when receiving a direction switching signal provided at the input and output ends of both devices, and both gate means Data is normally transferred from the first device to the second device via the bidirectional signal line provided between them, and when data is transferred from the second device to the first device, the second device When the first device receives the transmission request signal, it sends out a direction switching signal to reverse the signal transmission direction, and the second device receives the direction switching signal to reverse the data transfer direction. After making preparations, the transmission request signal is stopped when the preparation is completed, and the first device sends out a clock upon detecting the interruption of the transmission request signal, causing the second device to transfer data. Data can be stably serially transferred using the minimum number of signal lines between the two.
第１図は本発明のデータ転送方式の一実施例の
構成を示すブロツク図、第２図および第３図は第
１図に示された実施例における各部信号を示すタ
イムチヤートである。
１-1，１-2……コントロール回路、２-1，２-2
……シフトレジスタ、３-1，３-2……バスドライ
バ・レシーバ、４……データ線（DATA）、５…
…方向切替信号線（DIR）、６……インバータ、
７……クロツク線（CLOCK）、８……送信要求
信号線（REQ）。
FIG. 1 is a block diagram showing the configuration of an embodiment of the data transfer system of the present invention, and FIGS. 2 and 3 are time charts showing signals of various parts in the embodiment shown in FIG. 1 -1 , 1 -2 ...control circuit, 2 -1 , 2 -2
...Shift register, 3-1 , 3-2 ...Bus driver/receiver, 4...Data line (DATA), 5...
...Direction switching signal line (DIR), 6...Inverter,
7... Clock line (CLOCK), 8... Transmission request signal line (REQ).
Claims (1)
の直列転送を行う２つの装置において、両装置の
入出力端に常時は第１の装置から第２の装置に向
う方向に信号を伝送し方向切替信号を受けたとき
信号伝送方向を反転するゲート手段をそれぞれ設
けるとともに、該両ゲート手段間を双方向信号線
によつて接続し、第２の装置から第１の装置にデ
ータを転送しようとするときは第２の装置からの
送信要求信号の送出によつて第１の装置が方向切
替信号を送出して前記両ゲート手段における信号
伝送方向を反転させ、第２の装置は該方向切替信
号の受信によつてデータ転送の準備をして準備完
了したとき送信要求信号を停止し、第１の装置は
該送信要求信号断の検出によつてクロツクを送出
して第２の装置からデータ転送を行わせ、最少数
の信号線を用いて前記両装置間の信号転送の制御
を行うことを特徴とするデータの直列転送方式。1 In two devices that serially transfer data to each other using the clock of the first device, signals are always transmitted from the first device to the second device at the input and output terminals of both devices. In order to transfer data from the second device to the first device, the gate device is provided with gate means that reverses the signal transmission direction when receiving a switching signal, and the two gate devices are connected by a bidirectional signal line. When the transmission request signal is sent from the second device, the first device sends a direction switching signal to reverse the signal transmission direction in both gate means, and the second device transmits the direction switching signal. The first device prepares for data transfer by receiving the data, and stops the transmission request signal when the preparation is completed, and upon detecting the interruption of the transmission request signal, the first device sends out a clock and transfers data from the second device. A serial data transfer method characterized in that the signal transfer between the two devices is controlled using a minimum number of signal lines.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198092A JPS5989051A (en) | 1982-11-11 | 1982-11-11 | Data serial transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198092A JPS5989051A (en) | 1982-11-11 | 1982-11-11 | Data serial transfer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5989051A JPS5989051A (en) | 1984-05-23 |
| JPH0247906B2 true JPH0247906B2 (en) | 1990-10-23 |
Family
ID=16385361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57198092A Granted JPS5989051A (en) | 1982-11-11 | 1982-11-11 | Data serial transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989051A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212148A (en) * | 1985-03-15 | 1986-09-20 | Matsushita Electric Ind Co Ltd | input/output control device |
| JPS63233634A (en) * | 1987-03-23 | 1988-09-29 | Mitsui Seiki Kogyo Co Ltd | Bidirectional signal circuit structure between general-purpose sequencer |
| JPH0264254U (en) * | 1988-11-01 | 1990-05-15 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502437A (en) * | 1973-05-07 | 1975-01-11 | ||
| JPS5310912A (en) * | 1976-07-19 | 1978-01-31 | Hitachi Ltd | Two-way multiplex transmission control system |
| JPS607234B2 (en) * | 1976-08-12 | 1985-02-22 | シチズン時計株式会社 | Manufacturing method for watch dials |
-
1982
- 1982-11-11 JP JP57198092A patent/JPS5989051A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5989051A (en) | 1984-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379405A (en) | SCSI converter with simple logic circuit arbitration for providing bilateral conversion between single ended signals and differential signals | |
| JPH0247906B2 (en) | ||
| JPH0337221B2 (en) | ||
| US4079354A (en) | Data processing system with improved read/write capability | |
| JP3413894B2 (en) | Serial transmission device | |
| KR0146058B1 (en) | Priority Adjuster | |
| JPS59147555A (en) | Contention type multi-drop connecting system | |
| SU1372355A1 (en) | Buffer follower | |
| SU1322302A1 (en) | Multichannel interface for linking computers | |
| JPS6049350B2 (en) | Data bus control method | |
| JPS60237562A (en) | Control system for data transmission and reception | |
| JPS6055755A (en) | Loop transmitter | |
| SU809143A1 (en) | Device for interfacing with computer system common line | |
| JPS607577Y2 (en) | data transmission equipment | |
| SU739511A1 (en) | Interface | |
| SU1339572A1 (en) | Information exchange device | |
| JPS6117478Y2 (en) | ||
| JPH01118950A (en) | Bus control system | |
| JPS59104845A (en) | data transmission equipment | |
| JP2616010B2 (en) | Packet network | |
| SU1070535A1 (en) | Two-channel device for interface | |
| JPH0766361B2 (en) | Data transfer method | |
| JPH0434187B2 (en) | ||
| JPH0461388B2 (en) | ||
| JPH0113575B2 (en) |