JPH0247912A - Filter - Google Patents
FilterInfo
- Publication number
- JPH0247912A JPH0247912A JP19771288A JP19771288A JPH0247912A JP H0247912 A JPH0247912 A JP H0247912A JP 19771288 A JP19771288 A JP 19771288A JP 19771288 A JP19771288 A JP 19771288A JP H0247912 A JPH0247912 A JP H0247912A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- clock
- switched capacitor
- aliasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
スイッチド・キャパシタ・フィルタにアンチエリヤジン
グ・フィルタ及びスムージング・フィルタを組み合わせ
てエリヤジング及びサンプリングノイズを除去したトラ
ッキングフィルタに関し、小型で安価なフィルタを提供
することを目的とし、
外部から与えられる変化する周波数のクロックにより制
御し、クロックと同期して発生する振動の電気信号をク
ロック周波数を逓倍した遮断周波数で遮断するフィルタ
であって、クロックの変化に対応して変化する振動の電
気信号が入力され、電気信号の遮断周波数を出力するス
イッチド・キャパシタ・フィルタと、スイッチド・キャ
パシタ・フィルタの前段に設けられ、エリャジングを防
止するアンチエリヤジング・フィルタと、スイッチド・
キャパシタ・フィルタの後段に設けられ、サンプリング
ノイズを除去するスムージング・フィルタと、クロック
の周波数を逓倍する周波数逓倍回路と、周波数逓倍回路
によって逓倍されたクロックの周波数に基いて、アンチ
エリヤジング・フィルタ及びスムージング・フィルタの
入出力周波数を切り換え制御する周波数切換制御手段と
を備え、周波数切換制御手段によって周波数を切り換え
て、スイッチド・キャパシタ・フィルタに入力されるク
ロックの逓倍された周波数と同期させる構成とする。[Detailed Description of the Invention] [Summary] The present invention relates to a tracking filter that removes aliasing and sampling noise by combining a switched capacitor filter with an anti-aliasing filter and a smoothing filter, and the present invention aims to provide a small and inexpensive filter. This is a filter that is controlled by an externally applied clock with a changing frequency and that cuts off the oscillating electrical signal that is generated in synchronization with the clock at a cutoff frequency that is multiplied by the clock frequency. A switched capacitor filter that receives a changing electrical signal of vibration and outputs a cutoff frequency of the electrical signal, an anti-aliasing filter that is provided before the switched capacitor filter and prevents aliasing, and a switch. Do
A smoothing filter is provided after the capacitor filter to remove sampling noise, a frequency multiplier circuit multiplies the clock frequency, and an anti-aliasing filter and and a frequency switching control means for switching and controlling the input and output frequencies of the smoothing filter, and the frequency switching control means switches the frequency and synchronizes it with the frequency multiplied by the clock input to the switched capacitor filter. do.
〔産業上の利用分野〕
本発明は、スイッチド・キャパシタ・フィルタにアンチ
エリヤジング・フィルタ及びスムージング・フィルタを
組み合わせてエリヤジング及びサンプリングノイズを除
去したトラッキングフィルタに関するものである。[Industrial Application Field] The present invention relates to a tracking filter that removes aliasing and sampling noise by combining a switched capacitor filter with an anti-aliasing filter and a smoothing filter.
例えば自動車のエンジンの回転によって発生する振動を
解析する場合等にトラッキングフィルタが使用されてい
るが、このフィ、ルタはディスクリートで作られている
ために大型でありコストも高いので、これ改善する方法
が望まれている。For example, tracking filters are used to analyze the vibrations generated by the rotation of a car engine, but since these filters are made of discrete components, they are large and expensive, so there are ways to improve this. is desired.
第4図は自動車のエンジンの回転数に応じて変化する車
体の振動を解析する場合の例で、図に示すように、1は
エンジンの回転数に比例した周波数のクロックを発生す
るエンコーダ、2はエンジンの回転数に応じて変化する
振動を電気信号に変換して出力する信号発生装置、3は
トラッキングフィルタである。Figure 4 is an example of analyzing the vibration of a car body that changes depending on the engine speed.As shown in the figure, 1 is an encoder that generates a clock with a frequency proportional to the engine speed, 2 3 is a signal generator that converts vibrations that vary depending on the engine speed into an electrical signal and outputs the electrical signal, and 3 is a tracking filter.
トランキングフィルタ3は、周波数検知回路31゜遮断
周波数制御回路32.及び周波数遮断回路33で構成さ
れており、クロック信号が入力されると、周波数検知回
路31で検知されて周波数がて逓倍され、その逓倍周波
数に基いて遮断周波数制御部回路32によって周波数遮
断回路33に入力された振動の電気信号の遮断周波数を
出力する。The trunking filter 3 includes a frequency detection circuit 31.degree. cutoff frequency control circuit 32. When a clock signal is input, it is detected by the frequency detection circuit 31 and the frequency is multiplied. Based on the multiplied frequency, the frequency cutoff circuit 33 is controlled by the cutoff frequency control section circuit 32 based on the multiplied frequency. Outputs the cut-off frequency of the vibration electrical signal input to the
従って、エンコーダ1からのクロック信号と、信号発生
装置2からの振動の電気信号がトラッキングフィルタ3
に入力されると、トラッキングフィルタ3によって回転
数に応じたクロックの周波数に対応した遮断周波数が摘
出されて出力される。Therefore, the clock signal from the encoder 1 and the vibration electric signal from the signal generator 2 are transmitted to the tracking filter 3.
, the tracking filter 3 extracts and outputs a cutoff frequency corresponding to the frequency of the clock according to the rotational speed.
出力された遮断周波数は図示省略したオッシロスコープ
へ送られて表示され、振動の解析が行われる。The output cutoff frequency is sent to an oscilloscope (not shown) and displayed, and vibration analysis is performed.
上記従来方法によれば、トラッキングフィルタはオペア
ンプ、抵抗、コンデンサ等の多くの部品ヲ使用してディ
スクリートで作られているために、大型になりしかもコ
ストが高いという問題点がある。According to the above-mentioned conventional method, since the tracking filter is made discretely using many components such as operational amplifiers, resistors, and capacitors, there are problems in that the tracking filter is large in size and high in cost.
本発明は、小型で安価なフィルタを提供することを目的
としている。The present invention aims to provide a small and inexpensive filter.
第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.
図において、
34はクロックの変化に対応、して変化する振動の電気
信号が入力され、電気信号の遮断周波数を出力するス゛
イッチド・キャパシタ・フィルタ(以下SCFという)
、
35は5CF34の前段に設けられ、エリャジングを防
止するアンチエリヤジング・フィルタ(以下AFという
)、
36は5CF34の後段に設けられ、サンプリングノイ
ズを除去するスムージングフィルタ(以下SFという)
、
37はクロックの周波数を逓倍する周波数逓倍手段、
38は周波数逓倍手段37によって逓倍されたクロック
の周波数に基いて、AF35及び5F36の入出力周波
数を切り換え制御する周波数切換制御手段である。In the figure, 34 is a switched capacitor filter (hereinafter referred to as SCF) which receives an oscillating electrical signal that changes in response to changes in the clock and outputs the cutoff frequency of the electrical signal.
, 35 is an anti-aliasing filter (hereinafter referred to as AF) provided before the 5CF34 to prevent aliasing, and 36 is a smoothing filter (hereinafter referred to as SF) provided after the 5CF34 to remove sampling noise.
, 37 is a frequency multiplier for multiplying the frequency of the clock, and 38 is a frequency switching control means for switching and controlling the input and output frequencies of the AF 35 and 5F 36 based on the frequency of the clock multiplied by the frequency multiplier 37.
従って、周波数切換制御手段38によって周波数を切り
換えて、5CF34に入力されるクロックの逓倍された
周波数と同期させるように構成されている。Therefore, the frequency switching control means 38 is configured to switch the frequency and synchronize it with the frequency multiplied by the clock input to the 5CF 34.
入力されたクロック信号は周波数逓倍手段37で逓倍周
波数に変換され、5CF34へ送られると共に、周波数
切換制御手段38に送られ、逓倍されたクロックの周波
数に基いて、AF35及び5F36の入出力周波数を切
り換えて、5CF34に入力される振動の電気信号と同
期させることによって、エリャジング及びサンプリング
ノイズを除去した信号信号の遮断周波数を得ることがで
きる。The input clock signal is converted into a multiplied frequency by the frequency multiplier 37, and sent to the 5CF34 as well as to the frequency switching control means 38, which changes the input/output frequency of the AF35 and 5F36 based on the frequency of the multiplied clock. By switching and synchronizing with the vibration electric signal input to the 5CF 34, it is possible to obtain a cut-off frequency of the signal signal from which aliasing and sampling noise are removed.
以下本発明の一実施例を第2図〜第4図を参照して説明
する。全図を通じて同一符号は同一対象物を示す、第2
図で第1図に対応するものは1点鎖線で囲んで示してい
る。An embodiment of the present invention will be described below with reference to FIGS. 2 to 4. The same reference numerals indicate the same objects throughout the figures.
In the figure, parts corresponding to FIG. 1 are surrounded by a dashed line.
第2図に示す、例えば自動車のエンジンの回転数の変化
に伴って変化する振動を解析する場合に使用されるトラ
ッキングフィルタ3aにおいて、5CF34aは、クロ
ックの周波数f+’mの変化に対応して変化する振動の
電気信号の周波数fcが入力され、振動の電気信号fC
の変化に対応する遮断周波数fscr/Aを出力する集
積回路(以下ICという)(ここでAは定数)である。In the tracking filter 3a shown in FIG. 2, which is used when analyzing vibrations that change with changes in the rotational speed of an automobile engine, for example, 5CF34a changes in response to changes in the clock frequency f+'m. The frequency fc of the electric signal of vibration is input, and the electric signal of vibration fC
This is an integrated circuit (hereinafter referred to as IC) that outputs a cutoff frequency fscr/A corresponding to a change in (A is a constant).
即ち、クロック周波数FINに応じて広く遮断周波数f
scr/Aを切り換えることができる。また5CF34
aは一種のサンプリングシステムであるため、「エリャ
ジング」や「サンプリングノイズ」を発生する。このた
め5CF34aの前段にエリャジングを防止しするため
のAF35a、後段にサンプリングノイズを除去するた
めの5F36aを設け、AF35a及び5F36aも5
CF34aと同様に広(遮断周波数を切り換えられるよ
うにする。That is, the cutoff frequency f varies widely depending on the clock frequency FIN.
scr/A can be switched. Also 5CF34
Since a is a kind of sampling system, it generates "elagging" and "sampling noise." For this reason, an AF35a is installed in the front stage of the 5CF34a to prevent elliaging, and a 5F36a is installed in the rear stage to remove sampling noise.
Similar to CF34a, it is wide (cutoff frequency can be switched).
AF35aは、ディジタル/アナログコンバータ(以下
DACという)を備え、遮断周波数は後述する周波数カ
ウンタ38aから送られるカウント値よりDACのディ
ジタルコード値Nに比例して変化する。即ち、入力され
た振動の電気信号の遮断周波数fc’をNf、に変換し
て出力し、エリャジングを防止する。(ここでflは定
数)
SF36aは、DACを備え、遮断周波数は周波数カウ
ンタ38aから送られるカウント値よりDACのディジ
タルコード値Nに比例して変化する。The AF 35a includes a digital/analog converter (hereinafter referred to as DAC), and the cutoff frequency changes in proportion to a digital code value N of the DAC based on a count value sent from a frequency counter 38a, which will be described later. That is, the cut-off frequency fc' of the input vibration electric signal is converted to Nf and output, thereby preventing ellazing. (Here, fl is a constant.) The SF 36a includes a DAC, and the cutoff frequency changes in proportion to the digital code value N of the DAC based on the count value sent from the frequency counter 38a.
即ち、入力される振動の電気信号の遮断周波数fc”を
Nf、に変換して出力し、サンプリングノイズを除去す
る。That is, the cutoff frequency fc'' of the input vibration electric signal is converted to Nf and output, thereby removing sampling noise.
周波数逓倍回路37aは、クロックの周波数f4を逓倍
してrscrを出力する。The frequency multiplier circuit 37a multiplies the clock frequency f4 and outputs rscr.
周波数カウンタ38aは、周波数逓倍回路37aによっ
て逓倍されたクロックの周波数hcWをカウントしてカ
ウント値(=DACのディジタルコード値N)をAF3
5a、及び5F36aへ送る。The frequency counter 38a counts the frequency hcW of the clock multiplied by the frequency multiplier circuit 37a and converts the count value (=digital code value N of the DAC) into AF3.
5a and 5F36a.
ここで5CF34aのクロック及び遮断周波数、AF
35 aと5F36aのディジタルコード値N及び遮断
周波数の対応関係を以下に説明する。Here, the clock and cutoff frequency of 5CF34a, AF
The correspondence relationship between the digital code value N and cut-off frequency of 35a and 5F36a will be explained below.
5CF34aのクロック周波数rscrとその遮断周波
数fcの関係は、
f C” f s c F / A −−−
−−(1)DACを使用したAF35a及び5F36a
の遮断周波数fc”は、
fc ” = N f I−−−−−−(2)fcとf
c”は比例するのが望ましいが、fcが連続値を取るの
に対し、fc”が離散値であるから、次式のようにfc
”を定義する。(ここでBは定数)fc ” = B
fc ・==−(3)式(1)〜(3)よ
りfscWとNの関係は次の式(4)で表される。The relationship between the clock frequency rscr of 5CF34a and its cutoff frequency fc is f C” f sc F / A ---
--(1) AF35a and 5F36a using DAC
The cutoff frequency fc'' is fc'' = N f I ------- (2) fc and f
It is desirable that c'' be proportional, but since fc takes a continuous value, fc'' takes a discrete value, so fc
” (here B is a constant) fc ” = B
fc .==-(3) From equations (1) to (3), the relationship between fscW and N is expressed by the following equation (4).
N”q(B/Aft)fscr −−−−−−(4
)従って5CF34aのクロック周波数fscWに対し
、AF35a、及び5F36aのDACの値が式(4)
に従って自動的に設定される。N”q(B/Aft)fscr --------(4
) Therefore, for the clock frequency fscW of 5CF34a, the values of the DAC of AF35a and 5F36a are expressed by formula (4).
automatically set according to
このような構成及び機能を有するので、次に作用を説明
する。Since it has such a configuration and function, the operation will be explained next.
■まず、外部からクロック信号flNが周波数逓倍回路
37aに入力されて逓倍された周波数f56.が5CF
34aへ送られると共に、前記式(4)を満たす周波数
カウンタ38aへ送られる。(1) First, a clock signal flN is input from the outside to the frequency multiplier circuit 37a, and the frequency f56. is 5CF
34a, and also to a frequency counter 38a that satisfies the above equation (4).
■5CF34aはクロック周波数flNに比例した遮断
周波数fc=fscr/Aが得られる。(2) The 5CF34a provides a cutoff frequency fc=fscr/A proportional to the clock frequency flN.
0周波数カウンタ38aでカウントされたカウント値は
AF35a、及び5F36aへ送られて、夫々のDAC
に与えられる。The count value counted by the 0 frequency counter 38a is sent to the AF 35a and 5F 36a, and the count value is sent to the AF 35a and 5F 36a, and
given to.
■かくて、振動の電気信号の遮断周波数fc“はDAC
のディジタルコードNに比例した遮断周波数Nf、が得
られる。■Thus, the cutoff frequency fc of the electrical signal of vibration is DAC
A cutoff frequency Nf proportional to the digital code N is obtained.
また第3図に異なる実施例を示しており、第2図の実施
例と異なるのは、周波数カウンタに代えて、周波数/電
圧コンバータ(以下FVCという)及びアナログ/ディ
ジタルコンバータ(以下ADCという)を設けたことで
ある。Fig. 3 shows a different embodiment, and the difference from the embodiment shown in Fig. 2 is that a frequency/voltage converter (hereinafter referred to as FVC) and an analog/digital converter (hereinafter referred to as ADC) are used instead of the frequency counter. This is what we have set up.
即ち、図において、FVC38bは、周波数逓倍回路3
7aから送られた逓倍周波数f3crを電圧に変換して
ADC38Cへ送る。That is, in the figure, the FVC 38b is the frequency multiplier circuit 3.
The multiplied frequency f3cr sent from 7a is converted into a voltage and sent to the ADC 38C.
ADC38Cは、FVC38bから送られる電圧をAD
変換してAD変換値(=DACのディジタルコードN)
をAF35a、及び5F36aへ送る。ADC38C AD converts the voltage sent from FVC38b.
Convert to AD conversion value (=DAC digital code N)
is sent to AF35a and 5F36a.
従って上記実施例と同様に5CF34aの遮断周波数に
応じてAF35a、及び5F36aの遮断周波数を変化
させることができる。Therefore, similarly to the above embodiment, the cutoff frequencies of the AF 35a and the 5F 36a can be changed according to the cutoff frequency of the 5CF 34a.
このようにして、SCFを使用することによるエリャジ
ングの防止のためのAF、及びサンプリングノイズの除
去のためのSFを組み合わせたトラッキングフィルタを
得ることができる。In this way, it is possible to obtain a tracking filter that combines AF for preventing ellipsis by using SCF and SF for removing sampling noise.
SCFはICで構成され小型で且つ安価であり、その他
のAP、SF等はディスクリートであるが、全体として
小型化及びコストの改善が実現される。The SCF is composed of an IC and is small and inexpensive, and the other APs, SFs, etc. are discrete, but the overall size can be reduced and costs can be improved.
以上説明したように本発明によれば、SCFを使用する
ことによって発生するエリャジング及びサンプリングノ
イズの防止を、AP及びSFを備えてこれらの遮断周波
数をSCFの遮断周波数と同期させることにより達成す
ることができるので、トラッキングフィルタの小型化及
びコストの改善を図ることができるという効果がある。As explained above, according to the present invention, prevention of aliasing and sampling noise caused by using an SCF can be achieved by providing an AP and an SF and synchronizing their cut-off frequencies with the cut-off frequency of the SCF. Therefore, it is possible to reduce the size of the tracking filter and reduce costs.
第1図は本発明の原理ブロック図、
第2図は本発明による実施例を示すブロック図、第3図
は異なる実施例を示すブロック図、第4図は従来例を示
すブロック図である。
図において、
34、34aはS CF 、 35,35aはA
P。
36.36aはSF、 37は周波数逓倍手段、
37aは周波数逓倍回路、38は周波数切換制御手段、
38aは周波数カウンタ、38bはFVC。
38cはADCを示す。
本イご 9月0滑、チ里フ宅ツ2戸ヨ
第 1 図
易
オン発a月/)実)ヒ脅1を示Tフ゛ロツ7図第 2
図FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram showing an embodiment according to the present invention, FIG. 3 is a block diagram showing a different embodiment, and FIG. 4 is a block diagram showing a conventional example. In the figure, 34, 34a are S CF, 35, 35a are A
P. 36.36a is SF, 37 is frequency multiplication means,
37a is a frequency multiplier circuit, 38 is a frequency switching control means,
38a is a frequency counter, and 38b is an FVC. 38c indicates ADC. This report was published on September 0, 2017, the first day of the 2nd house in Chirifu.
figure
Claims (1)
御し、該クロックと同期して発生する振動の電気信号を
クロック周波数を逓倍した遮断周波数で遮断するフィル
タであって、 前記クロックの変化に対応して変化する振動の電気信号
が入力され、該電気信号の遮断周波数を出力するスイッ
チド・キャパシタ・フィルタ(34)と、 該スイッチド・キャパシタ・フィルタ(34)の前段に
設けられ、エリヤジングを防止するアンチエリヤジング
・フィルタ(35)と、 該スイッチド・キャパシタ・フィルタ(34)の後段に
設けられ、サンプリングノイズを除去するスムージング
・フィルタ(36)と、 該クロックの周波数を逓倍する周波数逓倍手段(37)
と、 該周波数逓倍手段(37)によって逓倍された該クロッ
クの周波数に基いて、該アンチエリヤジング・フィルタ
(35)及びスムージング・フィルタ(36)の入出力
周波数を切り換え制御する周波数切換制御手段(38)
とを備え、 該周波数切換制御手段(38)によって周波数を切り換
えて、該スイッチド・キャパシタ・フィルタ(34)に
入力される該クロックの逓倍された周波数と同期させる
ことを特徴とするフィルタ。[Scope of Claims] A filter that is controlled by an externally applied clock with a changing frequency and that cuts off an oscillating electrical signal generated in synchronization with the clock at a cutoff frequency that is multiplied by the clock frequency, the filter comprising: a switched capacitor filter (34) into which an oscillating electrical signal that changes in response to a change is input and outputs a cutoff frequency of the electrical signal; , an anti-aliasing filter (35) that prevents aliasing, a smoothing filter (36) that is provided after the switched capacitor filter (34) and removes sampling noise, and a smoothing filter (36) that multiplies the frequency of the clock. Frequency multiplication means (37)
and a frequency switching control means for switching and controlling the input and output frequencies of the antialiasing filter (35) and the smoothing filter (36) based on the frequency of the clock multiplied by the frequency multiplier (37). 38)
A filter characterized in that the frequency is switched by the frequency switching control means (38) and synchronized with the multiplied frequency of the clock input to the switched capacitor filter (34).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19771288A JPH0247912A (en) | 1988-08-08 | 1988-08-08 | Filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19771288A JPH0247912A (en) | 1988-08-08 | 1988-08-08 | Filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247912A true JPH0247912A (en) | 1990-02-16 |
Family
ID=16379104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19771288A Pending JPH0247912A (en) | 1988-08-08 | 1988-08-08 | Filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247912A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7756229B2 (en) | 2001-03-03 | 2010-07-13 | Optimum Power Technology, L.P. | Apparatus and method for adjusting filter frequency in relation to sampling frequency |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273009A (en) * | 1985-05-28 | 1986-12-03 | Fujitsu Ltd | Filter circuit |
| JPS6361817B2 (en) * | 1980-07-15 | 1988-11-30 |
-
1988
- 1988-08-08 JP JP19771288A patent/JPH0247912A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361817B2 (en) * | 1980-07-15 | 1988-11-30 | ||
| JPS61273009A (en) * | 1985-05-28 | 1986-12-03 | Fujitsu Ltd | Filter circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7756229B2 (en) | 2001-03-03 | 2010-07-13 | Optimum Power Technology, L.P. | Apparatus and method for adjusting filter frequency in relation to sampling frequency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004019477A3 (en) | Input filter for a.c. motor phase current sensing | |
| KR0185594B1 (en) | Sampling rate converter | |
| JPS6026464B2 (en) | Programmable digital tone detector | |
| EP0450817B1 (en) | Digital phase detector arrangements | |
| JP3646598B2 (en) | Digital FM stereo demodulator | |
| JPH0247912A (en) | Filter | |
| KR100360631B1 (en) | Decimation circuits and methods for providing substantially uniform magnitude responses and substantially linear phase responses and for filtering quantized signals | |
| JP2536847B2 (en) | Rotation control device | |
| JP2002152043A (en) | Sigma-delta AD converter | |
| TWI472151B (en) | Filter system capable of automatically adjusting bandwidth and method of automatically adjusting bandwidth of a filter | |
| JP3125225B2 (en) | Digital / analog converter | |
| JPS6326033A (en) | Analog-digital converter | |
| JPH071850B2 (en) | Digital processing FM modulator | |
| JPH0712862A (en) | Two step fast fourier transform method | |
| JP3609566B2 (en) | Σ-Δ modulation AD converter | |
| JPS6062757A (en) | Spectrum inverting system | |
| JPH05236772A (en) | Position controller for motor | |
| JPH0237818A (en) | Signal generating circuit | |
| JPH0738566B2 (en) | Digital Filter | |
| JPH0121361Y2 (en) | ||
| JPH04230170A (en) | Digital processor | |
| JPH07114342B2 (en) | Digital frequency shift method | |
| JPH03242024A (en) | D/a conversion method | |
| JPS5863226A (en) | Shaping processing system for output waveform of digital-analog converter | |
| JPH05244103A (en) | Sampling frequency converter |