JPH0248818A - Line driver circuit - Google Patents
Line driver circuitInfo
- Publication number
- JPH0248818A JPH0248818A JP63165843A JP16584388A JPH0248818A JP H0248818 A JPH0248818 A JP H0248818A JP 63165843 A JP63165843 A JP 63165843A JP 16584388 A JP16584388 A JP 16584388A JP H0248818 A JPH0248818 A JP H0248818A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- voltage
- line driver
- driver circuit
- characteristic impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 7
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 2
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送ケーブルにパルスを送出するラインドライ
バ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a line driver circuit for sending pulses to a transmission cable.
従来のラインドライバ回路は、第１２図に示すように、
１個のスイッチング素子１と出カドランス２と抵抗３と
から構成されていた。なお、Ｔ１は電圧ＶＣＣの電源が
供給される電源端子、１ａはスイッチング素子１のトラ
ンス側接点である。The conventional line driver circuit, as shown in FIG.
It consisted of one switching element 1, an output transformer 2, and a resistor 3. Note that T1 is a power supply terminal to which power of voltage VCC is supplied, and 1a is a contact of the switching element 1 on the transformer side.
上述した従来の回路においては、出力インピーダンスが
伝送ケーブルの特性インピーダンスと整合しておらず、
また、スイッチング素子１は、第１３図にトランス側接
点１ａの電圧波形として示すように、スイッチング時間
がオフとオンとで異なるため、パルス幅がオンの時とオ
フの時とで異なるという欠点があった。In the conventional circuit described above, the output impedance does not match the characteristic impedance of the transmission cable,
Furthermore, as shown in FIG. 13 as the voltage waveform of the transformer-side contact 1a, the switching element 1 has a drawback that the switching time is different between off and on, so the pulse width is different between on and off. there were.
このような欠点を除去するために本発明によるラインド
ライバ回路は、片側が接地され相補にオンオフする２個
のスイッチング素子と、このスイッチング素子に接続さ
れ巻数比が２ｎ対１の信号合成用トランスと、このトラ
ンスの一次側巻線とスイッチング素子との間に接続され
抵抗値が伝送ケーブルの特性インピーダンスの略ｎ２倍
の整合用抵抗とを設けるようにしたものである。In order to eliminate such drawbacks, the line driver circuit according to the present invention includes two switching elements that are grounded on one side and turn on and off in a complementary manner, and a signal synthesis transformer connected to the switching elements and having a turns ratio of 2n:1. A matching resistor is connected between the primary winding of the transformer and the switching element and has a resistance value approximately n2 times the characteristic impedance of the transmission cable.
本発明によるラインドライバ回路においては、伝送ケー
ブルとの整合が図られ、送出パルスのパルス幅がオンの
時とオフの時とで等しくなる。In the line driver circuit according to the present invention, matching with the transmission cable is achieved, and the pulse width of the sending pulse is equal when it is on and when it is off.
第１図は本発明によるラインドライバ回路の一実施例を
示す回路図で、４および５はスイッチング素子、４ａお
よび５ａはスイッチング素子４および５のトランス側接
点、６は信号合成用トランス、７は整合用抵抗、Ｔ１は
電圧■ｃｃの電源が供給される電源端子である。第１図
においては、片側が接地された２個のスイッチング素４
，５に巻数比が２ｎ：１の信号合成用トランス６が接続
され、トランス６の一次側巻線の中点タップと電源端子
Ｔ１との間に抵抗値が略ｎ”Ｚｏ（Ｚ、は伝送ケーブル
の特性インピーダンス）の整合用抵抗４が接続されてい
る。FIG. 1 is a circuit diagram showing an embodiment of the line driver circuit according to the present invention, 4 and 5 are switching elements, 4a and 5a are transformer side contacts of switching elements 4 and 5, 6 is a signal synthesis transformer, and 7 is a circuit diagram showing an embodiment of a line driver circuit according to the present invention. The matching resistor T1 is a power supply terminal to which power of voltage cc is supplied. In Figure 1, two switching elements 4 are grounded on one side.
, 5 is connected to a signal synthesis transformer 6 with a turns ratio of 2n:1, and the resistance value is approximately n"Zo (Z is the transmission A matching resistor 4 (characteristic impedance of the cable) is connected.
次に、第１図の回路の動作について、第２図を用いて説
明する。第２図（ａ）はスイッチング素子４５の接点４
ａ、５ａにおける電圧波形を示し、第２図（ｂ）はトラ
ンス６の出力電圧波形を示す。スイッチング素子４，５
は相補にオンオフするように動作させる。オンしている
スイッチング素子とトランス６と整合用抵抗４とを通し
て電流が流れ、トランス６の一次側中点タツブの電圧は
ｖｃｃ／２になり、オンしているスイッチング素子の電
圧は０ボルトとなり、オフしている方のスイッチング素
子の電圧は励起されてＶＣＣとなる。この時の波形が第
２図（ａ）の波形である。トランス６の二次側には第２
図中）に示すような振幅Ｖ （（／ ｎのパルス信号が
発生し、伝送ケーブルに送出される。Next, the operation of the circuit shown in FIG. 1 will be explained using FIG. 2. FIG. 2(a) shows the contact 4 of the switching element 45.
2(b) shows the output voltage waveform of the transformer 6. FIG. Switching elements 4, 5
are operated so that they turn on and off in a complementary manner. A current flows through the switching element that is on, the transformer 6, and the matching resistor 4, and the voltage at the center tab on the primary side of the transformer 6 becomes vcc/2, and the voltage of the switching element that is on becomes 0 volts. The voltage of the switching element that is off is excited and becomes VCC. The waveform at this time is the waveform shown in FIG. 2(a). The secondary side of the transformer 6 has a second
A pulse signal with an amplitude V ((/n) as shown in the figure) is generated and sent to the transmission cable.
第３図は本発明によるラインドライバ回路の第２の実施
例を示す回路図であり、スイッチング素子４，５の代わ
りにトランジスタ８．９を使用したものである。抵抗１
０〜１３はトランジスタのバイアスを定めるもので、各
トランジスタ８，９には第４図に示すような電圧波形の
信号が入力される。FIG. 3 is a circuit diagram showing a second embodiment of the line driver circuit according to the present invention, in which transistors 8 and 9 are used in place of switching elements 4 and 5. resistance 1
0 to 13 determine the bias of the transistors, and a signal having a voltage waveform as shown in FIG. 4 is input to each transistor 8 and 9.
第５図は本発明によるラインドライバ回路の第３の実施
例を示す。第１図と異なるところは、整合用抵抗２１．
２２がトランス６の一次側とスイッチング素子４．５と
の間に設けられた点であり、動作は第１図と第５図とで
ほぼ同様であるが、トランス６のオンしている方の一次
側巻線の電圧（オンしているスイッチング素子４または
５と接続された整合用抵抗２１または２２のトランス６
側の電圧、以下「−次側オン電圧」という）が整合用抵
抗２１または２２のために異なる。即ち、オンしている
スイッチング素子のトランス側接点４ａまたは５ａの電
圧はＯボルトであるが、−次側オン電圧はＶｃｃ／２と
なり、トランス６のオフしている方の一次側巻線の電圧
（オフしているスイッチング素子４または５と接続され
た整合用抵抗２１または２２のトランス６側の電圧、以
下「−次側オフ電圧」という）は励起され、３Ｖｃｃ／
２となる。これを第７図（ａ）に示す。−次側オフ電圧
は３Ｖｃｃ／２、−次側オン電圧はＶｃｃ／２であるの
で、トランス６の出力電圧は第７図（ｂ）に示すように
第２図中）と同様のＶ Ｃ（／ ｎとなる。FIG. 5 shows a third embodiment of the line driver circuit according to the invention. The difference from FIG. 1 is that the matching resistor 21.
22 is a point provided between the primary side of the transformer 6 and the switching element 4.5, and the operation is almost the same in FIG. 1 and FIG. Voltage of the primary winding (transformer 6 of matching resistor 21 or 22 connected to switching element 4 or 5 that is on)
The voltage on the side (hereinafter referred to as "-side on-voltage") differs due to the matching resistor 21 or 22. That is, the voltage at the transformer side contact 4a or 5a of the switching element that is on is O volts, but the negative side on voltage is Vcc/2, which is the voltage at the primary winding of the transformer 6 that is off. (The voltage on the transformer 6 side of the matching resistor 21 or 22 connected to the switching element 4 or 5 that is off, hereinafter referred to as the "-next side off voltage") is excited and increases to 3Vcc/
It becomes 2. This is shown in FIG. 7(a). The -next-side off-voltage is 3Vcc/2, and the -next-side on-voltage is Vcc/2, so the output voltage of the transformer 6 is VC (in Fig. 2), as shown in Fig. 7(b). / n.
第６図は本発明によるラインドライバ回路の第４の実施
例を示す。第３図と異なるところは、整合用抵抗２１．
２２がトランス６の一次側とトランジスタ８．９との間
に設けられた点である。第６図の回路の動作は第５図の
回路と同様である。FIG. 6 shows a fourth embodiment of the line driver circuit according to the invention. The difference from FIG. 3 is that the matching resistor 21.
A point 22 is provided between the primary side of the transformer 6 and the transistor 8.9. The operation of the circuit of FIG. 6 is similar to that of the circuit of FIG.
第８図は本発明によるラインドライバ回路の第５の実施
例を示す回路図である。本実施例は、−次側巻線の中点
が電源に接続された巻数比２ｎ：１（−次側：二次側）
のトランス６と、このトランス６０２つの巻線端子に接
続された抵抗値Ｒ１の２つの抵抗２３．２４と、一方の
端子が抵抗２３．２４に接続され、他方の端子が接地さ
れた２つの相補にオンオフするスイッチング素子４．５
と、トランス６の一次側の２つの巻線端子と中点タップ
間に接続された抵抗値Ｒ２の２つの抵抗２５．２６とに
より構成され、抵抗値と巻数比の関係がＲ１＃Ｒ２／
２ ＝ ｎ ” Ｚ ｏとなッテイル。ここで、Ｒ１〃
Ｒ２／２は抵抗値Ｒ１の抵抗と抵抗値Ｒ２／２の抵抗と
を並列に接続したときの抵抗値であり、Ｚｏは伝送ケー
ブルの特性インピーダンスである。FIG. 8 is a circuit diagram showing a fifth embodiment of the line driver circuit according to the present invention. In this embodiment, the middle point of the negative side winding is connected to the power supply, and the turns ratio is 2n:1 (negative side: secondary side).
a transformer 6, two resistors 23.24 of resistance value R1 connected to the two winding terminals of this transformer 60, and two complementary resistors 23.24 with one terminal connected to the resistor 23.24 and the other terminal grounded. Switching element 4.5 that turns on and off
and two resistors 25.26 with a resistance value R2 connected between the two winding terminals on the primary side of the transformer 6 and the center tap, and the relationship between the resistance value and the turns ratio is R1#R2/
2 = n ”Z o and natteil.Here, R1〃
R2/2 is the resistance value when a resistor with a resistance value R1 and a resistor with a resistance value R2/2 are connected in parallel, and Zo is the characteristic impedance of the transmission cable.
第９図は本発明によるラインドライバ回路の第６の実施
例を示す回路図である。本実施例は、スイッチング素子
としてｎｐｎ ）ランジスタを用いたものである。第９
図において、６は巻数比が２ｎ：１ （−次側二二次側
）のトランス、８，９は相補的にオンオフするｎｐｎ）
ランジスタ、２３２４はトランス−次側の２つの巻線端
子とトランジスタ８，９のコレクタ間に接続された抵抗
値Ｒ１の抵抗、２５．２６はトランス−次側の２つの巻
線端子と中点タップ間に接続された抵抗値Ｒ２の抵抗で
ある。抵抗値と巻数比は、第８図の場合と同様に、Ｒ１
〃Ｒ２／ ２ ＝ ｎ ” Ｚ ｏの関係である。FIG. 9 is a circuit diagram showing a sixth embodiment of the line driver circuit according to the present invention. This embodiment uses an npn (npn) transistor as a switching element. 9th
In the figure, 6 is a transformer with a turns ratio of 2n:1 (-secondary side), and 8 and 9 are npn (npn) which turn on and off in a complementary manner.
transistor, 2324 is a resistor with a resistance value R1 connected between the two winding terminals on the next side of the transformer and the collectors of transistors 8 and 9, 25.26 is the center tap between the two winding terminals on the next side of the transformer A resistor with a resistance value R2 is connected between the two. The resistance value and turns ratio are R1 as in the case of FIG.
The relationship is R2/2=n''Zo.
次に動作について説明するが、第８図の回路の動作と第
９図の回路の動作は同様の動作であるので、第９図の場
合について説明する。第９図の回路の各部における信号
波形を第１０図に示す。スイッチング素子としてのトラ
ンジスタ８，９に第１０図（ａｌ、 （ｂｌに示すよう
な信号ａ、ｂが入力された場合、トランジスタ８．９の
電荷蓄積効果により本来は第９図のトランジスタ８．９
のコレクタの信号波形は第１０図（Ｃ１，（ｄ）に破線
で示すようになるが、実際にはトランス６の一次側への
励起電圧が発生するために実線のような立上りの急峻な
波形を得ることができ、節点Ｎｌ、Ｎ２上の信号波形も
第１０図ｔｅｌ、 （ｆｌに示すように同様な波形とな
る。そして線路を駆動する電圧波形も、第１０図（ｇ）
に信号Ｃとして示すように、立上り、立下りの時間の揃
った安定な波形を得ることができる。Next, the operation will be explained. Since the operation of the circuit in FIG. 8 and the operation of the circuit in FIG. 9 are similar, the case of FIG. 9 will be explained. FIG. 10 shows signal waveforms at various parts of the circuit shown in FIG. 9. When signals a and b as shown in FIG. 10 (al, (bl) are input to the transistors 8 and 9 as switching elements, the transistors 8 and 9 in FIG.
The signal waveform at the collector is shown by the broken line in Figure 10 (C1, (d)), but in reality, the waveform has a steep rise as shown by the solid line because an excitation voltage is generated to the primary side of the transformer 6. can be obtained, and the signal waveforms on nodes Nl and N2 have similar waveforms as shown in Figure 10 (tel and fl).The voltage waveform that drives the line is also as shown in Figure 10 (g).
A stable waveform with uniform rise and fall times can be obtained as shown as signal C in FIG.
また、抵抗２３，２４，２５．２６とトランス６の巻数
比とにより、出力インピーダンスをケーブルの特性イン
ピーダンスＺ０に合わせ、かつ出力振幅を調整できる。Further, by using the resistors 23, 24, 25.26 and the turns ratio of the transformer 6, the output impedance can be matched to the characteristic impedance Z0 of the cable, and the output amplitude can be adjusted.
出力インピーダンス２０（Ω）、出力振幅ＶＣＣ（ＶＰ
、ピークからピークまでの電圧）、電源電圧ＶＣＣ１巻
数比ｎ＝１、Ｒ１＝２Ｚｏ、Ｒ２＝４Ｚ、の場合を第７
の実施例として第１１図に示す。Output impedance 20 (Ω), output amplitude VCC (VP
, peak-to-peak voltage), power supply voltage VCC1 turns ratio n=1, R1=2Zo, R2=4Z.
An example of this is shown in FIG.
以上説明したように本発明によるラインドライバ回路は
、片側が接地され相補にオンオフする２個のスイッチン
グ素子と、このスイッチング素子に接続された２ｎ対１
巻数比の信号合成用トランスと、抵抗値が伝送ケーブル
の特性インピーダンスの略ｎ２倍の整合用抵抗とを設け
たことにより、相補にオンオフする２個のスイッチング
素子によりスイッチング時間の違いが相殺されるので、
パルス幅がオンの時とオフの時とで等しくなり、また、
整合用抵抗および信号合成用トランジスタの巻数比によ
り出力レベルを調整でき且つ出力インピーダンスを伝送
ケーブルの特性インピーダンスに整合させることができ
る効果がある。As explained above, the line driver circuit according to the present invention includes two switching elements that are grounded on one side and turn on and off in a complementary manner, and a 2n to 1 switching element connected to the switching elements.
By providing a signal synthesis transformer with a turns ratio and a matching resistor whose resistance value is approximately n2 times the characteristic impedance of the transmission cable, the difference in switching time is offset by two switching elements that turn on and off in a complementary manner. So,
The pulse width is equal when on and off, and
The output level can be adjusted by adjusting the turns ratio of the matching resistor and the signal synthesizing transistor, and the output impedance can be matched to the characteristic impedance of the transmission cable.
第１図は本発明によるラインドライバ回路の第１の実施
例を示す回路図、第２図はその動作を説明するための波
形図、第３図は本発明によるラインドライバ回路の第２
の実施例を示す回路図、第４図はその入力電圧波形を示
す波形図、第５図および第６図は本発明による第３およ
び第４の実施例を示す回路図、第７図は第３および第４
の実施例の動作を説明するための波形図、第８図および
第９図は第５および第６の実施例を示す回路図、第１０
図は第９図の回路の動作を説明するためのタイムチャー
ト、第１１図は第７の実施例を示す回路図、第１２図は
従来のラインドライバ回路を示す回路図、第１３図はそ
の動作を説明するための波形図である。
４．５・・・スイッチング素子、４ａ、５ａ・・・トラ
ンス側接点、６・・・信号合成用トランス、２１，２２
・・・整合用抵抗、８，９・・・トランジスタ、１０〜
１３・・・抵抗。
特許出願人 日本電気株式会社FIG. 1 is a circuit diagram showing a first embodiment of the line driver circuit according to the present invention, FIG. 2 is a waveform diagram for explaining its operation, and FIG. 3 is a circuit diagram showing a second embodiment of the line driver circuit according to the present invention.
4 is a waveform diagram showing the input voltage waveform, FIGS. 5 and 6 are circuit diagrams showing the third and fourth embodiments of the present invention, and FIG. 7 is a waveform diagram showing the input voltage waveform. 3rd and 4th
FIG. 8 and FIG. 9 are circuit diagrams showing the fifth and sixth embodiments, and FIG.
The figure is a time chart for explaining the operation of the circuit in Fig. 9, Fig. 11 is a circuit diagram showing the seventh embodiment, Fig. 12 is a circuit diagram showing a conventional line driver circuit, and Fig. 13 is a circuit diagram showing the conventional line driver circuit. FIG. 3 is a waveform diagram for explaining the operation. 4.5... Switching element, 4a, 5a... Transformer side contact, 6... Signal synthesis transformer, 21, 22
... Matching resistor, 8, 9... Transistor, 10 -
13...Resistance. Patent applicant: NEC Corporation
Claims (1)
路において、片側が接地され、相補にオンオフする２個
のスイッチング素子と、このスイッチング素子に接続さ
れ、巻数比が２ｎ対１の信号合成用トランスと、このト
ランスの一次側巻線と前記スイッチング素子との間に接
続され、抵抗値が前記伝送ケーブルの特性インピーダン
スの略ｎ＾２倍の整合用抵抗とから成るラインドライバ
回路。A line driver circuit that sends pulse signals to a transmission cable includes two switching elements that are grounded on one side and turn on and off in a complementary manner, a signal synthesis transformer that is connected to these switching elements and has a turns ratio of 2n:1, and this A line driver circuit comprising a matching resistor connected between a primary winding of a transformer and the switching element and having a resistance value approximately n^2 times the characteristic impedance of the transmission cable.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165843A JPH0248818A (en) | 1988-05-24 | 1988-07-05 | Line driver circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-124865 | 1988-05-24 | ||
| JP12486588 | 1988-05-24 | ||
| JP63165843A JPH0248818A (en) | 1988-05-24 | 1988-07-05 | Line driver circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248818A true JPH0248818A (en) | 1990-02-19 |
Family
ID=26461433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165843A Pending JPH0248818A (en) | 1988-05-24 | 1988-07-05 | Line driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248818A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994008398A1 (en) * | 1992-10-07 | 1994-04-14 | Nokia Telecommunications Oy | Line driver circuit |
-
1988
- 1988-07-05 JP JP63165843A patent/JPH0248818A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994008398A1 (en) * | 1992-10-07 | 1994-04-14 | Nokia Telecommunications Oy | Line driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0589409A (en) | Magnetic head drive circuit | |
| KR920015740A (en) | Frequency double and mixing circuit | |
| JP2544098B2 (en) | Carrier current Digital data transceiver | |
| US4178558A (en) | DC Level clamping circuit | |
| US3970868A (en) | Phase comparator | |
| JPH0263212A (en) | Line driver circuit | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| US3344321A (en) | Magnetostrictive delay line driver | |
| US4520322A (en) | Power amplifier having improved power supply circuit | |
| JPS61251214A (en) | Power supply circuit | |
| JP3509323B2 (en) | Photocoupler drive circuit | |
| JP2800522B2 (en) | Current switching circuit | |
| JPH0414533B2 (en) | ||
| JPH0648990Y2 (en) | Trigger signal generation circuit | |
| JP3249368B2 (en) | Alarm sound output circuit | |
| JP3469456B2 (en) | Switching element drive circuit | |
| JPH031730A (en) | optical transmitter circuit | |
| JPH0429190A (en) | Horizontal deflection drive circuit | |
| JPH0370390B2 (en) | ||
| JPS63187810A (en) | Test signal generation circuit | |
| JPH07202613A (en) | Automatic resistance value switching circuit | |
| JPH0193919A (en) | Level shifting circuit | |
| JPS63194413A (en) | Pulse signal deliver circuit | |
| JPH0353614A (en) | Line driver circuit | |
| JPH0435215A (en) | Latch unit |