JPH0249010B2 - - Google Patents
Info
- Publication number
- JPH0249010B2 JPH0249010B2 JP55187083A JP18708380A JPH0249010B2 JP H0249010 B2 JPH0249010 B2 JP H0249010B2 JP 55187083 A JP55187083 A JP 55187083A JP 18708380 A JP18708380 A JP 18708380A JP H0249010 B2 JPH0249010 B2 JP H0249010B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- window
- film
- semiconductor device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、段差を含む領域に窓を形成する際に
適用して好結果が得られる半導体装置の製造方法
に関する。
適用して好結果が得られる半導体装置の製造方法
に関する。
一般に、半導体装置を製造する際、諸被膜をパ
ターニングして窓を形成することは不可欠であ
り、そして、その際のパターンのエツジに段差を
含んであることが多い。
ターニングして窓を形成することは不可欠であ
り、そして、その際のパターンのエツジに段差を
含んであることが多い。
例えば、第１図に見られるように、半導体基板
１に形成された二酸化シリコン絶縁膜２の薄い部
分２ａを除去するには、図示のように、フオト・
レジスト膜３を段差のところまで形成してエツチ
ングを行なう。
１に形成された二酸化シリコン絶縁膜２の薄い部
分２ａを除去するには、図示のように、フオト・
レジスト膜３を段差のところまで形成してエツチ
ングを行なう。
ところが、前記のようにして薄い部分２ａのエ
ツチングをすると、第２図に矢印Ｐで示す部分が
サイド・エツチングされるので、その上にアルミ
ニウムなどの金属電極・配線４を形成すると所謂
オーバ・ハングを生じステツプ・カバレイジが著
しく悪くなつて断線し易くなる。
ツチングをすると、第２図に矢印Ｐで示す部分が
サイド・エツチングされるので、その上にアルミ
ニウムなどの金属電極・配線４を形成すると所謂
オーバ・ハングを生じステツプ・カバレイジが著
しく悪くなつて断線し易くなる。
また、第３図に見られるように、段差がある絶
縁膜２上に例えば多結晶シリコン膜５を形成し、
これをフオト・レジスト膜３で選択的に覆つてエ
ツチングを行ない、この上に第４図に見られるよ
うに金属配線６を這わせると矢張りオーバ・ハン
グを生じる。
縁膜２上に例えば多結晶シリコン膜５を形成し、
これをフオト・レジスト膜３で選択的に覆つてエ
ツチングを行ない、この上に第４図に見られるよ
うに金属配線６を這わせると矢張りオーバ・ハン
グを生じる。
従来、このような欠点を軽減することを目的と
して窓を大きく形成する方法が採られている。
して窓を大きく形成する方法が採られている。
第５図はその方法を説明する為のもので、ａは
半導体装置の要部側断面説明図、ｂは同じく要部
平面説明図である。
半導体装置の要部側断面説明図、ｂは同じく要部
平面説明図である。
図に於いて、１１は半導体基板、１２は二酸化
シリコン絶縁膜、１３は窒化シリコン膜、１３ａ
は窓、１４は段差部をそれぞれ示している。
シリコン絶縁膜、１３は窒化シリコン膜、１３ａ
は窓、１４は段差部をそれぞれ示している。
この従来例では、窓１３ａが段差部１４を遥か
に越えて延びたところで終つている為、段差は実
質的に軽減され、金属配線を形成した際のオー
バ・ハングは小さくなるので断線は生じ難くな
る。
に越えて延びたところで終つている為、段差は実
質的に軽減され、金属配線を形成した際のオー
バ・ハングは小さくなるので断線は生じ難くな
る。
しかしながら、この改良された従来技術では、
窓面積を大きく採らなければならないからパター
ン高密化の点で不利である。これは単に密１３ａ
のエツジが段差部１４を計算上で越えれば良いの
ではなく、その位置合せ余裕を採らなければなら
ないこと、窓を形成する層が３層以上の多層にな
ると相隣る層との関係のみならず他の層との関係
も考慮して位置合せ余裕を採る必要があるので窓
の占有面積は極めて大きいものとならざるを得な
い。
窓面積を大きく採らなければならないからパター
ン高密化の点で不利である。これは単に密１３ａ
のエツジが段差部１４を計算上で越えれば良いの
ではなく、その位置合せ余裕を採らなければなら
ないこと、窓を形成する層が３層以上の多層にな
ると相隣る層との関係のみならず他の層との関係
も考慮して位置合せ余裕を採る必要があるので窓
の占有面積は極めて大きいものとならざるを得な
い。
本発明は、段差部を含む領域に窓を形成し、そ
こに例えば金属電極・配線を形成した場合のオー
バ・ハングを低減し、しかも、窓寸法に大きな余
裕を採る必要がないようにするものであり、以下
これを詳細に説明する。
こに例えば金属電極・配線を形成した場合のオー
バ・ハングを低減し、しかも、窓寸法に大きな余
裕を採る必要がないようにするものであり、以下
これを詳細に説明する。
第６図は本発明一実施例を説明する為の半導体
装置の要部平面説明図、第７図は第６図に於ける
線Ａ−A′で切断した要部側面説明図、第８図は
同じく線Ｂ−B′で切断した要部側面説明図であ
り、第５図に関して説明した部分と同部分を同記
号で指示してある。
装置の要部平面説明図、第７図は第６図に於ける
線Ａ−A′で切断した要部側面説明図、第８図は
同じく線Ｂ−B′で切断した要部側面説明図であ
り、第５図に関して説明した部分と同部分を同記
号で指示してある。
図から判るように、本発明では、段差部１４の
近傍に存在させなければならない窓１３ａのエツ
ジを凹凸のパターンとすることが基本になつてい
る。
近傍に存在させなければならない窓１３ａのエツ
ジを凹凸のパターンとすることが基本になつてい
る。
図示されているように、窓１３ａの凸になつて
いるエツジ１３a1と凹になつているエツジ１３a2
とが段差部１４のエツジ１４ａを中心として左右
に略等しく振り分けられているような状態にパタ
ーニング位置合せが行なわれたとするとステツ
プ・カパレージは100〔％〕良好である。尚、凹凸
の程度は１〜2μ〔μｍ）もあれば充分である。
いるエツジ１３a1と凹になつているエツジ１３a2
とが段差部１４のエツジ１４ａを中心として左右
に略等しく振り分けられているような状態にパタ
ーニング位置合せが行なわれたとするとステツ
プ・カパレージは100〔％〕良好である。尚、凹凸
の程度は１〜2μ〔μｍ）もあれば充分である。
次に、窓１３の位置がずれた場合について第９
図及び第１０図について説明する。
図及び第１０図について説明する。
各図は要部平面説明図であり、第９図は窓１３
ａの凸になつている部分が段差部１４のエツジ１
４ａを全く越えない場合、第１０図は凸になつて
いる部分が全てエツジ１４ａを越え且つ凹になつ
ている部分のエツジ１３a2がエツジ１４ａの近傍
に存る場合をそれぞれ示していて、これは位置ず
れとしては両極端な場合を表わすものである。
尚、各図に於いて１５は金属配線を示している。
ａの凸になつている部分が段差部１４のエツジ１
４ａを全く越えない場合、第１０図は凸になつて
いる部分が全てエツジ１４ａを越え且つ凹になつ
ている部分のエツジ１３a2がエツジ１４ａの近傍
に存る場合をそれぞれ示していて、これは位置ず
れとしては両極端な場合を表わすものである。
尚、各図に於いて１５は金属配線を示している。
さて、第９図及び第１０図に見られるように大
きな位置ずれを生じたとしても、第９図に於いて
は、窓１３ａのエツジ１３a1の箇所でステツプ・
カパレイジが悪くなり、第１０図に於いては、窓
１３ａのエツジ１３a2の箇所でステツプ・カパレ
イジが悪くなる。そして、両者とも他の箇所では
ステツプ・カパレイジは良好であるから、断線を
生じる惧れがある部分は約50〔％〕である。
きな位置ずれを生じたとしても、第９図に於いて
は、窓１３ａのエツジ１３a1の箇所でステツプ・
カパレイジが悪くなり、第１０図に於いては、窓
１３ａのエツジ１３a2の箇所でステツプ・カパレ
イジが悪くなる。そして、両者とも他の箇所では
ステツプ・カパレイジは良好であるから、断線を
生じる惧れがある部分は約50〔％〕である。
以上の説明で判るように、本発明に依れば、段
差を含む領域の被膜のパターニングして窓を形成
するのに際しその段差のエツジに掛る窓のエツ
ジ・パターンを凹凸状を成すと共に凸部のエツジ
が該段差のエツジよりも下地被膜の厚い側に在り
且つ凹部のエツジが該段差のエツジよりも下地被
膜の薄い側に在り該凹部のエツジと該凸部のエツ
ジとの間の長さが該段差の斜面のそれよりも大で
あるように形成することに依り、第５図について
説明したようにパターンの余裕を大きくとる必要
はなくなつて半導体チツプ表面を有効に利用する
ことができ、また、パターンにずれを生じた場合
でも凸部のエツジと凹部のエツジとが共に段差部
に存在することはなくつて第４図について説明し
たような欠点は解消され、従つて、その上に形成
する配線の断線は防止され、最悪の場合でも電
極・配線を形成した際のステツプ・カパレイジは
50〔％〕程度の良さを保ち得るようにすることが
できるので、断線を生じる機会は低減され、信頼
性は向上する。また、窓パターンはその所要エツ
ジ・パターンを凹凸状にするのみで良く、ステツ
プ・カパレイジを良好にする為の大型化は不要で
あるから、半導体装置の集積性を高める点からも
有効である。
差を含む領域の被膜のパターニングして窓を形成
するのに際しその段差のエツジに掛る窓のエツ
ジ・パターンを凹凸状を成すと共に凸部のエツジ
が該段差のエツジよりも下地被膜の厚い側に在り
且つ凹部のエツジが該段差のエツジよりも下地被
膜の薄い側に在り該凹部のエツジと該凸部のエツ
ジとの間の長さが該段差の斜面のそれよりも大で
あるように形成することに依り、第５図について
説明したようにパターンの余裕を大きくとる必要
はなくなつて半導体チツプ表面を有効に利用する
ことができ、また、パターンにずれを生じた場合
でも凸部のエツジと凹部のエツジとが共に段差部
に存在することはなくつて第４図について説明し
たような欠点は解消され、従つて、その上に形成
する配線の断線は防止され、最悪の場合でも電
極・配線を形成した際のステツプ・カパレイジは
50〔％〕程度の良さを保ち得るようにすることが
できるので、断線を生じる機会は低減され、信頼
性は向上する。また、窓パターンはその所要エツ
ジ・パターンを凹凸状にするのみで良く、ステツ
プ・カパレイジを良好にする為の大型化は不要で
あるから、半導体装置の集積性を高める点からも
有効である。
第１図乃至第４図は従来例を説明する為の半導
体装置の要部側断面説明図、第５図ａ，ｂは改良
された従来例を説明する為の半導体装置の要部側
断面説明図と要部平面説明図、第６図は本発明一
実施例を説明する為の半導体装置の要部平面説明
図、第７図は第６図の線Ａ−A′で切断した要部
側断面説明図、第８図は第６図の線Ｂ−B′で切
断した要部側断面説明図、第９図及び第１０図は
位置ずれに関して説明する為の半導体装置の要部
平面説明図である。 図に於いて、１１は基板、１２は絶縁膜、１３
は窒化シリコン膜、１３ａは窓、１３a1，１３a2
は窓１３ａのエツジ、１４は段差部、１４ａはエ
ツジ、１５は配線である。
体装置の要部側断面説明図、第５図ａ，ｂは改良
された従来例を説明する為の半導体装置の要部側
断面説明図と要部平面説明図、第６図は本発明一
実施例を説明する為の半導体装置の要部平面説明
図、第７図は第６図の線Ａ−A′で切断した要部
側断面説明図、第８図は第６図の線Ｂ−B′で切
断した要部側断面説明図、第９図及び第１０図は
位置ずれに関して説明する為の半導体装置の要部
平面説明図である。 図に於いて、１１は基板、１２は絶縁膜、１３
は窒化シリコン膜、１３ａは窓、１３a1，１３a2
は窓１３ａのエツジ、１４は段差部、１４ａはエ
ツジ、１５は配線である。
Claims (1)
- １ 斜面をもつ段差が形成された絶縁膜上に被膜
を形成し、該絶縁膜の段差を含む領域上の被膜を
パターニングして窓を形成した後、該被膜及び窓
上に金属配線パターンを形成する工程を有する半
導体装置の製造方法において、該段差の斜面に掛
かる窓のエツジ・パターンを平面的に見て凹凸状
を成すと共に凸部のエツジが該段差のエツジより
も下地被膜の厚い側に在り且つ凹部のエツジが該
段差のエツジよりも下地被膜の薄い側に在り該凹
部のエツジと該凸分のエツジとの間の長さが該段
差の斜面のそれよりも大であるように形成ずる工
程を有してなることを特徴とする半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187083A JPS57112027A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
| DE8181306135T DE3174789D1 (en) | 1980-12-29 | 1981-12-24 | Semiconductor device |
| EP81306135A EP0056908B1 (en) | 1980-12-29 | 1981-12-24 | Semiconductor device |
| US06/334,924 US4482914A (en) | 1980-12-29 | 1981-12-28 | Contact structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187083A JPS57112027A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57112027A JPS57112027A (en) | 1982-07-12 |
| JPH0249010B2 true JPH0249010B2 (ja) | 1990-10-26 |
Family
ID=16199822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55187083A Granted JPS57112027A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4482914A (ja) |
| EP (1) | EP0056908B1 (ja) |
| JP (1) | JPS57112027A (ja) |
| DE (1) | DE3174789D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140781A (ja) * | 1982-02-17 | 1983-08-20 | 株式会社日立製作所 | 画像表示装置 |
| JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
| JPH07105496B2 (ja) * | 1989-04-28 | 1995-11-13 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JPH03154341A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Corp | 半導体装置 |
| KR100228619B1 (ko) * | 1991-03-05 | 1999-11-01 | 아치 케이. 말론 | 자기-정합 접점 형성 방법 및 구조 |
| US5545926A (en) * | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
| US5583380A (en) * | 1995-07-11 | 1996-12-10 | Atmel Corporation | Integrated circuit contacts with secured stringers |
| EP2602818A1 (en) * | 2011-12-09 | 2013-06-12 | Ipdia | An interposer device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3534267A (en) * | 1966-12-30 | 1970-10-13 | Texas Instruments Inc | Integrated 94 ghz. local oscillator and mixer |
| BE758160A (fr) * | 1969-10-31 | 1971-04-01 | Fairchild Camera Instr Co | Structure metallique a couches multiples et procede de fabrication d'une telle structure |
| US3703667A (en) * | 1971-03-17 | 1972-11-21 | Rca Corp | Shaped riser on substrate step for promoting metal film continuity |
| JPS5265690A (en) * | 1975-11-26 | 1977-05-31 | Sharp Corp | Production of semiconductor device |
| US4236171A (en) * | 1978-07-17 | 1980-11-25 | International Rectifier Corporation | High power transistor having emitter pattern with symmetric lead connection pads |
| JPS5519857A (en) * | 1978-07-28 | 1980-02-12 | Nec Corp | Semiconductor |
| US4196443A (en) * | 1978-08-25 | 1980-04-01 | Rca Corporation | Buried contact configuration for CMOS/SOS integrated circuits |
| DE2837283C2 (de) * | 1978-08-25 | 1980-08-28 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Planare, in eine Wellenleitung eingefügte Schottky-Diode für hohe Grenzfrequenz |
| FR2449333A1 (fr) * | 1979-02-14 | 1980-09-12 | Radiotechnique Compelec | Perfectionnement aux dispositifs semi-conducteurs de type darlington |
-
1980
- 1980-12-29 JP JP55187083A patent/JPS57112027A/ja active Granted
-
1981
- 1981-12-24 DE DE8181306135T patent/DE3174789D1/de not_active Expired
- 1981-12-24 EP EP81306135A patent/EP0056908B1/en not_active Expired
- 1981-12-28 US US06/334,924 patent/US4482914A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0056908A2 (en) | 1982-08-04 |
| DE3174789D1 (en) | 1986-07-10 |
| US4482914A (en) | 1984-11-13 |
| EP0056908A3 (en) | 1983-06-01 |
| JPS57112027A (en) | 1982-07-12 |
| EP0056908B1 (en) | 1986-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444021A (en) | Method for making a contact hole of a semiconductor device | |
| US5946557A (en) | Method of manufacturing a semiconductor device having dummy patterns and an upper insulating layer having cavities | |
| JP3156765B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| US5561327A (en) | Multilayer interconnection structure for a semiconductor device | |
| JPH0249010B2 (ja) | ||
| JPS6343892B2 (ja) | ||
| EP0845808A2 (en) | Multilayer wiring structure including via holes | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPS6239823B2 (ja) | ||
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| KR0122516B1 (ko) | 반도체 소자의 금속배선 콘택 제조방법 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR100273682B1 (ko) | 반도체장치 및 그 제조 방법 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH07115093A (ja) | 多層配線構造及びその製造方法 | |
| JPH0583184B2 (ja) | ||
| JP2504239B2 (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JPH0542139B2 (ja) | ||
| JPS6148779B2 (ja) | ||
| JPS63293916A (ja) | 半導体装置の製造法 | |
| JP2000012432A (ja) | アライメントマークの周辺構造 | |
| JPH05343546A (ja) | 半導体集積回路 |