JPH02500399A - 低速度のクロックによる高速度のスクランブル - Google Patents
低速度のクロックによる高速度のスクランブルInfo
- Publication number
- JPH02500399A JPH02500399A JP63506375A JP50637588A JPH02500399A JP H02500399 A JPH02500399 A JP H02500399A JP 63506375 A JP63506375 A JP 63506375A JP 50637588 A JP50637588 A JP 50637588A JP H02500399 A JPH02500399 A JP H02500399A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- tributary
- sequences
- speed
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
- H04L25/03872—Parallel scrambling or descrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/08—Time-division multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
低速度のクロックによる高速度のスクランブル産業上の利用分野
本発明はディジタル多重通信信号を効率的にスクランブルするための技術と回路
に関する。
関連性を有する出願
1986年5月16日付出願番号864,037号、出願者J、A、Be1li
sloの「多段階多重化」、ならびに1986年10月22日付出願番号921
,522号、出願者S、H,Leeの「多重ディジタル通信システム」は、双方
ともに当発明の関連出願として当発明とともに、同じ被該渡人に論渡された。
発明の背景
ディジタル伝送システムの運用には着信のディジタル・データの流れが受信機と
りジェネレータに入力される際に一定の特性を有していることが必要である。非
ゼロ復帰記録方式ディジタル・信号を適切なりロック再生を行なうためにはディ
ジタルの流れにおいて、信号が二進法の1から0へ、あるいはその逆に変化する
ことによって生ずる信号電圧水準の変化であると言うことも出来る遷位の最低限
度の密度のものが存在することが必要である。そして結合したシステム間におい
て二進法の1のゼ口に対する平均密度は、データ信号を、多重ディジタル信号を
伝送する高速度ライン上で反復ディジタル疑似乱数列を用いて、スクランブルす
る事によって大兄の範囲で要求される遷位と平均密度とを満足させることができ
る。システム内のどの通信機でもリジェネレータでもスクランブルの状態はデー
タ信号を再生するデスクランブル−を用いて解除することが可能である。
現代の光ファイバー時分割多重システムは多ギガビット周波数のレンジで動作す
る。周波数帯は電子補助装置により制限されるもので、ファイバー自体によって
制限されるものではない故に、複雑な電子処理は多重チャネルの入力の際、並び
にデマルチプレクサの出力の際に、低速度並行(トリビュタリ)信号レベルで行
なうことがきわめて望ましいことである。この方法によれば高速度回路は最終の
多重チャネル段階と最初のデマルチプレクサ段階だけに限ることができるし、し
かもそのためにはビット・インターリーバまたはビット・ディンターリーバのみ
が必要とされる。
それゆえに、上記のスクランブルはビット率の低い並行またはトリとニタリ・レ
ベルで行なうことが望ましい。
一般的に、並行トリビュタリ信号を多重チャネルの入力部で単側(非連動)スク
ランブルを行なっても、多重チャネル出力部で直列あるいは高速度レベルで単側
スクランブル操作を行なった場合と同じ高速度ライン統計(高速度スクランブル
・シーケンス)を発生することにはならない。
単側トリビニタリ・スクランブルによって生ずるラインの状態は例えば、もし単
側並行スクランブル・コード或はシーケンスの各々が連続した1または0の一定
の数を含んでいて、Nが多重化の対象となるラインの数であるとした場合の高速
度スクランブルによって発生するものよりも良好なものでは有り得ない。上記の
理由により単側トリビニタリ・スクランブルはNの値が小さいとき、または単純
ライン・コーテングと組み合わせてのみ使用されてきた。この点に関してはF、
、D、Wald−hauser発表、2−レベル、274 Hb/s T4/
M用の再生中継器、通信に関するI EEE国際会議議事録、1975年、13
−6都およびに都市間通信への応用、IEEE J、通信に関する設定された分
野、5AC−1巻、1983年4月、413−419ページ;
Multiserver Integration 、 I E E E J
、通信に関する設定された分野、5AC−3巻、1985年、849−858ペ
ージ。
該発明は並行トリビニタリ信号が、スクランブルが直列高速度ラインで行なわれ
たと同様に、希望しそして想定する如何なる高速度のライン統計でも発生させる
ことができるように調整される技術と回路とを提供するものである。
過去においてトリビュタリ・スクランブルに関する試みがd−iransl’o
ro+の手法を用いて行なわれており、0、Brugiaその他による共同研究
が、疑似乱数列の多数ポI EEE国際シンポジウム議事録、1982年、85
2−855ページに収録されている。そこで用いられた手法は、フィードバック
・レジスタ・ステージの数段階がNから1迄の多重チャネルの各々のトリビュタ
リ入カラインに接続されて、m−シーケンスのN倍の高速度ラインを構成する組
合せ回路を使用した設計手段であった。
組合せ回路の設計が困難をともなうことに加えて多重化因数Nは2の累乗に限ら
れる。
現在の共同発明者であるSang Hoon Leeは同時継続出願、名称:多
重ディジタル通信システム、1986年10月22日受理の出願番号921.5
22に於いて相対的に極めて簡素な、疑似乱数列という別名でも知られているm
−シーケンスの性質を利用して調和したトリビュタリ・スクランブルを達成し、
それによって予想可能な高速度ライン状悪を得ることができる技術と回路を開示
している。
この発明は前述の同時継続出願において開示された、必要な均等トリビニタリ・
シーケンスは必要なシーケンスの長さJに対して互いに素である限り、どの多重
因数Nからでも引き出すことができるという発明の延長である。このことによっ
て、どの様な高速度多重チャネル・システムにおいても並行またはトリビュタリ
・スクランブルを広く利用することが可能となる。さらにまた、等価トリビニタ
リ・シーケンスが知られている場合にはここに開示した情報によって、結果とし
て生ずる高速度シーケンス並びにその位相の決定、またはその反対順序でのそれ
らの数値の決定、が可能となる。
当発明はまた、上述のトリビニタリφスクランブルおよびデスクランブル技術を
補足する新規の回路に関するものである。例えば、該回路にはN個の相異なった
スクランブル・シーケンスを発生することができるJ一段階レジスタ(ここでJ
はトリビニタリ・スクランブル・シーケンスの期間或は2進数字の数である)を
含んでおり、各々がNから、ビットのインターリーブされた多重チャネル(また
は1からNまでのデマルチプレクサの出力部の一本のトリビニタリ・ラインのた
めの1シーケンス)のトリビュタリ・ラインの一本に割当てられる。
該新規性を有する回路はまた、多段階の或は多層レベル多重化方式に使用される
単独J−ステージ・スクランブル・レジスタを構成するものである。
該発明は、多重化回数Nが変更でき、各々相異なるNに対して各々の対応するJ
−ステージ・マルチプレックス(デマルチブレックス)方式の一部をなす単独の
J−ステージ・レジスタ・タップ−組がマルチプレクサ(デマルチプレクサ)ト
リビニタリ・ラインに於いてインテリジェンス信号をスクランブル(デスクラン
ブル)するために選択される一個のJ−ステ、−ジ・レジスタで構成されるマル
チプレクサ(デマルチプレクサ)で成り立っている。選択されたタップは調和さ
れたトリビニタリ・シーケンスを供給し、高速度ライン或は方式の前もって定め
たスクランブル・シーケンスの実行を可能とする。
このようにして、当発明の目的は高速度ディジタル・ラインのスクランブルを低
いトリビュタリ・クロック率で同期時分割ビットがインターリーブされた多重方
式で実行することにある。
該発明の目的には2進ディジタル多重方式において、スクランブル・シーケンス
の期間または長さJならびにNが、後者が多重因数であり互いに素である限り、
如何なる多重因数Nのためであれ一定の高速ライン・コードまたはシーケンスを
発生することを可能にさせることがある。
該発明の別の目的にはディジタル伝送方式のマルチプレクサで低速度トリビュタ
リ・ラインのスクランブルを行う新規性を有する回路を提供することによって所
望し、また予測も可能なスクランブル・パターンをそのシステムの高速度ライン
上に形成させることにある。
該発明の別の目的には、Nスクランブル/デスクランブルm−シーケンスがJビ
ット長の単独サーキュレーテング或はリング・レジスタから取得することができ
る。
新規性を有するトリとニタリ・スクランブル/デスクランブル方式を提供するこ
とがある。
該は発明の他の目的として、多重化回数Nの変更が可能であり、J−ステージの
単一のレジスタが前記のマルチプレクサ/デマルチプレクサにおけるトリビュタ
リ信号のスクランブルとデスクランブルに用いられる全ての長さJのm−シーケ
ンスを供給している、時分割多重光ファイバに用いられるマルチプレクサ/デマ
ルチプレクサを提供するということがある。
該発明のこれらとその他の目的と長所は以下の図面の簡単な説明によって明確に
なる:
図面の簡単な説明
第1図はL数のステージを有する線形フィードバック・シフトψレジスタ(LF
SR)の概略図である。
第2図は特定のフィードバックを組み入れた4段階のステージを有するLFSR
の概略図である。
第3図と第4図は等しい値の低速度トリビュタリ・スクランブルと高速度ライン
スクランブルとを並べて示した概略図である。
第5a図から第5f図までは、J−7から3−255の範囲のシーケンスで所望
する高速度スクランブル・シーケンスを得るための適切なトリビュタリ・スクラ
ンブル・シーケンスを選択するのに用いられる6枚の表である。
S6図は、各隣接したトリとニタリ・スクランブル/デスクランブルシーケンス
間の位相オフセットの数値δの表である。
第7図は第5C図に列記された、周期的に明確に区分される2進デイジタルm−
シーケンスの6列を全部表示したものである。
第8図と第9図はトリビュタリ・スクランブル/デスクランブルが実行できる二
つの方法を表示する概略図である。
第10図はN個の各々異なるトリビニタリ・スクランブル/デスクランブル・シ
ーケンスのソースとして1個のレジスタを使用した第9図の回路の変形を示す。
第11図は、スクランブル・シーケンスが全部1個のレジスタから得られる、可
変多重因数の多重方式を示す概略図である。
第12図は、複数のステージを有する多重方式が、全てのスクランブル・シーケ
ンスのソースとして1個のレジスタを用いて最も低いトリビュタリ・レベルでス
クランブルする方法を示す概略図である。
詳細な説明
ディジタル信号のスクランブルは、疑似−雑音(PN)シーケンスとかm−シー
ケンスとも呼ばれる疑似乱数シーケンスを用いておこなわれる。該シーケンスは
J−2L−1において1桁の期間(長さ)を有する2進シーケンスである。これ
らのm−シーケンスは、Lが多項式の変数×の最大倍率である場合のし次数の原
始多項式によって定義される。直線フィードバック・シフト・レジスタ(L F
S R)は、多項式の項を表わすLFSRステージの出力がレジスタ直列入力
部に印加されるモジ二ロー2加算器を通じて適切なフィードバックを組み込むこ
とによって、どのような該当m−締めを発生するためにでも使用することができ
る。Lステージを有するぞのようなレジスタはJ−2L−1ビツトのm−シーケ
ンスを反復して発生することが可能である。現代の数理解析は上記の同時継続出
願に使用したものとは異なる表記法を用いていることをお断りしておく。
LステージのLFSRの直列出力部において発生するシーケンス(a、)、例え
ば第1図の場合、を考えてみコ
よう。そこではCl−1は(1+ 1)次のレジスタ・ステージ(左側から)は
モジュロ−2加算器3を通じてフィードバック接続を有しており、C1−0はそ
のような接続が行われていないことを示している。そのようなLFSRが持つ特
性的原始多項式f (x)はフィードバック計数によって定義付けられる
C■(1,C・・・C,1)とすれば、l L−1
対応する多項式の特性はそれ故に;
フィードバック係数Cとレジスタ・ステージの当初の状態a (a(B al・
・・aL−1)の一定の組合せに於いて、半無限のm−シーケンス(ajl ■
(a o * a l・・・aL−1・・・aj・・・)は下記の唯一の公式に
より決定される;ここでΣはモジュロ−2加算を意味する。
もしf’(x)が原始多項式であり、当初の状態が非ゼロ、即ち少なくとも一つ
のレジスタ・ステージにおいて最初のバイナリ−が1であれば、対応するLFS
Rシーケンス(a、)は2L−11−Jバイナリ−桁の最大可能期間(または長
さ)を有し、最大長シーケンス(あるいはm−シーケンス)と呼ばれる。如何な
る数値のiとjシーケンスは反復する)であるからシーケンス(a、)コ
は最初の1項によってその独特の特性を表示する。
第2図は4ステージを有する単独のLFSR,即ちm−sシーケンス(a、)は
レジスタの直列出力部で存コ
在するデジットを左側にクロックに合わせて移動する合いに発生する。かくして
デジットの最初の4桁である1101が、そのまま(a、)の始めの4桁となる
。
コ
c−10011であるから、フィードバックはステージ5とステージ11からモ
ジュロ−2加算器13を経由してステージ11の直列人力部に伝送されるだけで
ある。
各桁が移動して押し出されるにつれて加算器13の出力は、該加算器の真理値表
に基づいて新たなデジットを供給する。この場合L−4であるからJ−15とな
る。一定のし次数の原始多項式f (x)または等礁の9に対してJ−2CL−
1の異なったm−シーケンスが利用可能である。これらは1個の異なった最初の
状態によって規定され、それらのシーケンスは各々あい異なる最初の状況aでス
タートすることができる。これらの1個の異なったシーケンスは(aj+k)、
k−0,1−J −1によって表現される一定のシーケンス(a、)の1個の異
なコ
った位相移動(あるいはスタート点)によって規定された単一のシーケンスと見
なすことができる。位相の面でのみ異なるシーケンスは周期的に等価であると呼
ばれる。
(10011)とa=15 (1101)は8進法で表現されている。
(a、)が期間Jの任意のシーケンスであり、コ
(b、) シーケンスが以下の如く定義されると見なされコ
るならば、
(b、l −(aN、l ;全てj≧0、N−整数 (4)この場a(b、l
はシーケンス(a、)をNで除したちJ J
のと呼ばれる。Nで除したシーケンス(aNj) はJ/gcd (J、N)で
ある。それ故にJと互いに素である数Nを選択することによって、全ての10で
除されたシーケンスは原初のシーケンスと同じ期間を持つ。もし二つの数が互い
に素であるばあいには代表単位以外の公約数をもたない。ディンターリ−ピング
あるいはデマルチプレシングは裔速度信号をデマルチブレシング因数Nで除する
過程であることは重要である。
m−シーケンスに関しては除算について興味深い事実が如何に述べる定理によっ
て要約されている。それは1985から抜粋した定理群の中に含まれていたもの
である。
定理1;
(a)二つの除算シーケンス(a 、)と(aN2j)iJ
は、N1とN2とが同じ円分剰余類モジュロJに属Tる場合にのみ周期的に等価
である(即ち、1項数のいくつかにターしてはN −(2’N2)モジユロであ
る。)(b)J周期を有する全ての周期的に明確なシーケンスは(a、)を除算
する二とによって形成することかできる。
真の(即ちそれらの要素はJに対して互いに素である)円分剰余類の数はL次の
全ての原始多項式の数と等しい。
例えばJ−15の場合には、1.2.4.8は真の円分側糸類を形成し、7.1
4.13.11も定理1aを満足させるので同様な別の円分側糸類を形成する。
かくして如何なる15デジツトのm−シーケンスでも2.4、または8で除する
ことができるし、その結果生じたシーケンスは、もう一つの等価の、位相が原初
のシーケンスと同じか或は異なる、15デジツトm−シーケンスとなる。そして
また、何れの15デジツト・シーケンスてあっても7で除され、その結果生じた
シーケンスが再び1.4、或は8で除された場合には別個の周期的に等価の剰余
類(7,14,13および11)を得ることができる。
7X4−28で除するということは、28−15−13である故に13で除した
と同じ結果が生ずることに留意されたい。
かくして、第2図の例では(a、)を2で除することなり、(a、)が当初の位
置から左方向に6デジツトだけ移動した。即ち(a 2 j) −(aj+ 8
’ となる。2で除す場合に例えば除算されたシーケンスは原初のシーケンス
のデジットの第一、第三、第五、などで構成されていることに留意されたい。7
で除算した場合にも同様に除されたシーケンスは原初のシーケンスの第1、第8
、第15、等のデジットで構成される。同じ第2図から、もしそこに存在するシ
ーケンスが7によって除算された場合には(a 7 j) −10111100
0100110そして13で除された場合には、
(a13j] −110101111000100となり、両方ともe−31(
11001)の4ステージLFSRで発生させることはできるが、相異なった当
初状態、見−13(1011)と15(1101)とをそれぞれ有するものであ
り、位相の異なった同じシーケンスのもので、同じ真の剰余類に属する。
m−シーケンスの除算に関してもう一つの有用な事実が前記のGolombの著
作で次のような定理で概括されている。
第2定理;
各原始多項式f (X)において、同じ内分乗除類の如−(aN2j) となる
m−シーケンスを生ずる1息切期状態(見本で表示される)が存在する。
第2図の前述の例のL−4c−23(10011)の場合において、もし初期の
状態がa*−07(0111)に変更された場合には、結果として生ずるシーケ
ンス(a、)は01111011100100となり2.4、または8で除され
て、位相のオフセットなしに同じシーケンスを発生する。かくして、アスタリス
クを付した初期状況(a*)は:(a、)−−コ
+a、、j+ =+a4jl −+a8jl となる。モして旦−31(110
01)見本−01(0001)を有するLFSRによって発生することができる
のはfa7jl −(a13j ] −(a13jl −fallj) −00
0100110101111である。
N to 1の多重信号が、マルチプレクサ入力部においてNトリビュタリ・ラ
インでのスクランブルの結果、直列レベルでスクランブルされて高速度ライン上
に周期J、(a、) 、gcd (J、N)=1で存在すると仮定する。さらに
高速度でデスクランブルする事無しに信号iがデマルチプレクスされたと仮定す
る。最初のデマルチブレクサトリビニタリ出力部において結果として生ずる信号
は原初の第一トリビュタリ・信号入力と全く同じものであり得る。最初の入力並
びに出力トリビュタリ信号は、同じ周期Jの(a、)のN1除算シーケンス、(
aNj1コ
を用いてスクランブルされる。同様に(n−1)次のトリビュタリ出力は、(a
、 )のN除算シーケンス、コ+n
(aNj+。)、を用いてスクランブルした原初または入力トリビュタリ信号と
同様である。
(b、)を第一のトリビュタリ・ラインのスクランプル・シーケンスとすれば、
即ち、
(b、l1w(aNj)(5)
カくシて、(b、、l は高速度シーケンス(a、)を多重コJ
因数Nを用いて除したものである。定理1は、もしNが同じ円分剰余類1,2.
・・・2L−1にあるならば(a、)コ
と(b6)は周期的に等価であり、その他の周期的な局面においては相異なる。
かくしてNは2から2L−1<をは周期的に等価であり、各々が同じJ周期を有
する原始多項式に対応し、同じフィードバック係数Cを持つLFSRによって発
生されるものであるが、それぞれのLFSRの初期の状態が異なるので位相は異
なる。その他のN、(b、)、(a、)とは周期的に明確に相違がココ
あり、?45a図から第5f図にわたる表には(a、)とコ
Nが与えられている場合に(b、)を発生させるのに必コ
要なフィードバック係数Cを示している。第5図はL−3からL−8までのシー
ケンスJ周期の長さ7から155までの全てのm−シーケンスに関する、別々の
表で構成されている。各表のトップの行は全ての真の剰余類の最小の要素を列記
しており剰余類リーダーと名付けられる。これらの剰余類の他の項目はすべて剰
余類リーダーのデジットを2jで乗じて(i−1,2,・・・。
L−1として)得られるものである。全ての周期的に異なるm−シーケンスのフ
ィードバック係数Cは第5図の左端の欄に剰余類リーダー1の見いだしの下の括
弧で囲まれで8進法で表されている。これらのNで除したシーケンスのフィード
バック係数は同じ行の対応する剰余類リーダーの見出しの列にされており、それ
らの数値は多重化因数Nによって決定されるものである。例えば、もしL−6で
高速度シーケンスが(a、)がフィードバラり係数c−133とN−10を有し
ているとすれば第一のトリビュタリ・シーケンスは、N−10はうが剰余類リー
クーである真の剰余類の第2のメンバーであるのでc−103によって発生され
ることになる。もし高速度ラインシーケンスがJ−127とc−203を何して
いる場合に、Nが9.18.36.72.17.34.68の何れかであればト
リビュタリ・シーケンスはすべてc−271を有することになる。227デジツ
ト・シーケンスを2X72−144で除することは1を17で除算する結果の1
44−127と等しい二とに留意されたい。
トリビュタリ (aNj+。)の(n +1)次におけるスクランプル・シーケ
ンスは位相またはスターテング・ポイントが異なるだけで周期的には第1トリビ
ユタリ・シーケンスと等価である。即ち;
(ANj+。l −(bj+δ(n)l (6)これは、トリビュタリ・シーケ
ンスが位相オフセットnを有するNによって除された高速度ライン・シーケンス
であることを示している。そこで、もし位相オフセット(n)
δ 、n−1,2、・・・N−1が決定できるならば、残りのシーケンスのスク
ランブルに用いられる第1のトリビュタリ信号とそれを位を目を変換したシーケ
ンスをスクランブルするために(b、)を用いれば、低速度トリビコ
ユタリ或は並行信号レベルで所望の支部/デスクランブルを達成することが可能
となる。
方程式(6)は(n+1)次のトリビニタリ・シーケンスの第1の要素またはデ
ジットは第1のトリビュタリ・シーケンスの(δ(n) + 1 )次の要素、
即ちan+bδ(n)と等価であることを暗示する。我々は方程式(5)からb
δ(。)−aδ(n)Nを得た。それ故に、ここに
δnN−n modulo j (7)を得た。
ここで、がδ(1)を表わす場合に、δ”=n modul。
Jであることに留意されたい。それ故にもしくす、)が周期がJでgcd(J%
N)−1のm−シーケンス(a、)のNによって除算されたシーケンスであるな
らコ
ば、(a、 )、(a xj+。)のNによって除算されたシJ+(1
一ケンスは下記の関連性を満足させるならば(b、δ) と等価である;
J+ll
δN−1modulo j (8)
上記の関係の成立によりN個のトリビュタリm−シーケンスの相互の間に、m−
シーケンス(a%を使用して高速度ラインでスクランブルする際の等価を保つこ
とを確認するための位相オフセットδが供給される。実際に応用して操作するに
あたっては、所望する周期の長さがm−シーケンスである限り、合成した高速度
ライン・シーケンスに関する完全な知識を必要とするることはない。
そのような状況に際しては操作者は単に第1トリビユタリ・ラインのための所望
の周期長のm−シーケンス(bk] を選び、第3図に示す如くそれに続くシー
ケンスの各々の(bk)のδデジット数でオフセットして等価高速度ライン・シ
ーケンス1ak)を得ることができる。第3図において、N:1マルチプレクサ
19はトリビュタリ・ライン15の各々にスクランブル17を有している。これ
らのスクランブラの排他的論理和ゲートにモジュロ−2がライン15においてス
クランブル・シーケンスへのトリビュタリ・インテリジェンスを付加する。
スクランブルされたトリビュタリ・ラインはそこで多重化され高速度ライン20
上にスクランブルされた多重化信号を発生する。このスクランブル動作はライン
23上の高速度ライン信号のスクランブル動作と、マルチプレクサ21の出力部
においてシーケンス(ak)をaする等価のものであることを第3図の左側に示
している。
方程式(8)を満足させるδ数値はNとJの多くの数値に対応して第6図に表と
して表わされている。
高速度シーケンス(a2)とそれに対応する第1トリコ
ビュタリ・シーケンス+b 、l = (a Nj’ との関係を正コ
確に規定するためには、初期の状態または等価であるスターテング・ポイント(
a)とフィードバック係数(C)が重要である。定理2において各原始多項式に
は1.同じ円分剰余類においてNN に関して(aNlj) −(aN2jlで
ある数組のm−シーケンス(aj)を発生させる単一の初期の状態a*が存在す
る。これらの*を付した初期の状態a*は第5a−5f図の表には括弧して8進
法で、関連フィードバック係数の隣に並べである。
これにより、もし高速度スクランブル・シーケンスが初期の状態見本を有してい
るならば、第1トリビユタリ・シーケンスは対応するシーケンスに初期の状gb
*を有していることになる。例えば、もしくa、)が、フィーコ
ドパツク係数C=203a−a*−177を有するLFSRによって発生された
シーケンスであるならば、36対1のマルチプレクサのための第1トリビユタリ
書LFSRで発生したシーケンスである。このことは36対1マルチプレクサが
剰余類リーダ9の4倍のN数値を有し、それ故にトリビュタリφシーケンスはc
−271を有している(第5e図参照)ことに由来する。b*の数値は第5e図
の最初の列でフィードバック係数C−271を含む行から得られる。この例にお
けるδの数値は第6図では60てあり、これが他の全てのトリビニタリ・シーケ
ンスのスターテング・ポイントを決定する。
その他の(*を付していない)初期の状態に関してもまた、高速度とトリビュタ
リ・シーケンスとの正確な位相の関連性を決定することが可能である。(aj*
)を見本によって発生されたシーケンスであると想定する。
もし高速度シーケンスがiaj*l即ち(aj]−’ aj+に*’ にたいし
てkの位相移動またはオフセットを有する場合には第1トリビユタリ・シーケン
スは、δが方程式(8)で定義される範囲において(bj−に対してkの位相オ
フセットを有する二とになろう。
第4図は第2図のc=23 (10011) 、a−15(11010) 、J
−15のシーケンスの等価並行、または、トリビュタリ・スクランブルを表わす
ものである。
この例においてNは4である。高速度シーケンス(a、)の位相移動がa本−0
7(0111)に対してコ
3 (k−3)であり、(aj) −(aj+3*)であることに留意されたい
。N−4であることから、 (b、lが(a、)に対して周期的に等価であるこ
とが理解され、コ
第6図においてδ−4を得ることができる。それ故に第1トリビユタリ・シーケ
ンス(bj)−(aj+δに*)−(a、)となる。第2、第3、第4のトリビ
ュタリJ+12t
・シーケンスは各々、 (b、 )、 (bj+8)、コ+4
(bj+12) となる。
(a、)を基本として考えると、トリビュタリ・シーケンスは第4図に示される
如<+a、)、(aj+13)、3+9
(aj+2) (aj+6)となる。この場合には、Nが整数2の倍数であり、
トリビュタリと高速度シーケンスは位相または初期の状態が異なるだけで、類似
のものであったので第5図の数表は使用する必要がなかった。
第7図は周期長J−31の周期的に異なる6個のm−シーケンス全部とその*を
付したスターテング・ポイントを示すものである。これらのシーケンスは上に述
べたm−シーケンスの数理的特性のいくつかを明示するために用いることができ
る。例えばこれらのシーケンスを2.4.8、或は16によって除算した場合に
全く同じシーケンスが形成されることを実証することは容易である。
除算の過程において少なくとも一度は原初のシーケンスを繰り返す、即ち単一シ
ーケンスの週末点に到達する際に角を正確に回っていることが重要である。そし
てまた、第5C図から1、第1列に記載された残りの5個の周期的に異なるシー
ケンスもまた各々を除算することによっ除算されたとき第7d図のシーケンスは
(75(22))となり、もし同じシーケンスが11によって除算された場合に
は第7f図(73(35))が生ずる。別の例として5対1のマルチプレクサ出
力部の高速度コードが第7b図のC−73を有するコードであると仮定する。さ
らに第6図からδ−25である;かくして第]トリビュタリースターテング費ポ
イントは、
225= (7x3]) +8であることから、(bj+9δ*’ −(bj+
9 X25* ’ −(bj+225*’ =bj+8*となる。かくして第1
のトリビュタリ・シーケンスは第7f図のデジット8、(1001010・・・
)でスタートし、後続するトリビュタリ・シーケンスは先行するシーケンスのス
ターテング・ポイントに25を加算することによって得られる。
当発明には上記の如く等価のトリビニタリ・スクランブル/デスクランブルを実
行する多くの方法が含まれている。それらの方法の何れを実行する場合でも第一
のステップはJ周期長を有するシステム中の全ての多重化要素に対して互いに素
である特定のm−シーケンスを選定することである。全ての1と0との平均密度
を50%に維持するためには3〕より小さくないJを用いることが望ましいが、
実際にはJ−127が望ましいものであると思われる。
当発明の実施例の一つが第8図のL−5、J−31、N−6に図示された実施計
画である。これは前述のSangIloon Leeにより同時継続出願に基礎
をおくものであり、N個の異なるトリビュタリ・スクランブル・コードを発生す
るN個のしステージを有するLFSRを使用するものである。回路には6本のト
リビュタリ・インテリジェンス・ラインを持ち、そのなかの0−5までは第1ト
リビユタリ・ラインのゲート43の如き6個のスクランブル・ゲートを経由して
6対1マルチプレクサ25を接続している。6個のLFSRは各々27.29.
31.33.35.37として言及される。これらの全ては類にした回路を有し
ているが各々が相異なる位相またはスターテング・ポイントで動作するようにプ
ログラムされており、この例ではフィートノ(ツク係数c−45を6するシーケ
ンスである。LFSR27は図示される如く、上記のシーケンスを発生させるの
に必要なゲート39を通じる単一フィードバック接続を有する5段階レジスタで
構成されている。初期の条件またはデジットは5デジツト・ローデング参レジス
タ51からレジスタ53に、システムのフレーム形成バイトあるいはストローブ
と同調されたリセット・パルスの期間にインサートされる。パルスのリセット・
ラインは5個のスイッチ41を閉じることによって初期の状態をレジスタ53に
ロードする。もし第1のトリビュタリ・シーケンス全部本が*付きのスターテン
グ拳ポイント20 (10000)を有するように選択されたならばマルチプレ
クサ25の出力部の高速度ライン・シーケンス、 (a、)は第5Cコ
図で示された如くフィードバック・コードを有するシーケンスの*付きスターテ
ング・ポイントとなる。これら73 (35)と45 (20)のシーケンスは
第7f十7a図において図示されている。第6図よりδ−25はに第2から第6
のシーケンスのスターテング・ポイントは先行するトリビュタリのシーケンスの
スターテング・ポイントから5デジツトを減じて得られる。各LFSRの初期の
状態、そのローデング・レジスタ、ならびに(bj*)に対するスターテング・
ポイントが図示されている。個々のフレーム当りのデータまたはインテリジェン
ス・ビットの数はJの整数の倍乗であうとは限らないので、各フレームのLFS
Rを各々初期の状態にリセットすることが望ましい。各フレームをリセットする
ことによってスクランブル・エラーが発生した場合には損害をその1個のフレー
ムに局限することができる。
第8図のN個のLFSRに関する新規性の施る代案、即ち簡単な低速塵J−ビッ
ト・シフト・レジスタ55、しばしば単純サイクリング・レジスタまたはリング
・レジスタと呼ばれる、を用いて全ての適切に位相を合致させたトリビュタリ・
スクランブル・シーケンスを供給するのに用いられる手法が第9図に図示されて
いる。レジスタ55は左側、即ち0ステージをライン61を経由してステージ3
0の右側に接続して単一伝導フィードバック連結を形成した31−ステージのレ
ジスタ56で構成されている。そのようなレジスタをクロックと連動すると、そ
のバイナリの内容はレジスタ・ステージのリング内を連続的に循環し続ける。所
望のm−シーケンスはストレージまたはローデング・レジスタ58から、リセッ
ト・ラインによって動作されるスイッチ59を通じてレジスタ56にロードされ
る。図示されたトリビュタリ・シーケンスは、第8図に示された如く、*付きの
スターテング・ポイント、a*−20を有するフィードバック・コードを有し、
第1のトリビニタリ・シーケンスはその第一または0ステージから、図示された
如く、残りのトリビュタリ・シーケンスを26またはδデジットによってお互い
に間隔を維持するシフト・レジスタ・ステージを伴った形で取得される。第8図
で回路に関連して説明されたと同じ理由でシーケンスは各フレームに再びロード
される。このタイプの単一レジスタは、レジスタがクロックと連動されて、その
中の所望するシーケンスを連続的に循環する場合には、各々異なったタップまた
はステージで6種類のトリビュタリ・スクランブル・コードを発生する。そのよ
うなレジスタは簡素なフィードバック接続を有するのみで、第8図の具体例が示
すようにフィードバック・パスにゲートを有していない。127のような長いシ
ーケンスの使用は第8図に図示した如きN個の別々のLFSRを使用する場合に
比較して著しく多数のシフト・レジスタ・ステージを使用することにはなるが、
その中で使用する単一レジスタの正規の構造にはゲートが不要であり、接続点が
少なくて済むのでVLSIの応用においては簡易性を増す。そしてまた、単一レ
ジスタはトリビュタリ・スクランブルに接続したタップを変更するだけで異なっ
た多重化要素を収容することができるので柔軟性に於いて優れている。第8図の
個々のLFSRは、この例では発生させる特定のシーケンスのために、そのフィ
ードバック・パスにゲートを1個しか存していないが、シーケンスによっては数
個の同様なゲートが必要になるので、そのようなオプションの実施に際しては、
より複雑な回路となることに留意されたい。第9図のライン62上の高速度信号
は第8図と同様(a−1=73 (35)となる。
第10図は同じ単一リング・タイプ・シフト・レジスタ55が7対1マルチプレ
クサ81の入力部で7種類のトリビュタリ・信号を異なったシーケンスでスクラ
ンブルするために供給する方法を示している。第1のトリビュタリ・シーケンス
は第8ならび第9図の場合と同じく、45(20)である。第1のトリビニタリ
・スクランブル83は第1あるいは0のレジスタ・タップに接続されている。こ
れは高速度ライン・シーケンスが*付きシーケンスであることを確認するためで
ある。第6図からJ−31、N−7、δ−9である。かくして第2トリビユタリ
・スクランブラ85はレジスタ・タップ9に接続され、第3トリとニタリ・スク
ランブラ87はタップ18に、という風になる。第5トリビユタリ・スクランブ
ラ91は第4トリビユタリ・スクランブラ89が接続されたタップ27を9デジ
ット飛び越えたところのタップ5に接続されていることに留意されたい。第5C
図から、もしトリビュタリ・シーケンスがフィードバック・コード45を有しN
−7の場合には高速度コードはフィードバック・コード67を有し*付きの初期
の状態35であることが解る。
もしJ−ビットm−シーケンスが第9図と第10図の55に示す如くJ−ビット
・レジスタにロードされるならば11位相を移動されて異なるものとなったシー
ケンスのJはすべてそのタップから取得することができる。
第11図は単一リングタイプ・J−ビット・シフト・レジスタをクロスポイント
・スイッチと1個の種々の異なった多重化要素に切り替えができるマルチプレク
サと連動させて、全てのNの数値に関して適切なスクランブル・コードが供給で
きる。可変−N値マルチプレクサを構成することが可能である。第11図に於い
てJ−ビット・シフト・レジスタ55は以前の数値と同様で、同じ31ビツトの
コード(45(20))をローデング・レジスタ内に有する。可変−Nマルチプ
レクサ97は制御回路103により導線101を経由してN−2,4,8,3,
6でプログラムすることが可能である。レジスタ55の第1ステージは図示の如
く第1トリビユタリ・スクランブラ105に配線されており、他の7個のスクラ
ンブラ107も、回路103に接続され制御されているクロスポイント・スイッ
チ99の出力部に接続されている。スイッチ99はレジスタ55の番号を割り当
てられているタップに11の入力部接続が行われている。これらのタップは、上
記のNのプログラムされた数値のすべてにたいして必要なシーケンスを供給でき
るように前もって定められている。もしNが8以下である場合にはトリビュタリ
・ラインとスクランブラの幾つかがアイドルの状態となる。例えば、もしN−2
、δ−16とすればレジスタ55のタップ16はスイッチ99を通じて第2トリ
ビユタリ信号を受信するスクランブラ107に接続され、最初のトリとニタリ信
号は常にトリビュタリ・ラインOに印加される。もし、N−4、δ−8であれば
、スイッチ99がレジスタ・タップ8.16.24を第2、第3、第4のトリビ
ュタリ・人力を受信する3個のトリビュタリ・スクランブラ107に接続するこ
とになる。
自回路は制御回路103を修正し、スイッチ99に追加のシフトレジスタ・タッ
プを接続することによってN−7を処理することが出来るように調整することが
可能である。さらに多くの接続を行なうためにはスイッチ99を改造することが
必要である。
多段マルチプレックス動作が行われる場合も有り得る。
NhとNlをそれぞれ高速度ならびに低速度と仮定する。
第12図はそのような2段方式でN1−3とNh −4のものを示す。その場合
には、高速度ラインを1個の単一高速度4対1マルチプレクサ113に印加する
4個の3対1の定速マルチプレクサ111が形成される。マルチプレクサ111
の各々に印加される3本のラインはnl−0,1,2とラベル付され、マルチプ
レクサ113の入力部の4本のラインはnh =o、1% 2.3とそれぞれラ
ベル付される。NhおよびNlはJに対して互いに素であらねばならず、この例
の場合にはまたも31となる。第12図の回路は、NI XNhの積によって決
定されるN数値を有しており、この例では12である。かくして第6図からN−
12ならびにJ−31の場合にδ−13である。低速度スクランブル・ケーシン
グの場合の位相の関連性の確認については注意が必要である。もしくbj)がレ
ジスタ・タップO力1らトリビニタリ・スクランブラ115に印加される最初の
トリビュタリ・シーケンスであるとすれば、トリとニタリ・スクランブラ115
に印加される第(nH+1)次の低速度マルチプレクサの第(nh+1)次のト
リビュタリにおけるシーケンスは(bj + (nh +nl xNb)δ)と
なる。ツレ故に、最初の低速度マルチプレクサ、nh−o1n!−1並びにNh
−4、に接続された第2トリとニタリ・スクランブラ117の場合には必要なス
クランブル・シーケンスは(bj+52−31 ) = (bj÷21)である
。このようにしてスクランブラ117はレジスタ・タップ21に接続される。残
りのスクランブラ・タップ接続も上記の方程式で得ることが8来る。例えば最終
トリビュタリ・スクランブラ119はnl =2. nh −3,Nh −4で
ある故1こ、 (bj+(3+8)131− (bj+143 ] −(bj+
143−(31X3)) −(bj+19)である。第12図の他のタップの数
値もすべてこの方法で計算されてタップからトリビュタリ・スクランブラへの接
続線上に表示されている。
本発明のうちで主としてマルチプレクサに関連する事項の説明をここで行ったが
、本発明はデマルチプレクサにも同様に適用されるものであり、ここに述べられ
たマルチプレクサ・回路は信号の流れの方向を逆にするだけで事実上のデマルチ
プレクサであると見なすことができる。
本発明はフレーム同期方式に対して適用するものであって、スクランブルがデー
タ依存型である自己同調方式には適用しない。
本発明は図示実施例で記述を行ったが関連技術に精通している関係者にとっては
本発明を厳密に応用せずとも変型動作を行うことはしばしば起こり得ることであ
る。
したがって本発明は該特許請求の範囲の項目の範囲内にとどめることにする。
FIG、5A FIG、5B
FIG、5CFIG、5D
し=5. J=31 L=6. J=63FIG、5
0、口00.+0.・口、+、−・−・口、+・++拳、−090,+0.―1
.++18.−■1口9.+++、・口1.11.2口111.0.−0.1.
90.−一0080.−元一一、−000口、−600,++、、+、+、−0
―、−−−−−9口、+−+1口l++0口9006.+0口、+++−―、0
.1.−6+、−0,+001.−010601.−〇o++90.+++9−
.+、+、+8口、+09001口11.++9口、09010.−: ++、
−−エ+1ロ、−+、−□−0+−0,―、□−0.ロー−−−−−−elマ0
口、+10.+、−90,+00.−+100.+、−0+00.+0口009
000ロl+l+1+口、+、+90.ロ60.+、+0口□+0000.―3
10060.−001960.−〜.−10000.+―1.+11.+ロ10
00.+0ロ、+00011口、+1.+、+−〇−−争−・−+――−一一+
+昏−ロー−―・・−・口・++++−e+l++彎−+−―ロロユー、+、+
016ロ+、+++++ −、−−−−−−−0−0−01000000口(0
−−、−−−−−−―、−−−−−、口911.++2口、++0.+、―1.
−0060口N −一〇、−−一一、−8−ゆ工、―−−−−−−1―、−−−
−−0口、−−−−1,ロー、−100,10,−1++0.+0口、−・1+
□口、+、+508ロ116109.−〜0ロ0011.+、−1,+、+、―
、・10.+、―、+00018口+++++、0ニー−・呻・−−−−1−・
−e−ロ・−−−−−一ロ・−・φ−・ロー中−一一一一10、−05006.
+−0,++10.ロ、+200.+ロ9660.+、−□0101.ロー、口
0.+0.1.−0.++0.+−2,+、+、+―100.+10口9000
000口(+J−〇、−0.+10口、+、+0.+−6+++009口、+1
9.+、―、+0900.−9 7ミ ; ミ −:
浄書(内容に変更なし)
浄書(内容に変更なし)
FIG、12
手続補正書動式)
1、事件の表示
PCT/US 88100830
2、発明の名称
低速度のクロックによる高速度のスクランブル3、補正をする者
事件との関係 特許出願人
ベル、コミユニケーションズ、リサーチ、インコーホレーテッド
4、代 理 人(郵便番号100)
平成1年9月20日
(発送日 平成1年10月3日)
6、補正の対象
特許法第184条の5第1項の規定による書面の出願人p欄委任状、明細書及び
請求の範囲の蓼訳文、図面翻訳文(Fig、89.10”; 11)
7、補正の内容
(1)別紙の通り
(2)明細書及び請求の範囲の翻訳文の浄書ン(内容に変更なし)国際調査報告
1+ljH+jll@+1−^−sb++、s内y*、’PCTルsaミ/1.
二L’εjで】。
Claims (8)
- 1.多重化ディジタル通信方式で以下のものを有するもの; トリビュタリ・信号を高速度ラインにインターリーブし、或は該高速度信号をデ インターリーブするために使用されるフレーム同調方式を採る単数または複数の 多重回路、 上記の方式が所望する該高速度ライン周波長Jビットのスクランプルシーケンス {aj}を等価で同じ周波長Jビットを有し、前述のトリビュタリ・信号を各々 の多重回路に於いてトリビュタリ・スクランプル・シーケンス{bj}、{bj +δ}−−−{bj+nδ}を正確に選択し位相を合致させて取得し、多重化さ れるラインの数NとJとが互いに素であるように選択を行う手段で構成された方 式、 上記のシーケンス{bj}が第1トリビュタリ・スクランブル/デスクランプル ・シーケンスであり、Nによって除算された{aj}即ち{aNj}と等しく、 そこにおけるδは各接続の、N−1、モジュロJのトリビュタリ・シーケンスの 位相オフセットであるもの、N−2i、i−1、2…L1、の場合に{bj}は 周期的に{aj}と等価であり、周期の面でNの他の数値とはあい異なるもの。
- 2.請求項1の方式で{aj}が*付きのスターテング・ポイント{3*}を有 しており、それ故に該シーケンスの*付きスターテング・ポイント{b*}を有 する方式、
- 3.請求項1の方式で{aj}がその*付きスターテング・ポイントからkデジ ット分だけオフセットされており、それによって{bj}はそのシーケンスの* 付きスターテング・ポイントからk×δだけオフセットされる。
- 4.請求項1の方式で、そのなかの多重化回路における上記の全てのスクランプ ル/デスクランプルシーケンスのソースが単一のJ−ステージ・リング・タイプ ・シフト・レジスタで、その中を前記のJビットのm−シーケンス{bj}が常 時循環し、それによ?てJ数のあい異なる周期的に等価のシーケンスが該レジス タのJ数個のタップに接続することで取得され得るもの。
- 5.フレーム同期多重ディジタル通信方式に於いて、所望するJ周期長のm−シ ーケンスが、存在する高速度信号をスクランプルするために選択され、その中の 多重化要素Nの全てがJに対して互いに素である方式で以下のものを有するもの 、 トリビュタリ・信号が印加される単数或は複数のマルチプレクサと。トリビュタ リ・信号が取り出される単数或は複数のデマルチプレクサで、それらのマルチプ レクサならびにデマルチプレクサが該トリピュタリ・信号をJ周期長であい異な る等価のm−シーケンスを用いてスクランプル/デスクランプルをするもので等 価のm−シーケンスが周期的に等価のもの、 上記の手段が、ビットm−シーケンスがその中を常時循環する単一のJ−ステー ジ・リング・タイプ・シフト・レジスタで構成されており、最後に指名されたシ ーケンスが該所望高速度シーケンスをN数値によって除算されたもの、 それによってN個のあい異なる周期的に等価のトリビュタリ・スクランプル・シ ーケンスが前述の単一シフト・レジスタのN個の異なるタップから上記のトリビ ュタリ・信号のスクランプル/デスクランプルに使用するために取得できるもの 。
- 6.請求項5の方式で、N個の周期的に等価のトリビュタリ・スクランプル・シ ーケンスの全てが互いにδビット分の位相オフセットを有するもので、δN−1 モジュロJであるもの。
- 7.時分割多重ディジタル伝送方式のための可変N数マルチプレクサで以下のも のを有するもの;可変Nビットインターリーバで、それに複数のトリビュタリ・ ラインが接続されたもので、該ラインの各々がスクランブラを備えたもの、 単一のJ−ステージ・リングタイプ・シフト・レジスタで、その中をJ−ビット のm−シーケンスが循環しているもので、その中のJと各々のNの数値が互いに 素となるように選択されるもの、 該レジスタの第1ステージが該第1トリビュタリ・ラインのスクランブラと接続 されたもので該レジスタの他のステージの複数の該トリビュタリ・ラインの該ス クランブラの残りのユニットに、該ビット・インターリーバがセットされ得るあ い異なったN数値を有する種々のスクランプル・シーケンスを選択するようにプ ログラムされたスイッチを経由して接続しているもの。
- 8.ディジタル伝送方式のための多重ステージマルチプレクサ方式で以下のもの を有するもの;Nh個の低速度マルチプレクサでN1個のトリビュタリ・ライン (n1−0、−−−N1−がそれに接続し、該低速度マルチプレクサからのNh 数の高速度信号(nh−0、−−−、Nh−1)を多重化する単一のNh対1高 速度マルチプレクサ、 上記の等価スクランプル・シーケンスはすべて、m−シーケンスが循環する単一 のJ−ビットリングタイプ・シフト・レジスタから得られるもので、前述のレジ スタは0からJ−1の番号のタップを有し、その0のタップは第1のトリビュタ リ・ラインn1−0にスクランプル・シーケンス{bj}をnh−0は低速度マ ルチプレクサに供給しており、 該低速度マルチプレクサのトリビュタリ・ラインの残余のタップ接続は数値的に nh+(nl×Nh)δと等しく、この場合のδはJとNh×N1とから決定さ れる。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/059,788 US4755987A (en) | 1987-06-05 | 1987-06-05 | High speed scrambling at lower clock speeds |
| US059,788 | 1987-06-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02500399A true JPH02500399A (ja) | 1990-02-08 |
Family
ID=22025219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63506375A Pending JPH02500399A (ja) | 1987-06-05 | 1988-03-03 | 低速度のクロックによる高速度のスクランブル |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4755987A (ja) |
| EP (1) | EP0318581A1 (ja) |
| JP (1) | JPH02500399A (ja) |
| CA (1) | CA1283229C (ja) |
| WO (1) | WO1988010036A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809295A (en) * | 1987-04-20 | 1989-02-28 | Unisys Corporation | Code lengthening system |
| US5280497A (en) * | 1989-05-22 | 1994-01-18 | Gutman Levitan | Communicating on wandering channels |
| US5060265A (en) * | 1990-07-23 | 1991-10-22 | Motorola, Inc. | Method of protecting a linear feedback shift register (LFSR) output signal |
| US5216714A (en) * | 1991-12-13 | 1993-06-01 | 3Com Corporation | Method and apparatus for controlling the spectral content of a data stream |
| KR940009843B1 (ko) * | 1992-02-07 | 1994-10-17 | 이병기 | 병렬 스크램블링 시스템 |
| US5438571A (en) * | 1992-11-06 | 1995-08-01 | Hewlett-Packard Company | High speed data transfer over twisted pair cabling |
| US5550836A (en) * | 1992-11-06 | 1996-08-27 | Hewlett-Packard Company | High speed data transfer over twisted pair cabling |
| US5355415A (en) * | 1993-03-15 | 1994-10-11 | Byeong Gi Lee | Parallel distributed sample scrambling system |
| FR2712444B1 (fr) * | 1993-11-10 | 1995-12-29 | Alcatel Mobile Comm France | Procédé de construction d'un code d'étalement associé à un utilisateur d'un système de transmission numérique à accès multiple par répartition par codes et à séquence directe, et procédé correspondant de génération d'un tableau. |
| US5745522A (en) * | 1995-11-09 | 1998-04-28 | General Instrument Corporation Of Delaware | Randomizer for byte-wise scrambling of data |
| US6339645B2 (en) * | 1998-03-06 | 2002-01-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Pseudo-random sequence generator and associated method |
| FI982203A7 (fi) * | 1998-10-09 | 2000-04-10 | Nokia Networks Oy | Menetelmä ja generaattori generoida CDMA-radiojärjestelmän ortogonaalinen hajotuskoodi |
| US6741636B1 (en) * | 2000-06-27 | 2004-05-25 | Lockheed Martin Corporation | System and method for converting data into a noise-like waveform |
| AU2001284723A1 (en) | 2000-08-03 | 2002-02-18 | Morphics Technology, Inc. | Dynamically reconfigurable universal transmitter system |
| EP1267507B1 (en) * | 2001-06-15 | 2005-02-02 | Lucent Technologies Inc. | A method and apparatus for transmitting and receiving multiplex tributary signals |
| US8071133B2 (en) * | 2001-08-20 | 2011-12-06 | Stiefel Laboratories, Inc. | Oral dosage forms of water insoluble drugs and methods of making the same |
| US20040091106A1 (en) * | 2002-11-07 | 2004-05-13 | Moore Frank H. | Scrambling of data streams having arbitrary data path widths |
| DE602004014109D1 (de) * | 2003-03-03 | 2008-07-10 | Matsushita Electric Industrial Co Ltd | Verfahren und vorrichtungen zur verringerung von diskreten leistungsspektraldichtekomponenten von in breitband-kommunikationssystemen übertragenen signalen |
| WO2006048703A1 (en) * | 2004-11-05 | 2006-05-11 | Synaptic Laboratories Limited | Process of and apparatus for encoding a signal |
| FR2881957B1 (fr) * | 2005-02-16 | 2008-08-08 | Solvay | Comprimes comprenant une substance biologiquement active et un excipient |
| US7606289B2 (en) * | 2005-07-29 | 2009-10-20 | Lockheed Martin Corporation | Overlaying digital signals on analog wireless communication signals |
| US7949134B2 (en) * | 2007-08-01 | 2011-05-24 | Force 10 Networks, Inc. | Multiplexed multilane hybrid scrambled transmission coding |
| CN101997570B (zh) * | 2009-08-12 | 2014-04-30 | 中兴通讯股份有限公司 | 生成扰码的方法及装置 |
| CN114598416B (zh) * | 2020-12-04 | 2024-11-15 | 华为技术有限公司 | 加扰方法、解扰方法、加扰电路及解扰电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3025350A (en) * | 1957-06-05 | 1962-03-13 | Herbert G Lindner | Security communication system |
| US3634765A (en) * | 1970-02-09 | 1972-01-11 | Itt | System to provide an impulse autocorrelation function upon linear addition of a plurality of multidigit code signals having cooperating autocorrelation functions including amplitude control of the digits of one or more of said code signals |
| US4134071A (en) * | 1971-07-19 | 1979-01-09 | Licentia Patent-Verwaltungs-G.M.B.H. | SSMA Data transmission system |
| CA1220259A (en) * | 1982-05-11 | 1987-04-07 | Edward J. Weldon, Jr. | Integrated scrambler-encoder using pn sequence generator |
| NL8501738A (nl) * | 1985-06-17 | 1987-01-16 | Philips Nv | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. |
| NL8501737A (nl) * | 1985-06-17 | 1987-01-16 | At & T & Philips Telecomm | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. |
| EP0232043A3 (en) * | 1986-02-07 | 1989-05-10 | Nortel Networks Corporation | Scrambling data signals |
-
1987
- 1987-06-05 US US07/059,788 patent/US4755987A/en not_active Expired - Lifetime
-
1988
- 1988-03-03 JP JP63506375A patent/JPH02500399A/ja active Pending
- 1988-03-03 EP EP88906650A patent/EP0318581A1/en not_active Ceased
- 1988-03-03 WO PCT/US1988/000830 patent/WO1988010036A1/en not_active Ceased
- 1988-06-03 CA CA000568576A patent/CA1283229C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1988010036A1 (en) | 1988-12-15 |
| US4755987A (en) | 1988-07-05 |
| EP0318581A1 (en) | 1989-06-07 |
| CA1283229C (en) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755987A (en) | High speed scrambling at lower clock speeds | |
| JP3024702B2 (ja) | ダイナミックフィードバックスクランブル技術キーストリーム発生装置 | |
| US4965881A (en) | Linear feedback shift registers for data scrambling | |
| US5745522A (en) | Randomizer for byte-wise scrambling of data | |
| US6072873A (en) | Digital video broadcasting | |
| US3691472A (en) | Arrangement for the generation of pulses appearing as pseudo-random numbers | |
| JP2612397B2 (ja) | 並列スクランブルシステム | |
| US3911330A (en) | Nonlinear nonsingular feedback shift registers | |
| CA1225710A (en) | Self-synchronizing scrambler | |
| Choi | Report: parallel scrambling techniques for digital multiplexers | |
| Chambers | Clock-controlled shift registers in binary sequence generators | |
| US5237615A (en) | Multiple independent binary bit stream generator | |
| CA2525541C (en) | Method for generating pseudo-random sequence | |
| US4181816A (en) | Devices for combining random sequences, using one or more switching operations | |
| JP4675721B2 (ja) | パラレルプリコーダ回路 | |
| JPH04250713A (ja) | M系列生成回路 | |
| EP1701497A1 (en) | Method and system for data scrambling and descrambling | |
| Kim et al. | Parallel scrambling techniques for multibit-interleaved multiplexing environments | |
| KR0175401B1 (ko) | 동기 전송 모튤 레벨1 프레임 병렬 스크램블러 | |
| RU2127024C1 (ru) | Блок шифрования | |
| JP3701782B2 (ja) | 符号発生装置 | |
| KR0169788B1 (ko) | 스크램블러 | |
| JP3017203B1 (ja) | 2進10進変換回路及びその方法 | |
| JPH01213042A (ja) | 多重化方式 | |
| JPH04317229A (ja) | スクランブル方式 |