JPH02504681A - 暗号装置キーの安全取扱システム及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 暗号装置キーの安全取扱システム この発明は暗号化及び復号化動作に使用されるキーの取扱方法及びシステムに関 する。

背景技術 金融業に使用されるようなテラ一端末機に対しＡｄｖａｎｃｅｄ　Ｍｉｃｒｏ　 Ｄｅｖｉｃｅｄ社製のＡＭＤ　９５８８チツプのような標準暗号装置チップを使 用することは知られている。

そのような暗号装置チップはテラ一端末機の使用に関する個人又は金融データの 送信に使用される。

金融装置に暗号装置チップを使用する際の問題の１つは安全な方法でチップの暗 号装置キーを維持するのが困難だということである。従って、端末機のアプリケ ーション・ソフトウェアの無権限使用者又は無権限アクセス者（デバッガ）がキ ーをコンブロマイズ（無権限調整）することができる。

発明の開示 この発明の目的は、システムに設置された暗号キーを安全に維持するシステム及 び方法を提供することである。

従って、この発明によると、それはインストラクションを実行するプロセッサと 第１のバスによってホスト・ターミナルに接続されたデータを暗号化及び復号化 する暗号化モジュールとを含むホスト・ターミナルを有する暗号化及び復号化動 作に使用するキーを取扱うシステムであって、前記暗号化モジュールはデータを 暗号化及び復号化するデータ暗号化チップ（６４）と、キーを記憶する記憶手段 と、前記キーを前記暗号化チップに転送するため前記記憶手段を前記データ暗号 化チップに接続する第２のバスと、前記第２のバスを前記第１のバスに接続する インタフェース手段とを含み、前記プロセッサは前記キーを前記記憶手段に設置 するに有効であり、前記インタフェース手段は前記キーが前記プロセッサにより 前記記憶手段に設置された後前記第２のバスに現われるべきときはいつでも前記 キーをアクセスすることに関し前記第２のバスを前記第１のバスから遮断するよ うにした暗号化／復号化動作に使用するキーの取扱システムを提供する。

この発明の他の面によると、それは暗号化チップに使用するための暗号化キーを 安全に維持する方法であって、前記暗号化チップについて使用される少くとも１ つのキーを記憶する記憶手段を設け、前記記憶手段の所定の領域に前記キーを書 込むようプロセッサからのインストラクションを使用し、前記記憶手段を前記暗 号化チップに接続するバスを設け、前記バスと前記プロセッサとの間にシステム ・インタフェースを設け、前記記憶手段の前記所定の領域から前記暗号化チップ に前記キーを転送するべく前記プロセッサからのインストラクションを使用し、 前記システム・インタフェースを使用して前記工程（′ｂ）の発生後前記キーを アクセスすることに関し前記バスを前記プロセッサから遮断する各工程を含む暗 号化キーの安全維持方法を提供する。

図面の簡単な説明 次に、下記添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図は、そこに暗号化／復号化モジュールが含まれているこの発明によるシス テムの全体的略図である。

第２Ａ図及び第２Ｂ図は、第１図に示す暗号化／復号化モジュールの詳細を示す 図である。

第３図は、第２Ａ図のスタティックＲＡＭ又はＳＲＡＭの組織を示す図である。

第４図は、ＳＲＡＭから特定のデータ・バイトをアクセスするために使用される アドレス・ビットを示す図である。

第５図は、第２Ｂ図の暗号化チップのマスク・ボートに転送されるデータの転送 方式を示す図である。

第６図は、第２Ａ図のアドレス及び双方向マルチプレクサの詳細を示す図である 。

第７図は、第２Ｂ図の暗号化チップに関する各種選択条件を示す図である。

第８図は、第２Ａ図に示すシステム・インタフェースの回路図である。

第９図は、“キー暗号化キ一方式”に関するキーを示す図である。

第１０図は、“キー暗号化キ一方式”に関するキーの関係を示す図である。

第１１図は、第２Ｂ図の暗号化チップに関するタイミング関係を示すタイミング 図である。

発明を実施するための最良の形態 第１図はこの発明によるシステムｌＯの回路図である。システムｌＯは暗号化／ 復号化モジュール（Ｅ／Ｄモジュール）１２とホストＣＰＵ１６を含む関連ター ミナル１４とを含む。システム１０は、又システム１０には必ずしも組入れる必 要がない中央コンピュータ１８を含む。

ターミナル１４は、例えば安全データを処理する金融ターミナルでよい。この場 合、安全データは、例えば金融バランス又は個人ローン・データなどである。

ターミナル１４は点線の長方形２０の中に示した成分を含む。中央コンピュータ １８は点線２２内に示した成分を含む。

ターミナル１４は従来の機能を達成するため、ＲＯＭ２４、ＲＡＭ２６．キーボ ード（ＫＢ）２８．ディスプレイ３０．ホストＣＰＵ１６及びインタフェース・ ロジック３２を含む。ターミナル１４は、又主バス３８に接続されているハード ・ディスク・インタフェース（１／Ｆ）３６と通信インタフェース（１／Ｆ）３ ４とを含む。主バス３８はホストＣＰＵ１６及びＥ／Ｄモジュール１２に接続さ れる。ターミナル１４の動作を制御するプログラム又はソフトウェアは従来同様 ＲＯＭ２４又はＲＡＭ２６に記憶されている。

中央コンビエータ１８は従来通りに機能しうるようＲＯＭ４０．ＲＡＭ４２．キ ーボード（ＫＢ）４４゜ディスプレイ４６．ＣＰＵ４８及びインタフェース・ロ ジック５０を含む。中央コンビエータ１８は、又バス５６によって通信インタフ ェース３４及びＣＰＵ４８に接続されているハード・ディスク・インタフェース （Ｉ／Ｆ）５４及び通信インタフェース（１／Ｆ）５２を有する。中央コンピユ ータ１８の動作を制御するソフトウェア又はプログラムは従来通りである。

Ｅ／Ｄモジュール１２の典型的な使用として、そのターミナル１４がそれに接続 されているディスク５８に記憶されている合計をアップデートするに必要である 。これら合計が暗号形でディスク５８に記憶されていると、ターミナル１４はそ の合計をアクセスしてＥ／Ｄモジュール１２に送り、デコードしてターミナル１ ４に戻す。ターミナル１４が合計の処理を終了した後、ターミナル１４に関する ソフトウェア又はアプリケーション・プログラムは、変更した合計をディスク５ ８に戻す前に暗号化することを要求する。そのため、ターミナル１４は変更デー タ（合計）をディスク５８に戻す前に暗号化のためにＥ／Ｄモジュール１２に送 る。

Ｅ／Ｄモジュール１２に使用される特定の暗号化キーはターミナル１４のあると ころの管理者が毎日ロードする。システム１０にはターミナル１４のようなター ミナルが複数あるかもしれないが、ここではその１つを示す。暗号化キー又は複 数のキーは先行技術で設定された後ターミナル１４に残るとすると、システムの 無権限使用者が前述の各種“デバッギングルーチンを使用し“Ｃそのキーを取得 しようと試みるであろう。

もし管理者が開始ルーチンと共に暗号化キーを毎日設定しなければならないと、 それを無権限に取得しようとしたときには、キーはシステム１０外に記憶されて いることになる。

前述の従来技術に比べ、ひとたび暗号化キーをＥ／Ｄモジュール１２に設定する と、それをターミナル１４にアクセスすることはできず、どのようなデバッキン グ・ルーチンを使用しても取得することはできなくなる。

第１図のＥ／Ｄモジュール１２は第２Ａ図及び第２Ｂ図で詳細に述べる。この実 施例の特徴の１つは暗号化キーが電池６２に支援されたスタテイツＲＡＭ又はＳ ＲＡＭ６０に記憶されているということである。暗号化キーがＳＲＡＭ６０に書 込まれた後、暗号化キーは、例えば電源故障が生じた後、又は毎日ＳＲＡＭに保 持される。ＳＲＡＭ６０は通常読出／書込装置であるが、Ｅ／ＤモジュールＩ２ に使用された場合、現実にはホストＣＰＵ１６に関する限り書込専用ＲＡＭであ る。これは、ホストＣＰｔＪ１６によってランされるデバッキング・ソフトウェ アか又はソフトウェアの無権限使用によってＳＲＡＭ１６からくるデータを決し て見ることができないということである。繰返すと、ひとたび暗号化キーがＳＲ ＡＭ６０に設定されると、ＳＲＡＭ６０はホストＣＰＵ１６に関する限り書込専 用ＲＡＭとなる。

第２Ａ図及び第２Ｂ図のＥ／Ｄモジュール１２の全体的説明を続けると、この実 施例で使用するために選択された特定の暗号化チップ（６４で示す）は、例えば Ａｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉｃｅｓ社のＡ　Ｍ　Ｄ　９５６８でよ い。暗号化チップ６４は市販され、Ｎａｔｉｏｎａｌ　Ｂｕｒｅａｕ　ｏｆＳｔ ａｎｄａｒｄｓ　−Ｄａｔａ　Ｅｎｃｒｙｐｔｉｏｎ　Ｓｃｈｅｍｅ　（ＮＢＳ −ＤＢＳ）を実行することができる。

暗号化チップ６４は３つの分離されたポート、補助ポー）　（Ａｕｘ　Ｐｏｒｔ ）　６６とマスタ・ポート６８とスレーブ・ポート７０とを有する。補助ポート ６６はすべてのマスク及び作業暗号化／復号化キーの挿入に用Ｌ）られる。マス タ・ポート６８は作業キー（後述するある状況で）、コマンド、データ、モード ・コマンドの挿入と、データ及びステータスの読出しに使用される。

スレーブ・ポート７０は普通性の装置のインタフェースとして使用されるが、こ の実施例ではクリヤ・テキスト・キーをＳＲＡＭ６０に戻すのに使用される。

暗号化チップ６４　（チップ６４）は後述する特殊化された状況下の場合を除き 普通の方法で使用される。

チップ６４はモード・レジスタ７２と、モード・ステータス・レジスタ７４と、 コマンド・レジスタ７６と、コマンド・ステータス・レジスタ７８と、マスク・ キー・レジスタ８０と、暗号キー・レジスタ８２と、復号キー・レジスタ８４と 、出力レジスタ９０と、イニシャライゼーション・ベクトル（１，Ｖ、）暗号キ ー・レジスタ９２と、１．　Ｖ、復号キー・レジスタ９４とを含む。

まず、暗号化チップ６４の動作について説明する。

状況を簡単にするため、暗号化／復号化（Ｅ／Ｄ）キーがターミナル１４のＲＡ Ｍ２６にクリヤ・テキストとして記憶されるものと仮定する。又、ターミナル１ ４によって供給されるデータがＥ／Ｄモジュール】２によって暗号化されるもの と仮定する。ターミナル１４はそのアプリケーション・プログラムを通して補助 ポート６６を介して暗号キー・レジスタ８２にクリヤ・テキスト・キーをロード する。その後、暗号化されるデータはマスク・ポート６８を介して入力レジスタ ９０にロードされる。暗号化キー６４は暗号キー・レジスタ８２からＥ／Ｄクリ ヤ・テキスト・キーと、入力レジスタ９０からデータとをとり、アルゴリズム・ ユニット８８のデータを暗号化する。暗号化されたデータは出力レジスタ８６を 介してターミナル１４に転送される。この実施例では、ターミナル１４は、例え ばオペレーション・プラットホームとしてパソコンを含むことができ、ホストＣ ＰＵ１６とＥ／Ｄモジュール１２との間のデータ転送をＩ１０書込又はコマンド として処理することができる。

この実施例の特徴はユーザが希望する特定の秘密レベルを選択することができる ことである。この実施例では、下記のような３つの秘密レベルを得ることができ る。

１、　暗号装置のみ ４　安全キーの記憶 ３、　安全キーの暗号化動作 第１の安全レベルでは、暗号装置又は暗号化チップ６４のみが使用できる。この レベルは上記で暗号化チップ６４の簡単な使用の説明ですでに説明した。このレ ベルでは、ユーザ次第でユーザ自身の安全レベルを与えることができる。

第２の安全レベルは将来の使用のため、Ｅ／Ｄ及びマスク・キーをＳＲＡＭ６０ に記憶することができる。

前述のように、ひとたび、キーがＳＲＡＭ６０に書込まれると、無権限に見るこ と及びアクセスすることができない。

第３の安全レベルは１つのキーと他のキーを復号化する処理を可能とする。以下 、第２及び第３の安全レベルをＳＲＡＭ６０及びシステムｌＯの他の面の組織に より説明する。

第３図はＳＲＡＭ６０の異なる領域とそれらの１６進アドレスとを示す。その領 域はマスク・キー領域６〇−１と作業キー領域６０−２と１．　Ｖ、領域又は汎 用領域６０−３とを含む。この実施例において、マスク・キー領域６０−１は各 データ・ブロックが８バイトから成る３２ブロツクを含む。各ブロックは８バイ ト長のキーを含む。キーの各バイトはパリティ・ビットを含み、各マスク・キー は５６ビツト長であり、その８データ・バイトに８パリテイ・ビットを含む。当 然、特定の応用により、他のキー長さを用いてもよい。作業キー領域６０−２は ９６データ・ブロックを含む。この領域６０−２はすでに説明したように組織さ れた９６キーを記憶することができる。最後に、領域６０−３は８９６データ・ ブロックを記憶することができ、各ブロックは８バイトを含む。

ホストＣＰｔ）１６がＳＲＡＭ６０をアドレスするとき、そのソフトウェアはバ ス３８及び安全バス９８を介してキ一番号を取出しキ一番号ラッチ９６（第２Ａ 図）に挿入する。システム・インタフェース１００（後述する）は安全バスをシ ステム・バス３８に接続又は遮断することに使用される。キ一番号ラッチ９６は ローカル・バス３ｇ−１（第２Ａ図）に接続される。

ラッチ９６は１つの８ビツト・ラッチと２ビツト・ラッチ（図に示していない） とから成り、８ビツト・アドレスが８ビツト・ラッチに、高位２ビツトが２ビツ ト・ラッチに記憶される。

キ一番号はＳＲＡＭ６０からのバイトをアクセスするに必要な１３ビツトの１０ ビツトを含む。キ一番号（１０アドレス・ビット）はＳＲＡＭ６０の特定のブロ ックを指定する（第４図）。又、１３ビツト・アドレスの最後の３ビツトはター ミナル１４から出力された組合せビットであり、ＡＯ，Ａ１．Ａ２　（第４図） で示す。これら組合ビットＡＯ，Ａ１．Ａ２はバイナリ・カウンタの出力とみな され、８つの異なる出力を得、ＳＲＡＭ６０のブロック内の特定の８データ・バ イトの１つを選択する。

ＳＲＡＭ６０はＳＲＡＭコントロール１０２　（第２Ａ図）と示した従来のコン トロールを有する。Ｓ　ＲＡＭコントロール１０２は通常のセレクト（ＲＡＭセ ル）、読出（ＲＡＭリード）及び前述の組合ビットＡＯ，ＡＩ。

Ａ２に加えバス９８−１を介して供給される書込（ＲＡＭライト）入力を有する 。ひとたびデータをＳＲＡＭ６０に記憶すると、電源が切れても電池６２に支援 されるのでそのまま残る。特定のキーがＳＲＡＭ６０から引出され、暗号化チッ プ６４に送られる場合、それは８つの別々のサイクルで行われ、８ビツト・バイ トの各ビットが各サイクルで送られる。

次に、特定の暗号化チップ６４の詳細を説明する。

ＡＭＤ９５６８チップ６４を使用するとき、チップに対する続出／書込動作につ いて特別な面がある。ホストＣＰＵ１６からのＩ１０書込中、２つの動作サイク ルを行う。

最初のサイクルでは、ホストＣＰＵ１６はアドレスされる特定の要素のアドレス をバス９８に出力し、第２のサイクルでは、転送されるデータをバス９８に出力 する。

Ｅ／Ｄモジュール１２は第２Ａ図及び第６図に示すアドレス及び双方向データ・ マルチプレクサ回路（ＭＵＸ回路１０４）を有する。ＭＵＸ回路１０４はマスタ ・ボート６８のアドレスに使用される。この特別な面はマスク・ボート６８に行 くバス９８−３の６データ・ラインＤ７〜Ｄ３．Ｄｏがあり、補助ボート６６に 行くバス９８−２に８データ・ラインＤ７〜ＤＯがあり、バス９８−４にスレー ブ・ボート７０からＳＲＡＭ６０にくる８データ・ラインＤ７〜ＤＯがあるとい う事実に関する。６データ・ラインＤ７〜Ｄ３．Ｄｏはデータのみに使用され、 Ｍ　Ｕ　Ｘ回路１０４からくるラインＡＤ２．ＡＤＩは最初の半サイクルでアド レス・ラインの供給に使用され、ラインＡＤ１．ＡＤ２は第２半サイクルでデー タの転送に使用される。マスク・ボート６８　（Ｆｉ８５）への入力はＡＤｌ、 ＡＤ２と共にアドレス及びデータ値のために使用される。

第６図は第２Ａ図のＭＵＸ回路１０４の詳細を示す。

回路１０４はマルチプレクサ１０６を含む。マルチプレクサ１０６は従来のエネ ーブル入力、アドレス選択、ＡＩ（アドレス）及びＤＩ（データ）ビットを有す る。

第１のアドレス・ビットＡ１及び第１のデータ・ビットＤｌは第５図で組合ビッ トＡＤＩで示す。アドレスがバス・サイクルの第１の部分で選択されたとき、入 力Ａｌはマスク・ボート６８に対し転送のために選ばれる。データが第２サイク ルで転送されるとき、データ・ビットＤＩは選ばれる。第５図の組合ビットＡＤ ２として示す第２のアドレス・ビットＡ２及び第２のデータ・ビットＤ２の多重 化を処理するために多重化要素（図に示していない）がある。ＭＵＸ回路１０４ は、又マルチプレクサ１０６のまわりのデータのバス９８への転送と、読出動作 におけるホストＣＰＵ１６からの返送とに使用される３状態バツフア１０８を含 む。

マルチプレクサ回路（図に示していない）のまわりの第２のデータ・ビットＤ２ をバス９８に転送することに使用される３状態バツフア１０８に類似する別のラ ッチ（図に示していない）があり、２つのデータ・ビットＤ１．Ｄ２がホストＣ ＰＵ１６に返送されるため、データ・ビットＤ７〜Ｄ３と組合わされる。

第７図は各種レジスタ及びリード／ライト状態のため、第２Ａ図に示すＭＵＸ回 路１０４に対する入力ＡＩ。

Ａ２の状態を示す。例えば、入力Ａ２．ＡＩが０の場合、データ又は入力レジス タ９０はリード／ライト動作のために選ばれる。

暗号化チップ６４の他の点について説明する。マスク・キー・レジスタ８０は常 にクリヤ・テキストを記憶している。

モード・レジスタ７２は暗号化チップ６４の実行方法を述べるために使用される 。それはデータが暗号化されるか復号化されるかを決定する。モード・レジスタ ７２は、又下記のような３つの別のモード又は状況を決定する。

１、　暗号化又は復号化されるデータがマスク・ボート６８を通してチップ６４ に入るかマスク・ボート６８を通して出るか。

２、　暗号化されたデータがマスク・ボート６８を通して入るか、スレーブ・ボ ート７０を通して出るか。

３、　クリヤ・テキスト・データがマスク・ボート６８に入るか、スレーブ・ボ ート７０を通して出るか。選ばれた特定の暗号化チップ６４は第４の動作モード を支持するが、この発明の理解のためには必要がない。

モード・ステータス・レジスタ７４は暗号化チップ６４のステータスをホストＣ ＰＵ１６に知らせる。

コマンド・レジスタ７６は暗号化チップ６４が現にどういう作用を行っているか を示す。

コマンド・ステータス・レジスタ７８はコマンドが要求通りに実行されたかどう かにつき、ホストＣＰＵ１６に通知する。

暗号化チップ６４　（第２Ｂ図）の使用につき更に下記する点を加える。

トＣＰＵ１６へ及びそこからデータを転送するために使用される。

２、　スレーブ・ボート７０は最高安全レベルにおいてか、又は前述の第３レベ ルで使用される。これは、Ｅ／Ｄモジュール１２につきシステム・インタフェー ス１００を含むハードウェアが、ＳＲＡＭ６０のマスク・キー領域６０−１から マスク・キーをとり、ＡＵＸポート６６を介して復号レジスタ８４に出力したこ とを検知したときに発生する。システム・インタフェース１００は主バス３８か らの安全バス９８をディセーブルするため、チップ６４の出力レジスタ８６にあ るデータはもはやマスク・ボート６８を介してホストＣＰＵ１６に入力できなく なるが、ホストＣＰＵ１６はチップ６４にコマンドを書込むことができる。事実 、システム・インタフェース１００はマスタ・ボート６８に対するリード信号を ディセーブルするが、ホストＣＰＵ１６は、例えばモード・レジスタ７２にいま だ書込みを行うことができ、そこで各種ステータスをチェックする。出力レジス タ８６のキー・データはスレーブ争ボート７０を介してマスク領域６０−１にの み出力される。これはホストＣＦ’Ｕ１６がらのライト・インストラクションで 行われる。

この発明で使用するために選ばれるチップ６４の特徴の１つは、ひとたびキーが レジスタ８０．８２，８４いこと、しかしそのデータを除去する場合、それらレ ジスタに次のデータを書込むだけでよいということである。ひとたび新キーがレ ジスタ８０，８２．８４に書込まれると、システム・レジスタ８６の内容も破壊 される。

チップ６４の他の特徴はホストＣＰＵ１６によって１、　Ｖ、暗号及び復号レジ スタ９２．９４を読出すことができることである。これはＥ／Ｄモジュール１２ の不安全部分とみなされる。イニシャライゼーション・ベクトルはＳＲＡＭ６０ の領域６ｏ−３に記憶される。

主バス３８をディセーブルし、イニシャライゼーション・ベクトルをＳＲＡＭ６ ０に転送するものと同じ方式がイニシャライゼーシａン・ベクトルに安全性を与 えることに使用される。しかし、マスク・ボート６８はスレーブ・ボート７００ 代りにこのために使用される。

この実施例の他の特徴はキー暗号化キ一方式のようにキーの復号化を容易にする ことである。例えば、ひとたび暗号化されたキーが復号化されると、だれもＥ／ Ｄモジュール１２からこのクリヤ・テキスト・キーを読出すことを希望しない。

しかし、ホストＣＰＵ］６からＥ／Ｄモジニール１２にステータス・コマンドを リード／ライトすることができることを希望する。以下、この技術を説明する。

一般に、このシステムは、にＩ１０書込をさせるよう設定する。Ｉ１０書込を使 用することにより、それはホストＣＰＵ１６のバッファ及び同様な装置がホスト ＣＰＵ１６がら離され、データをホストＣＰＵ１６に戻す方法がなくなるため、 アプリケーション−ソフトウェア又はソフトウェアをデバッグする者が決してデ ータを見ることができなくなる。言換えると、ＳＲＡＭ６０はホストＣＰＵ１ｅ に関する限り書込専用ボートとして取扱われる。しがし、データはチップ６４か らＳＲＡＭ６０に書込むことができる。

この実施例の他の特徴は、キーの記憶に関する限り、ＳＲＡＭ３０が２つの部分 に分割されるということである。マスク・キー領域６０−１は“キー暗号化キー ”方式を使用できる最高安全レベルを可能にし、それを以下説明する。第２のキ ーがＳＲＡＭ３０の領域６゜−１から（ると共に１つのキーが他のキー又は第２ のキーで復号化されたとき、その結果は、例えばチップ６４の出力レジスタ８６ に挿入される。ホストＣＰＵ１６がこの実施例のマスク・ボート６８を通して出 力レジスタ８６を読出そうとしても、それは安全バス９８を主バス３８から遮断 する。

安全データ又はキーをホストＣＰＵ１６に返送することを希望しないが、ホスト ＣＰＵ１６はいまだＥ／ればならないということを思い出そう。全体的に要約す ると、システム・インタフェース１００を含むハードウェアはマスク・ボート６ ８を通して下記事項までホストＣＰＵ１６に出力レジスタ８６から読出させない 。

１、　クリヤ・テキストにある新暗号キーがＡＵＸボート６６を介して暗号キー ・レジスタ８４に供給される。

２、　新暗号キーがＳＲＡＭ６０のマスク・キー領域６０−１からこなかった。

３、　新暗号キーの８バイトすべてがパリティ・エラーなしに転送される。

チップ６４の一般的動作方法を説明したので、第２Ｂ図及び第８図のシステム・ インタフェース１００の一般的機能を以下説明する。システム・インタフェース １００は７４ＬＳ２４５のような従来のラッチである２方向ラツチ１１４を含み 、７４ＬＳ５７３のような従来の一方向ラッチ１１０，１１２を含む。これらす べてのラッチはこの実施例では８ビット幅を持つ。

システム・インタフェース１００（第２Ａ図、第８図）は下記の５つの制御信号 によって制御される。

１、ラッチ ２、　ペリ（周辺） ３、　リード・エネーブル ４．２４５エネーブル ５．２４５方向 最初にリストされた３信号は一方向ラッチ１１Ｏ９１１２の制御に使用され、最 後の２信号はラッチ１１４の制御に使用される。ラッチ１１０，１１２，１１４ は主バス３８と安全バス９８との接続を形成する。信号°ラッチ”がアクティブ か“ハイ”であり、信号“ぺり０がアクティブか“ロー”であると、ホストＣＰ Ｕ１６からのデータは主バス３８からＥ／Ｄモジュール１２及び並列、及び直列 ボートがあるローカル・バス３８−１に転送される。これら２つのポートは他の 回路への接続に用いられ、この発明の理解には重要ではないが、システムｌＯの 多能性を示すために示した。ホストＣＰＵ１６からのデータがＳＲＡＭ６０かチ ップ６４に転送されるべき場合、信号２４５エネーブルはアクティブ又は“ロー ”になり、信号２４５方向はデータが安全バス９８に転送されるということを表 示するステータスに切換えられる。データが入力データ・レジスタ９０のような レジスタに転送されるべきでありだ場合、それはラッチ１１０を通過する。タイ ミング及びデコード回路１１６　（第２Ａ図）からくる暗号ＷＲＣ書込）信号が 発生すると、データは入力レジスタ９０に書込まれる。前述のように、バス・ア クセス・サイクルの終り近くで信号“ラッチ”はインアクティブ又は“ロー”と なり、その処理において、ラッチ１１０はその入力に何が発生したかに関係なく その出力にデータを維持する。これは、ラッチ１１０の出力側のデータに影響を 与えることなくゲートし、そのバス・アクセスの終りでラッチ１１０の入力側に ＣＰＵ１６が“ガベジ”を出力することができる。これはＣＰｔＪ１６からチッ プ６４に“書込”中必要なデータ保持時間を与えることになる。バス・アクセス ・サイクルが終ったとき、信号“ぺり”はディセーブルされ、主バス３８から安 全バス９８を分離する。

ホストＣＰＵ１６がリード動作を実行するため、ラッチ１１２に対する信号リー ド・エネーブルはローカル・バス３８−１からＣＰＩＪ１６にデータの転送を有 効にし、信号“ラッチ”も“ハイ”になる。データが、例えばチップ６４のモー ド・レジスタ７２から読出されるとき、信号２４５エネーブルはアクティブ又は “ロー”となり、信号２４５方向は続出オペレーションが有効となる。モード・ レジスタ７２の読出はＥ／Ｄキーに関する限り安全性に問題を与えないので読取 はＥ／Ｄモジュール１２のより可能である。

デコーダ・ブロック１１８で表わされる特別暗号化モジニール状態は安全バス９ ８が主バスから遮断されるということを要求するある状態があるかどうか確認す ることに使用される。デコーダ・ブロック１１８で表わされる状態を以下説明す る。バス・アクセス・サイクルの終り近くで、信号“ラッチ”は、ホストＣＰＬ ＩＩ６がデータ読出を終るまで維持されるようにしたＥ／Ｄモジュール１２から のデータをラッチ１１２にラッチするのにインアクティブとなる。ホストＣＰＵ １６はラッチ１１２にデータの読取りが終ると、Ｅ／Ｄモジュール１２はバス・ アクセス・サイクルを終り、アイドル状態に入る。

Ｅ／Ｄモジュール１２によって使用可能になる第３の安全レベルの特徴は”キー 暗号化キ一方式”が可能となることである。安全場所にいる銀行員は第９図に示 す３つのすべてのクリヤ・テキスト・キーを開始する。それらはマスク・キー、 キー＃ｌ、キー＃２である。ＣＰＴＪ１６に対してソフトウェアを使用し、銀行 員はキー＃ｌをチップ６４の暗号キー・レジスタ８２に入れ、キー＃２を入力レ ジスタ９０に入れてキー＃２をキー＃ｌによって暗号化できるようにし、暗号化 されたキー＝２をチップ６４の出力レジスタ８６に入れ、それが第１Ｏ図の作業 キーとなる。作業キーはデータを暗号化又は暗号化するためのキーと定義される 。

作業キーは１つの状態でクリヤ・テキストとしてレジスタ８２又は８４に設定す ることができる。他の状態では、作業キーは暗号化されてチップ６４に入れるこ とができ、その後レジスタ８０に設定されているマスク・キーによって復号化さ れる。今、クリヤ・テキストである作業キーは暗号化又は復号化のためにレジス タ８２又は８４に挿入することができる。この第１０れと同じ処理がマスク・キ ーを使用してキー＃１の暗号化に繰返し使用される。その処理を繰返すため、ク リヤ・テキスト・マスク・キーが暗号キー・レジスタ８２に出力され、クリヤ・ テキスト・キー＃１が入力レジスタ９０に挿入され、マスク・キーに関するアル ゴリズム・ユニット８８がマスク・キーで暗号化されたキー＃ｌを発生し、それ を出力レジスタ８６に出力する。その後、マスク・キーで暗号化されたキー＃ｌ は第１Ｏ図のメモリー位置に記憶される。この時点で、暗号化された２つのキー がシステム１０で使用可能である。ホストＣＰＵ１６に対するソフトウェアが暗 号化／復号化動作にためにこれらのキーを選択することができる。

システム１０の特徴の１つは、上記で発生した２つの暗号化されたキーが無権限 者に取得されることなく外部出力ラインに送信することができるということであ る。マスク・キーで暗号化された作業キー及びキー＃１はＣＰＵ］６に記憶され る（第１０図）。無権限ユーザは、例えばマスク・キーにアクセスしないのでシ ステム１０にアクセスすることができない。

システム１０を使用する簡単な方法の１つはホストＣＰＵ１６に記憶されている かもしれない暗号化されたキーの１つを取り、データを暗号化及び復号化するた めにそれを使用することである。ＣＰＵ１６にあるアプリケーション・プログラ ムは、それを繰返すため、使用する特定のキーが記憶されている場所を知ってい る。マスク・キーで暗号化されたキー＃１がホストＣＰＵ１６によって使用され るものとする。ホストＣＰＵ１６はＥ／Ｄモジュール１２にインストラクション を送り、ＳＲＡＭ６０の領域６ｏ−１からのマスク・キーを復号化レジスタ８４ に挿入する。マスク・キーの最初のバイトが補助ポート６６に移動するやいなや 、安全バスが主バスから切離される。その後、ホストＣＰＵ１６は、マスク・キ ーで暗号化されたキー＃１はチップ６４の入力レジスタ９ｏにロードされるべき であるということをＥ／Ｄモジュール１２に知らせる。アルゴリズム・ユニット ８８は出力レジスタ８６に挿入されたクリヤ・テキスト・キー＃１を発生する。

このクリヤ・テキスト・キー＃ｌはスレーブ・ポート７０からＳＲＡＭ６０の、 例えば、アドレスｏ１ｏのマスク・キー領域に出力される。その後、ホストＣＰ Ｕ１６に対するソフトウェアがクリヤ・テキスト・キー＃１を取出し、それを新 作業キー（第１θ図）の復号化に使用するため、補助ボート６６を介してマスク ・キー・レジスタ８０にそれを挿入する。暗号化された作業キーは暗号化された Ｅキー又はＤキーを補助ボート６６を介してロードするようコマンドによって暗 号キー・レジスタ８２及び（又は）復号キー・レジスタ８４に設定される。Ｄキ ーがロードされる前に、主バス３８はクリヤ・テキスト・キーを補助ボート６６ を通して復号キー・レジスタ８４にロードすることによって可能化され、又は接 続されるにちがいない。このキーはＳＲＡＭ６０のマスク・キー領域６０−１か らくることはできない。又、この作業キーは暗号化された形でＳＲＡＭ６０の位 置０３５に記憶される。暗号化されるべきデータは暗号化のために入力レジスタ ９０に挿入される。暗号化されたデータは出力レジスタ８６からホストＣＰＵ１ ６に自由に通過する。この点において、作業キーでない暗号化されたキーを復号 するためマスク・キーが使用されるとき、クリヤ・テキストの結果は常にスレー ブ・ポート７０かイＲＡＭ６０の指定した領域に行き、クリヤ・テキスト・マス ク・キーが作業キーを復号化するために使用されたときには、作業キーはチップ ６４の２つのレジスタ８２又は８４の１つに入る。第１０図のキーＡ及びキー＃ １によって示すように数個のキー暗号化及び復号化レベルがある。

暗号化されたキーを使用するときに供給する一般的な規則は、作業キーを使用す る直前に常にクリヤ・テキスト・キーを必要とするということである。この例に おいては（キーＡが第１Ｏ図にないと仮定する）、キー＃１が作業キーであるべ きであったので、クリヤ・テキスト・マスク・キーは、マスク・キーで暗号化さ れたキー＃ｌを復号化するため、マスク・キー・レジスタ８０に挿入されなけれ ばならない。

安全バスが主バスに対するロックから開放されるべきときを決定する手段を第２ Ａ図及び第２Ｂ図に示す。

デコーダ・ブロック１１ｇはある入力信号を組合わせるための従来の組合せロジ ック又はプログラマブル・アレイ・ロジック（ＰＡＬ）を含み、要求する出力信 号を得て安全バス９８のロック及びアンロックを行う。

この信号は下記のものを含む。

５、ＡＮＹＤ ６、　クリヤＤ　ＡＵＸ Ａフラグ信号はチップ６４から（る。その一般的機能はデータ源からくる次のデ ータ・バイトがチップ６４の補助ボートに転送することができるということを表 示（“ロー”のとき）することである。

信号パリティはチップ６４からくる。チップ６４からの信号パリティが“ロー” レベルのとき、それはチップ６４に転送された特定のキー・バイトにパリティ・ エラーがあったということを示す。例えば、キーに含まれている８バイトの各１ がパリティ・ビットを持つ。チップ６４の補助ボートにロードされる８データ・ バイトはパリティ・エラーを持つことができず、転送の全期間中、Ａフラグ信号 をアクティブ又は“ロー”にしなければならない。

信号マスク・キーは転送中の特定のキーの発生源を示すステータス・バイトであ る。信号“マスク・キー”はキ一番号ラッチ９６（第２Ａ図）にロードされる値 を見ることによって発生する信号である。上位５ビツトが見られ、それらがすべ て“０″であると、そのキーはＳＲＡＭ６０のマスク・キー領域６０−１からア クセスされているということを表示する。

信号“キーソース”は、そのキーの発生源がＣＰＵ１６からきたものかＳＲＡＭ ６０からきたものかを示すビットである。この信号はアドレスによってデコート される。

信号ＡＮＹ　Ｄは、ロード復号キー・コマンドがチップ６４に与えられたときに アクティブになる信号である。

以下のように、４つの異なるタイプの復号コマンドを選択することができる。

１、　補助ボート６６を介してクリヤ復号キーをロード。

２、　マスク・ポート６８を介してクリヤ・復号キーをロード。

３．ＡＵＸボート６６を介して暗号化された復号キーをロード。

４、　マスク・ポート６８を介して暗号化された復号キーをロード。

信号クリヤＤ　ＡＵＸはチップ６４の補助ポート６６を介してクリヤ・テキスト 復号キーをロードするようコマンドが与えられたということを示すために使用さ れる。

主バス３８から安全バス９８をロックするため、又は“遮断”するため、信号キ ー・ソースが発生源としてＳＲＡＭを示し、信号ＡＮＹ　Ｄ及びマスク・キーが アクティブでなければならない。言換えると、チップ６４はマスク・キー領域６ ０−１からのキーを補助ボート６６を介して復号キー・レジスタ８４にロードす るよう指令されたという゛ことである。

安全バス９８をアンロックするか又はそれを主バス３８に“接続”するため、信 号クリヤＤ　ＡＵＸはアクティブであり、信号マスク・キーはインアクティブで なければならない。言換えると、安全バス９８はチップ６４内の復号キー・レジ スタの内容を破壊することによって主バスに接続される。これは下記によって行 うことができる。

■、　補助ボート６６を通してＳＲＡＭ６０の作業領域６０−２からのクリヤ・ テキスト・キーをチップ６４の復号キー・レジスタ８４に選択し書込むこと。

２、　チップ６４の補助ボート６６を介してＣＰＵ１６からのクリヤ・テキスト ・キーを復号キー・レジスタ８４に書込むこと。

一方、この発明で使用される５６ビツト・キーは、各バイトの１ビツトがパリテ ィ・ビットである一群の８データ・バイトによってチップ６４にロードされると いうことを思い出そう。事実、チップ６４からくる信号Ａフラグ及びパリティは チップ６４に入ったキーの状態を監視するのに使用される。言換えると、８キー ・バイトをチップ６４にロード中、パリティ・エラーがないと、信号Ａフラグが キーを挿入する全時間中アクティブである。Ａフラグ及びパリティ信号を使用す ることにより、実際に復号キー・レジスタ８４の内容を破壊することな（、デバ ッガ（無権限アクセス者）が安全バス９８をアンロックしようとするのを防止す る努力がなされる。再び、バイト・ベースで挿入されているキーのパリティをチ ェックすることにより、実際に挿入された新キーが復号キー・レジスタ８４に挿 入された原安全キーを破壊したことを確認する努力がなされる。

この発明に使用するために選択された特定の暗号化チップ６４に関する他の重要 な点はこれに使用するＡ　Ｍ　Ｄチップ９５６８が特別なりセントの特徴を持つ ということである。チップ６４が第１のコマンド終了前に第２のコマンドを受取 ると、第２のコマンドはチップ全体をクリヤするリセットとして作用するという ことである。チップ６４がリセット状態のときには、信号Ａフラグはインアクテ ィブであるから安全バス９８はアンロックされず、又は主バス３８に接続されな い。

再び、前述のように、安全バ、ス９８が主バス３８から遮断されたときには、実 際にディセーブルされている機能はＣＰＵｌ６がチップ６４の出力レジスタ８６ から読出すことのみである。ホストＣＰＵ　１６は、前述のように、モード・レ ジスタ７２及びステータス・レジスタ７４を読出すことは可能である。

主バス３８から安全バス９８を遮断する手段に含まれているその他の回路はタイ ミング・デコード回路１１６　（以下、回路＋１６と呼ぶ）で表わす。回路１１ ６の信号及び説明を以下で説明する。

１、ＲＡＭライト：　ＳＲＡＭ６０　（第２Ａ図）に対するデータの書込みを制 御する信号 ２、ＲＡＭリード・ＳＲＡＭ６０からのデータの読出しを制御する信号 ３、　暗号クロック：暗号化チップ６４に対すクロック ４、　　ＭＡＬＥ・マスク・ポート・アドレス・ラッチ・エネーブル信号。バス ・アクセス・サイクルの最初の半サイクル中、チップ６４内のラッチ（図に示し ていない）にアドレスをラッチするに使用する。

５、　暗号ＷＲニアクチイブで、データをマスク・ポート６８に書込むことに使 用される信号。

６、　暗号ＲＤニアクチイブで、マスク・ポート６８からのデータの読出しに使 用される信号。

７、　ロード−キー：アクティブで補助ボート６６にデータをストローブし、書 込む信号。暗号化チップ６４が設計された方法から補助ボート６６の“続出”信 号はない。

８、　スレーブＲＤニアクチイブでスレーブ・ポート７０を読出す信号。

選択された暗号化チップ６４は従来のチップであるから、回路１１６（第２Ａ図 ）に従来のロジック回路が使用され、適当なタイミング関係を与える。しかし、 適当に説明するべき部分があり、それは第１１図に示すような暗号化チップに供 給されるクロックに関する。

クロックに関する限り、波形Ａで示すように、クロックのアクティブ及びインア クティブ部に対するある最小値がある。制御信号の要求を満足するため、波形Ｃ で示されるようにわずかに長い“ハイ”レベル部がある必要がある。この実施例 の波形Ｃの“ハイ”レベル部は６２．５ナノ秒（ｎｓ）の倍数に延ばされる。

波形Ｃの“ハイ”レベル・クロック部の延長は、制御信号が波形Ｃのクロックの 立下り後に所定の時間経過してから制御信号“コントロール”が立上るようにさ れる。波形Ｃの立下りと波形りの立上りとの間の最大時間は矢印ＭＴで示される 。この発明のために選ばれた暗号化チップ６４のための最大時間ＭＴはマスク・ ボート６８がアクセスするために４０ナノ秒であり、補助ボート６６及びスレー ブ・ボート７０のアクセスのために６０ナノ秒である。

ＦＩＧ、　３ ＦＩＧ、４ ＦＩＧ、　５ ＦＩＧ、　６ ＦＩＧ、　７ ＦＩＧ、　８ ＦＩＧ、１１ 国際調査報告 ＋ｍ＋＋ｕｎｗ１ａ＊＊＋ｍｓ＋＋、１＋ｖ　ＰＣＴ／ＵＳ　８９７０２２Ｇ３ 国際調査報告 ＵＳ　８９０２２６３ Ｓ＾　　　２９２４］

Claims (1)

1. 【特許請求の範囲】 １．インストラクションを実行するプロセッサ（１６）と第１のパス（３８）に よってホスト・ターミナル（１４）に接続されデータを暗号化及び復号化する暗 号化モジュール（１２）とを含むホスト・ターミナル（１４）を有する暗号化及 び復号化動作に使用するキーを取扱うシステムであって、前記暗号化モジュール （１２）はデータを暗号化及び復号化するデータ暗号化チップ（６４）と、キー を記憶する記憶手段（６０）と、前記キーを前記暗号化チップ（６４）に転送す るため前記記憶手段（６０）を前記データ暗号化チップ（６４）に接続する第２ のバス（９８）と、前記第２のバス（９８）を前記第１のバス（３８）に接続す るインタフェース手段（１００，１１６，１１８）とを含み、前記プロセッサ（ １６）は前記キーを前記記憶手段（６０）に設置するに有効であり、前記インタ フェース手段（１００，１１６，１１８）は前記キーが前記プロセッサ（１６） により前記記憶手段（６０）に設置された後前記第２のバス（９８）に現われる べきときはいつでも前記キーをアクセスすることに関し前記第２のバス（９８） を前記第１のバス（３８）から遮断するようにした暗号化／復号化動作に使用す るキーの取扱システム。 ２．前記キーはマスタ・キーであり、前記インタフェース手段（１００，１１６ ，１１８）は前記マスタ・キーか前記第２のバス（９８）に現われるべきときは いつでも確認する決定手段（１１６）と、前記マスタ・キーが前記プロセッサ（ １６）により前記記憶手段（６０）に設置された後前記第２のバス（９８）に現 われるべきときはいつでも前記マスタ・キーをアクセスすることに関し前記第２ のバス（９８）を前記第１のバス（３８）から遮断するディスコネクト手段（１ １４）とを含む請求の範囲１項記載のシステム。 ３．前記記憶手段はスタティックＲＡＭ（６０）と前記スタティックＲＡＭ（６ ０）のための電池サポート（６２）とを含む請求の範囲１項又は２項記載のシス テム。 ４．暗号化チップ（６４）に使用するための暗号化キーを安全に維持する方法で あって、（ａ）前記暗号化チップ（６４）について使用される少くとも１つのキ ーを記憶する記憶手段（６０）を設け、（ｂ）前記記憶手段（６０）の所定の領 域に前記キーを書込むようプロセッサ（６６）からのインストラクションを使用 し、（ｃ）前記記憶手段（６０）を前記暗号化チップ（６４）に接続するバス（ ９８）を設け、（ｄ）前記バス（９８）と前記プロセッサ（１６）との間にシス テム・インタフェース（１００）を設け、（ｅ）前記記憶手段（６０）の前記所 定の領域から前記暗号化チップ（６４）に前記キーを転送するべく前記プロセッ サ（１６）からのインストラクションを使用し、（ｆ）前記システム・インタフ ェース（１００）を使用して前記工程（ｂ）の発生後前記キーをアクセスするこ とに関し前記バス（９８）を前記プロセッサ（１６）から遮断する各工程を含む 暗号化キーの安全維持方法。 ５．前記工程（ｂ）及び（ｅ）はＩ／Ｏインストラクションの使用で行われる請 求の範囲４項記載の方法。 ６．少くとも互いに関係するクリヤ・テキスト・マスタ・キーと暗号化された中 間キーと暗号化された作業キーとを使用する暗号化キー方式を使用し、（ｇ）前 記クリヤ・テキスト・マスタ・キーを記憶する第１の領域（６０−１）と、前記 暗号化された中間キー及び作業キーとを記憶する第２の領域（６０−２）とを有 する前記記憶手段（６０）を設け、（ｈ）前記第１の領域（６０−１）からの前 記クリヤ・テキスト・マスタ・キーを前記バス（９８）を介してデータを暗号化 するインストラクションを有する前記暗号化チップ（６４）に転送し、（ｉ）使 用されるべき前記暗号化された中間キーを前記暗号化チップ（６４）による復号 化のために前記暗号化チップ（６４）に転送し、前記暗号化された中間キーは前 記クリヤ・テキスト・マスタ・キーによって予め暗号化され、（ｊ）前記工程（ ｅ）の前記暗号化された中間キーを復号化してクリヤ・テキスト中間キーを発生 し、（ｋ）前記バス（９８）を介し前記工程（ｆ）からの前記クリヤ・テキスト 中間キーを前記記憶手段（６０）の前記第１の領域（６０−１）に転送し、（Ｉ ）前記第１のバスを介し前記記憶手段（６０）の前記第１の領域（６０−１）か らの前記クリヤ・テキスト中間キーを前記暗号化チップ（６４）のマスタ・キー ・レジスタ（８０）に転送し、（ｍ）前記暗号化された作業キーを前記暗号化チ ップ（６４）の少くとも１つの暗号化・復号化レジスタ（８２，８４）に設置し 、（ｎ）前記プロセッサ（１６）による暗号化／復号化動作のため前記工程（ｉ ）に設置された前記暗号化された作業キーを使用し、（ｏ）前記システム・イン タフェース（１００）を使用してクリヤ・テキスト・キーが前記バス（９８）に 現われたときはいつでも前記バス（９８）を前記プロセッサ（１６）から遮断す る各工程を含む請求の範囲４項又は５項記載の方法。