JPH0250544A - ラインドライブ回路 - Google Patents
ラインドライブ回路Info
- Publication number
- JPH0250544A JPH0250544A JP63198802A JP19880288A JPH0250544A JP H0250544 A JPH0250544 A JP H0250544A JP 63198802 A JP63198802 A JP 63198802A JP 19880288 A JP19880288 A JP 19880288A JP H0250544 A JPH0250544 A JP H0250544A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- primary side
- constant current
- current source
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 5
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 235000016796 Euonymus japonicus Nutrition 0.000 description 1
- 240000006570 Euonymus japonicus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送線路に対し、２値のパルス信号を送出する
際のラインドライブ回路に関するものである。
際のラインドライブ回路に関するものである。
従来、この種のラインドライブ回路は、第５図に示すよ
うに１電圧源２１とスイッチング素子２２とこれらに接
続された巻数ｎｉｌのトランス２３とからなシ、スイッ
チング素子２２によ多回路電流を０Ｎ１０ＦＦシ、伝送
線路２４をドライブするものであった。
うに１電圧源２１とスイッチング素子２２とこれらに接
続された巻数ｎｉｌのトランス２３とからなシ、スイッ
チング素子２２によ多回路電流を０Ｎ１０ＦＦシ、伝送
線路２４をドライブするものであった。
なお、この第５図において、ｚｏはトランス２３の二次
側に接続される伝送線路２４の特性インピーダンスであ
る。
側に接続される伝送線路２４の特性インピーダンスであ
る。
上述した従来のラインドライブ回路は、スイッチング素
子が１個であるため、スイッチング素子の０Ｎ１０ＦＦ
時の特性に送信されるパルスの特性が左右されるため、
立上シ、立下り時間が異なるという課題があった。また
、スイッチング素子が０Ｎ４４０Ｆ Ｆする入力電圧レ
ベルが異なるため、送出されるパルスのデユーティ比が
素子のバラツキにより影響を受は易いという課題があっ
た。
子が１個であるため、スイッチング素子の０Ｎ１０ＦＦ
時の特性に送信されるパルスの特性が左右されるため、
立上シ、立下り時間が異なるという課題があった。また
、スイッチング素子が０Ｎ４４０Ｆ Ｆする入力電圧レ
ベルが異なるため、送出されるパルスのデユーティ比が
素子のバラツキにより影響を受は易いという課題があっ
た。
Ｃ線題を解決するための手段〕
本発明のラインドライブ回路は、接地された定電流源と
、この定電流源に主電流通路の一端を接続した互いに相
補的にスイッチングを行う２個のスイッチング素子と、
この２個のスイッチング素子の主電流通路の残シの一端
をそれぞれ接続した巻数比が一次側２ｎ二二次側１（ｎ
：正の整数）で一次側の中点を直接または電圧源を介し
て接地したトランスを有し、このトランスの一次側の２
つの巻線端子と中点間に概ね２ｎｌｚ０（ｚｏ：トラン
ス二次側に接続される伝送線路の特性インピーダンス）
の抵抗値を有する２個の抵抗器を接続したものである。
、この定電流源に主電流通路の一端を接続した互いに相
補的にスイッチングを行う２個のスイッチング素子と、
この２個のスイッチング素子の主電流通路の残シの一端
をそれぞれ接続した巻数比が一次側２ｎ二二次側１（ｎ
：正の整数）で一次側の中点を直接または電圧源を介し
て接地したトランスを有し、このトランスの一次側の２
つの巻線端子と中点間に概ね２ｎｌｚ０（ｚｏ：トラン
ス二次側に接続される伝送線路の特性インピーダンス）
の抵抗値を有する２個の抵抗器を接続したものである。
本発明においては、定電流源と相補的にスイッチングす
るスイッチング素子とを用いてトランスをドライブする
。
るスイッチング素子とを用いてトランスをドライブする
。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるラインドライブ回路の一実施例を
示す構成図である。
示す構成図である。
図において、１１は接地された定電流源、１２゜１３は
この定電流源１１に主電流通路の一端を接続した互いに
相補的にスイッチングを行うスイッチング素子、１４は
このスイッチング素子１２゜１３の主電流通路の残りの
一端をそれぞれ接続した巻数比が一次側２ｎ：二次側１
（ｎ：正の整数）で一次側の中点を接地したトランス、
１５ｉ６はこのトランス１４の一次側の２つの巻線端子
と中点間に接続した概ね２ｎＩｌｚｏの抵抗値を有する
抵抗器、１７はトランス１４の二次側に接続される伝送
線路である。なお、■は定電流、ｚｏは伝送線路１７の
特性インピーダンスである。
この定電流源１１に主電流通路の一端を接続した互いに
相補的にスイッチングを行うスイッチング素子、１４は
このスイッチング素子１２゜１３の主電流通路の残りの
一端をそれぞれ接続した巻数比が一次側２ｎ：二次側１
（ｎ：正の整数）で一次側の中点を接地したトランス、
１５ｉ６はこのトランス１４の一次側の２つの巻線端子
と中点間に接続した概ね２ｎＩｌｚｏの抵抗値を有する
抵抗器、１７はトランス１４の二次側に接続される伝送
線路である。なお、■は定電流、ｚｏは伝送線路１７の
特性インピーダンスである。
第２図および第３図は本発明の具体的構成の回路例を示
す図で、第２図はスイッチング素子としてｎｐｎ トラ
ンジスタを用いた場合の回路例を示したものであり、第
３図はスイッチング素子として電界効果トランジスタ（
ＦＥＴ）を用いた場合の回路例を示したものである。
す図で、第２図はスイッチング素子としてｎｐｎ トラ
ンジスタを用いた場合の回路例を示したものであり、第
３図はスイッチング素子として電界効果トランジスタ（
ＦＥＴ）を用いた場合の回路例を示したものである。
この第２図および第３図において第１図と同一符号のも
のは相当部分を示し、１２ａ、１３ａはｎｐｎ ）ラン
ジスタ、１２ｂ、１３ｂは円ゴ、１８は電圧源で、この
電圧源１Ｂの正極側は抵抗器１５．１６の接続点に接続
され、負極側は接地されている。すなわち、トランス１
４の一次側の中点を電圧源１８を介して接地している。
のは相当部分を示し、１２ａ、１３ａはｎｐｎ ）ラン
ジスタ、１２ｂ、１３ｂは円ゴ、１８は電圧源で、この
電圧源１Ｂの正極側は抵抗器１５．１６の接続点に接続
され、負極側は接地されている。すなわち、トランス１
４の一次側の中点を電圧源１８を介して接地している。
つぎにこの第２図に示す実施例の動作を各部の波形を示
す波形図である第４図を参照して説明する。
す波形図である第４図を参照して説明する。
まず、スイッチング素子であるｎｐｎ ）ランジスタ１
２１．１３１の各ペースには第４図Ｃ１Ｄに示すような
波形の入力信号Ａ、Ｂが供給される。
２１．１３１の各ペースには第４図Ｃ１Ｄに示すような
波形の入力信号Ａ、Ｂが供給される。
つぎＫ、このスイッチング素子であるｎｐｎ トランジ
スタ１２＆、１３＆の電荷蓄積効果によシ、本来は第２
図におけるＣ９Ｄ点の波形は第４図Ｃ１Ｄに示す破線の
ようになるが、トランス１４の一次側への励起電圧が発
生するために実際には第４図Ｃ１Ｄに示す実線のような
立上りの急峻な波形を得ることができ、伝送線路１７を
駆動するＥ点の電圧波形も第４図Ｅに示すような立上）
、立下少時間の揃った安定な波形を得ることができる。
スタ１２＆、１３＆の電荷蓄積効果によシ、本来は第２
図におけるＣ９Ｄ点の波形は第４図Ｃ１Ｄに示す破線の
ようになるが、トランス１４の一次側への励起電圧が発
生するために実際には第４図Ｃ１Ｄに示す実線のような
立上りの急峻な波形を得ることができ、伝送線路１７を
駆動するＥ点の電圧波形も第４図Ｅに示すような立上）
、立下少時間の揃った安定な波形を得ることができる。
また、マツチング用の抵抗器１５．１６を接続すること
Ｋより、伝送線路１７からの不要な反射波を抑圧するこ
とができる。
Ｋより、伝送線路１７からの不要な反射波を抑圧するこ
とができる。
以上説明したように本発明は、定電流源と相、補的にス
イッチングするスイッチング素子とを用いてトランスを
ドライブするととくより、立上シ、立下りの急峻な安定
したパルス波形を伝送路に送出−することができるとい
う効果がある。
イッチングするスイッチング素子とを用いてトランスを
ドライブするととくより、立上シ、立下りの急峻な安定
したパルス波形を伝送路に送出−することができるとい
う効果がある。
第１図は本発明によるラインドライブ回路の一実施例を
示す構成図、第２図および第３図は本発明の具体的構成
の回路例を示す図、第４図は第２図の各部の波形を示す
波形図、第５図は従来のラインドライブ回路の一例を示
す構成図である１゜１１・・・・定電流源、１２．１３
・・・・スイッチング素子、１４・・・・トランス、１
５゜１６・・・・抵抗器、１７・・・・伝送線路、・電
圧源。 代 理 入 山 川 政 樹（ｔヲ心名） 第３図 第４図 第１図 第２図 第５図
示す構成図、第２図および第３図は本発明の具体的構成
の回路例を示す図、第４図は第２図の各部の波形を示す
波形図、第５図は従来のラインドライブ回路の一例を示
す構成図である１゜１１・・・・定電流源、１２．１３
・・・・スイッチング素子、１４・・・・トランス、１
５゜１６・・・・抵抗器、１７・・・・伝送線路、・電
圧源。 代 理 入 山 川 政 樹（ｔヲ心名） 第３図 第４図 第１図 第２図 第５図
Claims (1)
- 接地された定電流源と、この定電流源に主電流通路の
一端を接続した互いに相補的にスイッチングを行う２個
のスイッチング素子と、この２個のスイッチング素子の
主電流通路の残りの一端をそれぞれ接続した巻数比が一
次側２＿ｎ：二次側１（ｎ：正の整数）で一次側の中点
を直接または電圧源を介して接地したトランスを有し、
このトランスの一次側の２つの巻線端子と中点間に概ね
２＿ｎ＾２Ｚ＿０（Ｚ＿０：トランス二次側に接続され
る伝送線路の特性インピーダンス）の抵抗値を有する２
個の抵抗器を接続したことを特徴とするラインドライブ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198802A JPH0250544A (ja) | 1988-08-11 | 1988-08-11 | ラインドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198802A JPH0250544A (ja) | 1988-08-11 | 1988-08-11 | ラインドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0250544A true JPH0250544A (ja) | 1990-02-20 |
Family
ID=16397157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198802A Pending JPH0250544A (ja) | 1988-08-11 | 1988-08-11 | ラインドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0250544A (ja) |
-
1988
- 1988-08-11 JP JP63198802A patent/JPH0250544A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| JPH0320943B2 (ja) | ||
| US5438693A (en) | R. F. mixer | |
| JPH0250544A (ja) | ラインドライブ回路 | |
| US4460953A (en) | Signal voltage dividing circuit | |
| KR900000644B1 (ko) | Fet게이트 구동회로 | |
| JPH08107325A (ja) | ディジタル伝送送信回路 | |
| JPH0263212A (ja) | ラインドライバ回路 | |
| JPH0353614A (ja) | ラインドライバ回路 | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JPH0248818A (ja) | ラインドライバ回路 | |
| JPH0254613A (ja) | ユニポーラ信号／バイポーラ信号変換回路 | |
| JPH0414533B2 (ja) | ||
| JPH0247896B2 (ja) | ||
| EP0665997B1 (en) | Line driver circuit | |
| JPH0370390B2 (ja) | ||
| JPS63194413A (ja) | パルス信号送出回路 | |
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPS62183645A (ja) | 駆動回路 | |
| JPS6268324A (ja) | バイポ−ラ信号駆動回路 | |
| JPS5912623A (ja) | ダイオ−ドスイツチ駆動回路 | |
| JPH0628833Y2 (ja) | 信号入力装置 | |
| JPH0369465B2 (ja) | ||
| JPS62266911A (ja) | トランスミツタ用駆動回路 | |
| JPH0422313Y2 (ja) |