JPH0250629A - 周波数信号合成器 - Google Patents
周波数信号合成器Info
- Publication number
- JPH0250629A JPH0250629A JP1134852A JP13485289A JPH0250629A JP H0250629 A JPH0250629 A JP H0250629A JP 1134852 A JP1134852 A JP 1134852A JP 13485289 A JP13485289 A JP 13485289A JP H0250629 A JPH0250629 A JP H0250629A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency signal
- control
- divider
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
- H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail the phase-locked loop controlling several oscillators in turn
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は周波数信号合成器に関するものである。
さらに詳細にいえば、しかしそれに限定されるわ↓すで
はないが、本発明はテレビジョン受信器に用いられる、
周波数信号合成器に関するものである。
はないが、本発明はテレビジョン受信器に用いられる、
周波数信号合成器に関するものである。
［従来の技術］
情報が受信された信号から非同調状態にありうるため、
に、局部的に、すなわち受信器の中で、ラジオ周首数信
号を発生することが要請される。・この局部ラジオ周波
数は周波数合成器によって発生される。
に、局部的に、すなわち受信器の中で、ラジオ周首数信
号を発生することが要請される。・この局部ラジオ周波
数は周波数合成器によって発生される。
典型的な場合には、周波数合成器はフィードバック・ル
ープの中のラジオ周波数源と、比較周波数源とを有する
。これらのラジオ周波数源と比較周波数源のおのおのは
周波数混合器に信号を送り、それにより差フィードバッ
クによってラジオ周波数源が制御され、安定な、ずなわ
ら「ロックされた」、ラジオ周波数信号が得られる。発
生されるべきラジオ周波数信号のおのおのは、その制御
のために、別々のフィードバック・ループを必要とする
。
ープの中のラジオ周波数源と、比較周波数源とを有する
。これらのラジオ周波数源と比較周波数源のおのおのは
周波数混合器に信号を送り、それにより差フィードバッ
クによってラジオ周波数源が制御され、安定な、ずなわ
ら「ロックされた」、ラジオ周波数信号が得られる。発
生されるべきラジオ周波数信号のおのおのは、その制御
のために、別々のフィードバック・ループを必要とする
。
受信器、特にテレビジョン受信器、においで、２チヤン
ネルまたはさらに多くのチャンネルに同時に同調しうろ
ことが普通に要請されるようになってきている。テレビ
ジョン受信器の場合、このことによりいわゆる画像白画
像をうろことができる性能がえられる。けれども、現在
は、各チャンネルには別個の分離した周波数合成器が必
要であり、したがって、同時同調を行なうことができる
受信器は比較的高価であり、かつ、複雑である。
ネルまたはさらに多くのチャンネルに同時に同調しうろ
ことが普通に要請されるようになってきている。テレビ
ジョン受信器の場合、このことによりいわゆる画像白画
像をうろことができる性能がえられる。けれども、現在
は、各チャンネルには別個の分離した周波数合成器が必
要であり、したがって、同時同調を行なうことができる
受信器は比較的高価であり、かつ、複雑である。
［発明の目的と要約］
本発明の１つの目的は、２チヤンネルまたはもつと多く
のチャンネルに同時に同調することができ、しかし別個
の周波数合成器ループを必要としない、周波数合成器を
得ることである。
のチャンネルに同時に同調することができ、しかし別個
の周波数合成器ループを必要としない、周波数合成器を
得ることである。
本発明により、比較周波数信号を生ずる比較周波数発生
素子と、発生した複数個のラジオ周波数信号のうちの１
つのラジオ周波数信号を選定するマルチプレクサ素子と
、周波数分割器素子と、周波数混合器素子と、制御装置
とを有し、動作のさい、前記マルチプレクサ素子は複数
個の前記ラジオ周波数のうちの選定された１つのラジオ
周波数を前記周波数分割器素子に供給し一方前記制御装
置は前記分割器素子に接続されていて一連の分割器ワー
ドのそれぞれを前記分割器素子に供給し、かつ、前記ラ
ジオ周波数信号のおのおのがそれぞれの分割器ワードに
よって分割されて共通の分割された周波数信号が得られ
、かつ、前記比較周波数信号と前記分割された周波数信
号とが前記周波数混合器素子に送られて前記比較周波数
信号と前記分割された周波数信号との間の周波数差を表
す制御信号が得られ、かつ、前記制御信号がそれぞれの
ラジオ周波数信号の制御を行なう、周波数信号合成器が
得られる。
素子と、発生した複数個のラジオ周波数信号のうちの１
つのラジオ周波数信号を選定するマルチプレクサ素子と
、周波数分割器素子と、周波数混合器素子と、制御装置
とを有し、動作のさい、前記マルチプレクサ素子は複数
個の前記ラジオ周波数のうちの選定された１つのラジオ
周波数を前記周波数分割器素子に供給し一方前記制御装
置は前記分割器素子に接続されていて一連の分割器ワー
ドのそれぞれを前記分割器素子に供給し、かつ、前記ラ
ジオ周波数信号のおのおのがそれぞれの分割器ワードに
よって分割されて共通の分割された周波数信号が得られ
、かつ、前記比較周波数信号と前記分割された周波数信
号とが前記周波数混合器素子に送られて前記比較周波数
信号と前記分割された周波数信号との間の周波数差を表
す制御信号が得られ、かつ、前記制御信号がそれぞれの
ラジオ周波数信号の制御を行なう、周波数信号合成器が
得られる。
［実施例］
本発明の１つの実施例を添付図面を参照して説明する。
第１図の発振器１（水晶発振器であることが好ましい）
は基準周波数Ｆ、８．を発生する。
は基準周波数Ｆ、８．を発生する。
この基準周波数はタイミング発生器３を通って、比較周
波数ＦＣＯＩｐを生ずる。複数個のラジオ周波数信号（
ＲＦｌ、・・・、ＲＦＨ）は第１マルチプレクサ５に並
列に接続される。マルチプレクサ５はプログラム可能分
割器素子７に接続される。プログラム可能分割器素子７
は周波数混合器９に接続される。周波数混合器素子９は
また比較周波数信号ＦＣｏＩｌ、をも受は取り、そして
比較周波数信号Ｆ と分割された信＠Ｆ との差を
表す制御ｃａｍｐ ｄｉｖ 信号を生ずる。
波数ＦＣＯＩｐを生ずる。複数個のラジオ周波数信号（
ＲＦｌ、・・・、ＲＦＨ）は第１マルチプレクサ５に並
列に接続される。マルチプレクサ５はプログラム可能分
割器素子７に接続される。プログラム可能分割器素子７
は周波数混合器９に接続される。周波数混合器素子９は
また比較周波数信号ＦＣｏＩｌ、をも受は取り、そして
比較周波数信号Ｆ と分割された信＠Ｆ との差を
表す制御ｃａｍｐ ｄｉｖ 信号を生ずる。
本発明では、比較的高い比較周波数が用いられ、そして
この合成器は、適切な制御の下で、従来の単一合成ラジ
オ周波数信号とほぼ同程度の精度で、多数の対応する合
成ラジオ周波数信号のυ＋ｍを行なうように多重化する
ことができる。比較周波数信号ＦＣＯＩＩ）は一定であ
る。ラジオ周波数信号はＲＦｌからＲＦＮまでの間で多
重化される。ここで、ＲＦはラジオ周波数を表し、Ｎは
異なるラジオ周波数信号の総数である。分割器素子７に
より分割された結果は信号Ｆｄｉｖ’である。信号Ｆｄ
ｉｖは比較周波数ＦＣｏＩＩｌｌにほぼ等しく、そして
Ｆｃａｍｐと比較される。比較的高い比較周波数ＦＣＯ
１ｐが用いられる結果、多重化の侵、従来の高特性周波
数合成器と同様な正味の個別ループ比較周波数がえられ
る。
この合成器は、適切な制御の下で、従来の単一合成ラジ
オ周波数信号とほぼ同程度の精度で、多数の対応する合
成ラジオ周波数信号のυ＋ｍを行なうように多重化する
ことができる。比較周波数信号ＦＣＯＩＩ）は一定であ
る。ラジオ周波数信号はＲＦｌからＲＦＮまでの間で多
重化される。ここで、ＲＦはラジオ周波数を表し、Ｎは
異なるラジオ周波数信号の総数である。分割器素子７に
より分割された結果は信号Ｆｄｉｖ’である。信号Ｆｄ
ｉｖは比較周波数ＦＣｏＩＩｌｌにほぼ等しく、そして
Ｆｃａｍｐと比較される。比較的高い比較周波数ＦＣＯ
１ｐが用いられる結果、多重化の侵、従来の高特性周波
数合成器と同様な正味の個別ループ比較周波数がえられ
る。
本発明の周波数合成器はデータ入力ボート１１を通して
制御される。データ入力ボート１１はデータ・バッファ
１〜データ・バッファＮ１５にそれぞれの分ｉ１Ｊ Ｉ
ワードを送り、そしてまたタイミング発生器３を励振す
る。バッファ１５は分割器マルチプレクサ１７に並列に
接続され、そしてこの分割器マルチプレクサ１７は分割
器素子７に接続される。タイミング発生器３は分割器マ
ルチプレクサ１７とラジオ周波数マルチプレクサ５に接
続され、ラジオ周波数ＲＦＮとその対応する分割器ワー
ドが、プログラム分割器７に正しい時刻に入るように、
タイム・シーケンスがえられて、分割された周波数がＦ
ｌ、：事実上等しくされる。
制御される。データ入力ボート１１はデータ・バッファ
１〜データ・バッファＮ１５にそれぞれの分ｉ１Ｊ Ｉ
ワードを送り、そしてまたタイミング発生器３を励振す
る。バッファ１５は分割器マルチプレクサ１７に並列に
接続され、そしてこの分割器マルチプレクサ１７は分割
器素子７に接続される。タイミング発生器３は分割器マ
ルチプレクサ１７とラジオ周波数マルチプレクサ５に接
続され、ラジオ周波数ＲＦＮとその対応する分割器ワー
ドが、プログラム分割器７に正しい時刻に入るように、
タイム・シーケンスがえられて、分割された周波数がＦ
ｌ、：事実上等しくされる。
ｉｖ
動作のさいには、この合成器はマスク制御サイクルを有
する。このマスク制御サイクルは等間隔でない複数個の
副サイクル、すなわち、時間間隔を有する。このことは
、画像内の挿入画像の周波数制御は、主画像の周波数制
御はど安定である必要がないことによる。タイミング発
生器３により、各副サイクルの間、バッファ分割器ワー
ドと対応するラジオ周波数ＲＦＮが、分割器素子７に対
してマルチプレクシングされる。このように、それぞれ
のラジオ周波数発生器（図示されていない）はそのＩＩ
Ｉ １１１信号１９によって制御される。ＩＩＩ Ｉｌ
ｌ信号１９は、制御マルチプレクサ２７と制御線路２５
を通して、それぞれのＲＦＮ発生器のバラクタＰＤＮに
送られる。バラクタＰＤＮのおのおのは、そのおのおの
のラジオ周波数ＲＦＮの発生を調整するように構成され
る。
する。このマスク制御サイクルは等間隔でない複数個の
副サイクル、すなわち、時間間隔を有する。このことは
、画像内の挿入画像の周波数制御は、主画像の周波数制
御はど安定である必要がないことによる。タイミング発
生器３により、各副サイクルの間、バッファ分割器ワー
ドと対応するラジオ周波数ＲＦＮが、分割器素子７に対
してマルチプレクシングされる。このように、それぞれ
のラジオ周波数発生器（図示されていない）はそのＩＩ
Ｉ １１１信号１９によって制御される。ＩＩＩ Ｉｌ
ｌ信号１９は、制御マルチプレクサ２７と制御線路２５
を通して、それぞれのＲＦＮ発生器のバラクタＰＤＮに
送られる。バラクタＰＤＮのおのおのは、そのおのおの
のラジオ周波数ＲＦＮの発生を調整するように構成され
る。
し発明の効果］
本発明の周波数合成器は、副サイクルと制御信号との間
のスイッチングがプログラム可能弁υ１器ワードの休止
部分で起こるように、すなわち、カウントの終了のとこ
ろで起こるように、タイミング発生器３によってさらに
タイミングが行なわれる。したがって、プログラム可能
分割器バラクタのスイッチングのさいの乱れが最小にさ
れる。
のスイッチングがプログラム可能弁υ１器ワードの休止
部分で起こるように、すなわち、カウントの終了のとこ
ろで起こるように、タイミング発生器３によってさらに
タイミングが行なわれる。したがって、プログラム可能
分割器バラクタのスイッチングのさいの乱れが最小にさ
れる。
本発明の周波数合成器において、（例えば、コンデンサ
を有する）メモリを通して信号をそれぞれのバラクタに
バッファすることにより、利点がえられる。このような
メモリ素子を用いた場合、それぞれのラジオ周波数発生
ループは、ただ１つのループ増幅器とフィルタを必要と
する。さらに、それらのラジオ周波数ループのロックを
保持するために、特定のバラクタは、それらの非制御期
間中、それぞれのｉｌＪ ＭＵ信信置電圧１９保持され
るであろう。
を有する）メモリを通して信号をそれぞれのバラクタに
バッファすることにより、利点がえられる。このような
メモリ素子を用いた場合、それぞれのラジオ周波数発生
ループは、ただ１つのループ増幅器とフィルタを必要と
する。さらに、それらのラジオ周波数ループのロックを
保持するために、特定のバラクタは、それらの非制御期
間中、それぞれのｉｌＪ ＭＵ信信置電圧１９保持され
るであろう。
本発明の周波数合成器は、Ｎ個の合成器と、Ｎ個の基準
発振器と、Ｎ個のループ増幅器と、Ｎ個のループ・フィ
ルタと、Ｎ個のデータ・バス・ハイウェイとを、共通の
モードイングとそれに伴う部品によって置き換えられて
いることがわかるであろう。
発振器と、Ｎ個のループ増幅器と、Ｎ個のループ・フィ
ルタと、Ｎ個のデータ・バス・ハイウェイとを、共通の
モードイングとそれに伴う部品によって置き換えられて
いることがわかるであろう。
第１図は本発明による周波数合成器をブロック線図形式
で示した図面である。 １ 比較周波数発生素子 ５ ラジオ周波数マルチプレクサ ７ プログラム可能周波数分割器素子９ 周波
数混合器素子 ２７ 制御マルチブレクＶ ３ タイミング発生器 １５ バツファ 分割器マルチプレクサ
で示した図面である。 １ 比較周波数発生素子 ５ ラジオ周波数マルチプレクサ ７ プログラム可能周波数分割器素子９ 周波
数混合器素子 ２７ 制御マルチブレクＶ ３ タイミング発生器 １５ バツファ 分割器マルチプレクサ
Claims (7)
- （１）比較周波数信号を生ずる比較周波数発生素子と、
発生した複数個のラジオ周波数信号のうちの１つのラジ
オ周波数信号を選定するマルチプレクサ素子と、周波数
分割器素子と、周波数混合器素子と、制御装置とを有し
、動作のさい、前記マルチプレクサ素子は複数個の前記
ラジオ周波数のうちの選定された１つのラジオ周波数を
前記周波数分割器素子に供給し一方前記制御装置は前記
分割器素子に接続されていて一連の分割器ワードのそれ
ぞれを前記分割器素子に供給し、かつ、前記ラジオ周波
数信号のおのおのがそれぞれの分割ワードによつて分割
されて共通の分割された周波数信号がえられ、かつ、前
記比較周波数信号と前記分割された周波数信号とが前記
周波数混合器素子に送られて前記比較周波数信号と前記
分割された周波数信号との間の周波数差を表す制御信号
が得られ、かつ、前記制御信号がそれぞれのラジオ周波
数信号の制御を行なう、周波数信号合成器。 - （２）請求項１において、前記比較周波数発生素子が水
晶発振器である、前記周波数信号合成器。 - （３）請求項１または請求項２において、動作中の前記
周波数信号合成器がその制御時間サイクルが複数個の副
サイクルを有する制御装置によつて制御され、かつ、発
生された複数個の前記ラジオ周波数信号のおのおのが１
つの副サイクルに属しそれにより発生された前記ラジオ
周波数に対する周波数ロックが前記副サイクルの中で決
定される、前記周波数信号合成器。 - （４）請求項３において、動作中において制御時間サイ
クルを定めるためのタイミング発生器を有する、前記周
波数信号合成器。 - （５）請求項１から請求項４までのいずれかにおいて、
前記周波数混合器素子が制御マルチプレクサ素子に接続
されそれにより各制御信号が制御線路を通して供給され
るこにより発生されたそれぞれのラジオ周波数の制御を
行なう、前記周波数信号合成器。 - （６）請求項５において、前記制御線路がメモリ素子を
有しそれにより前記制御信号が制御を保持することがで
き、一方、前記合成器が予め定められたシーケンスに従
つて進行する、前記周波数信号合成器。 - （７）請求項１から請求項６までのいずれかにおいて、
分割器ワードを保持するようにおのおのが構成された複
数個のバッファと、前記マルチプレクサ素子に選定され
たラジオ周波数が供給された時前記分割器素子に対応す
る分割器ワードを送るように前記制御装置によつて制御
されるマルチプレクサ装置とを有する、前記周波数信号
合成器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8812895.4 | 1988-05-31 | ||
| GB8812895A GB2219451A (en) | 1988-05-31 | 1988-05-31 | Frequency synthesiser |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0250629A true JPH0250629A (ja) | 1990-02-20 |
Family
ID=10637846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134852A Pending JPH0250629A (ja) | 1988-05-31 | 1989-05-30 | 周波数信号合成器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4922548A (ja) |
| EP (1) | EP0345940A3 (ja) |
| JP (1) | JPH0250629A (ja) |
| GB (1) | GB2219451A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101847B2 (ja) * | 1988-10-21 | 1995-11-01 | シャープ株式会社 | デジタルフェイズロックドループ装置 |
| DE4034101A1 (de) * | 1990-10-26 | 1992-04-30 | Telefunken Electronic Gmbh | Schaltungsanordnung zur bereichsumschaltung eines tuners |
| US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
| US5420646A (en) * | 1991-12-30 | 1995-05-30 | Zenith Electronics Corp. | Bandswitched tuning system having a plurality of local oscillators for a digital television receiver |
| DE69802178T2 (de) | 1998-07-13 | 2006-08-10 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Frequenzgenerierungsschaltung |
| GB2383205B (en) * | 2001-12-14 | 2005-02-16 | Ifr Ltd | Low noise synthesiser |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3927384A (en) * | 1974-08-20 | 1975-12-16 | Itt | Frequency synthesizer |
| US4296407A (en) * | 1979-05-14 | 1981-10-20 | Matsushita Electric Industrial Co. | Digital frequency synthesizer with frequency divider programmable in response to stored digital control signal |
| US4296380A (en) * | 1979-05-21 | 1981-10-20 | Matsushita Electric Industrial Co. | Programmable digital frequency divider for synthesizing signals at desired frequency |
| JPS5637779A (en) * | 1979-09-05 | 1981-04-11 | Sony Corp | Television picture receiver |
| US4330758A (en) * | 1980-02-20 | 1982-05-18 | Motorola, Inc. | Synchronized frequency synthesizer with high speed lock |
| GB8322439D0 (en) * | 1983-08-19 | 1983-09-21 | Gen Electric Co Plc | Oscillation generator arrangements |
| JPS61294936A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | シンセサイザ− |
| US4809069A (en) * | 1988-03-10 | 1989-02-28 | North American Philips Corporation | Multifunction memory for digital television |
-
1988
- 1988-05-31 GB GB8812895A patent/GB2219451A/en not_active Withdrawn
-
1989
- 1989-05-02 EP EP89304388A patent/EP0345940A3/en not_active Withdrawn
- 1989-05-30 JP JP1134852A patent/JPH0250629A/ja active Pending
- 1989-05-30 US US07/358,796 patent/US4922548A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0345940A3 (en) | 1990-05-16 |
| GB8812895D0 (en) | 1988-07-06 |
| EP0345940A2 (en) | 1989-12-13 |
| US4922548A (en) | 1990-05-01 |
| GB2219451A (en) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570458B2 (en) | Low noise microwave synthesizer employing high frequency combs for tuning drift cancel loop | |
| US5144254A (en) | Dual synthesizer including programmable counters which are controlled by means of calculated input controls | |
| EP0453280B1 (en) | PLL frequency synthesizer | |
| EP0500516B1 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US5391996A (en) | Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band | |
| US4835491A (en) | Clock signal generation | |
| US5107220A (en) | Frequency synthesizer | |
| US5422604A (en) | Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value | |
| EP0147897A2 (en) | Phase-locked loop capable of generating a plurality of stable frequency signals | |
| JPH0250629A (ja) | 周波数信号合成器 | |
| US5267189A (en) | Rational fraction synthesizer | |
| US6720806B1 (en) | Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls | |
| US20040012577A1 (en) | Synthesizing a pixel clock with extremely close channel spacing | |
| GB2236922A (en) | Frequency synthesisers | |
| US3177444A (en) | Frequency generator with heterodyne frequency control | |
| US2228323A (en) | Oscillation generator and frequency multiplier | |
| GB2377101A (en) | Frequency synthesiser circuits | |
| US2958049A (en) | Synchronized oscillator with electron-coupled reference timing source | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH07162274A (ja) | 受信装置用集積回路 | |
| KR970002435Y1 (ko) | 피엘엘 회로 | |
| GB2099645A (en) | Frequency synthesisers | |
| KR20220070726A (ko) | 서로 다른 출력주파수 신호들을 갖는 위상 고정 루프 장치 | |
| JPH04284025A (ja) | クロック再生回路 | |
| JPH0728258B2 (ja) | 信号発生装置 |