JPH0251255B2 - - Google Patents

Info

Publication number
JPH0251255B2
JPH0251255B2 JP58051711A JP5171183A JPH0251255B2 JP H0251255 B2 JPH0251255 B2 JP H0251255B2 JP 58051711 A JP58051711 A JP 58051711A JP 5171183 A JP5171183 A JP 5171183A JP H0251255 B2 JPH0251255 B2 JP H0251255B2
Authority
JP
Japan
Prior art keywords
layer
region
emitter
polycrystalline silicon
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58051711A
Other languages
English (en)
Other versions
JPS58201358A (ja
Inventor
Maikeru Kemureeji Baanaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58201358A publication Critical patent/JPS58201358A/ja
Publication of JPH0251255B2 publication Critical patent/JPH0251255B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/441—Vertical BJTs having an emitter-base junction ending at a main surface of the body and a base-collector junction ending at a lateral surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 この発明は浅いエミツタ領域と狭い真性ベース
領域とを有する高性能バイポーラ素子を信造する
方法、特に、最少の製造工程を使用した方法に関
する。
単結晶シリコン基板に浅いエミツタ・ベース構
造をイオン・インプランテーシヨンで製造するこ
とについては多くの問題がある。これらの問題と
しては、 (1) ベース・ドーパント即ちボロンのイオン・イ
ンプランテーシヨン中の偶発的なチヤネリング
が、深さ勾配（depth slope）に対して浅いイ
ンプランテーシヨン濃度を生ずる。
(2) ベース・インプランテーシヨンによる残留損
傷。
(3) 砒素のエミツタ・インプランテーシヨンによ
る残留損傷。
(4) エミツタ／ベース接合濃度の相当する低下を
伴うエミツタ活性化サイクル中のベース拡散の
増加。
(5) エミツタ活性及びドライブ・イン中のエミツ
タ・ドーパントによるベース・ドーパントへの
妨害等がある。
これらの単結晶基板へのイオン・インプランテ
ーシヨンから発生する問題は、浅い構造を不可能
にする。
イオンが注入された多結晶シリコンを半導体基
体のドーパント源として使用することが、米国特
許第4063967号及び第4210473号に記載されてい
る。IBMテクニカル・デイスクロージヤ・ブリ
テン・Vol.23、No.９、1981年２月、ページ4137−
4139及び米国特許第4160991号に、砒素がドープ
された多結晶シリコンをエピタキシヤル・シリコ
ン内に欠陥のない浅いエミツタを形成するための
拡散源として使用することが記載されている。後
述の２つの従来例に用いられた方法では所望の素
子を製造するために多くの工程を必要とする。ま
た、この結果得られた素子もいくつかの固有の欠
陥を有する。
この発明の主な目的は、浅いエミツタと狭い真
性ベース領域とを有する高性能バイポーラ素子を
製造するた最少の製造工程を使用する方法を提供
することである。
この発明の他の目的は、真性ベース及び外部ベ
ースの両方を形成するため単一のベース・インプ
ランテーシヨンを使用する高性能バイポーラ素子
を製造する方法を提供することである。
これらの目的及び他の目的は、浅いエミツタと
狭い真性のベース領域とを有する高性能バイポー
ラ素子を製造する最少の製造工程を使用する方法
により達成される。この発明の方法は、埋め込ま
れたサブコレクタと、分離領域（アイソレーシヨ
ンリジヨン）により互いに分離された単結晶シリ
コン領域と、を有するシリコン半導体基板を提供
することを含む。外部ベース、真性ベース及びエ
ミツタ領域の形成される部分が、リソグラフイツ
ク技術により除去された二酸化シリコンの表面層
が設けられる。多結晶シリコン層がシリコン基板
上に被着される。多結晶シリコンの表面が酸化さ
れそして多結晶シリコンにベース不純物が注入さ
れる。リソグラフイツク技術が酸化層と多結晶シ
リコン層とを外部ベース、真性ベース及びエミツ
タ領域に残して除去するために用いられる。窒化
シリコン層が表面上に被着され、その後、CVD
による酸化層が被着される。エミツタ領域を画定
するために窒化シリコン層と表面酸化層とに開孔
が形成される。多結晶シリコンはベース不純物を
基板内へドライバするために部分的に熱酸化され
る。この熱酸化された熱酸化層はエミツタ領域の
多結晶シリコンを露呈するために反応性イオンエ
ツチングなどの等方性エツチングを用いて除去さ
れる。エミツタ不純物がエミツタ領域の多結晶シ
リコン内へイオン・インプランテーシヨンされ、
そして基板内にドライブされる。コレクタ、ベー
ス及びエミツタ接点開孔がリソグラフイ及びエツ
チング技術によつて形成され、後に導電性金属が
被着される。
この発明の他の目的は以下の図面に基づいた詳
細な説明から明らかとなるであろう。
以下、この発明を一実施例について図面を参照
して説明する。
第１図乃至第４図を参照するとこの発明の一実
施例の製造工程が示されている。トランジスタ素
子は、Ｐ型単結晶シリコン材質のウエハ又は基板
１０から出発して製造される。この実施例の方法
はNPNバイポーラ素子集積回路の形成を説明し
ている。しかしながら、PNPバイポーラ素子集
積回路も関連する領域内のトランジスタの種々の
要素の極性を単に逆にすることにより選択的に形
成することができる。Ｐ型基板１０はN+拡散が
行なわれて層１２が形成されたサブコレクタを有
する。ウエハはエピタキシヤル成長室に置かれ、
そこで拡散層１２の表面上にエピタキシヤル層１
４が成長される。エピタキシヤル層は所望の厚さ
であつてよいが、しかしこの発明のような高性能
な素子では厚さは約２ミクロンより小さくすべき
である。エピタキシヤル層の好ましい厚さは約
1.2ミクロンである。
分離領域１６及び１８は適当な誘電体材料、例
えば蒸着された二酸化シリコンなどで充填された
孔でれる。P+領域２０を基板１０内の誘電体分
離領域１８下の指示された領域に形成して、反転
を防ぐチヤネル・ストツプとすることができる。
領域１８は単結晶シリコン領域を他の単結晶シリ
コン領域から分離し、領域１６はベース・エミツ
タ領域をコレクタ到達（reach−through）領域
から分離している。この種の誘電体領域を形成す
るには当該技術において多くの方法がある。これ
らの分離領域を形成するための１つの工程とし
て、ジエー・エー・ボンダーとエツチ・ビー・ポ
ギーによる米国特許第410486号“シリコンに分離
領域を形成する方法”がある。これに代えて、部
分的な誘電体分離を次の２つの米国特許出願連続
番号第296929号及び連続番号第296933号の内のど
ちらか１つに記載された方法で形成してもよい。
これらの特許出願及び特許には領域１６，１８及
び２０のための部分的な誘電体分離を形成する工
程が詳細に記載されている。
この発明によれば、マスク層２２が半導体基板
上のコレクタ到達（reach−through）領域に指
示された領域を覆い、エミツタ、真性ベース及び
外部ベース領域に指示された領域を開ける様に設
けられる。このマスク層は約2000Åの厚さの化学
蒸着（CVD）された二酸化シリコン層であつて
よい。このような層の被着の好ましい工程は、約
450℃のシランと酸素を用いて通常の低い圧力と
低い温度で二酸化シリコンを化学蒸着することで
ある。これに代えて、マスク層２２を二酸化シリ
コンと窒化シリコン又は他の誘電体材料との層の
組合せから形成してもよい。層２２の開孔は、通
常のリソグラフイ及びマスキング処理により形成
される。多結晶シリコンの層２４が、単結晶シリ
コン基板への開孔が設けられたシリコン基板の表
面上に被着される。多結晶シリコン層２４は外部
ベース領域に指示された領域にオーミツク接合す
る。この他、多結晶シリコン層はマスク層２２を
覆うように形成される。多結晶シリコン層２４の
厚さは1000乃至5000Åであり好ましい厚さは約
2300Åである。多結晶シリコン層２４は、ウエハ
全体に好ましくは反応性シランSiH4を含み反応
圧力が約500ミリトル、反応温度が約625℃、成長
速度が約100Å／分の低圧化学蒸着工程により蒸
着される。そして、多結晶シリコン層２４は熱酸
化を受けて200Å乃至3000Å、好ましくは800Åの
厚さの二酸化シリコンの表面酸化層２６が設けら
れる。
このシリコン基板（構造体）はイオン・インプ
ランテーシヨン装置に入れられ、ボロンが多結晶
シリコン層２４に所望のドーピング濃度までイン
プランテーシヨンされる。好ましいドーピング・
レベルは多結晶シリコン層２４内において約４×
1019原子／c.c.である。このインプランテーシヨン
の間、ホウ素は多結晶シリコン層２４内に保たれ
る。ホトリソグラフイ及びエツチング技術により
二酸化シリコン層２６及び多結晶シリコン層２４
が外部ベース、真性ベース及びエミツタ領域を除
いた全ての領域から除去される。
第２図に示すように、好ましくは1000Åの窒化
シリコンの層２８がウエハの表面を覆つて形成さ
れる。窒化シリコン層はRFスパツタリング又は
好ましくは800℃のN2雰囲気中でシランとアンモ
ニアの混合気からの熱分解被着により形成され
る。そして、二酸化シリコン層３０が窒化シリコ
ン層２８を覆つて形成される。これら二酸化シリ
コン層２６及び３０と窒化シリコン層２８は熱酸
化スクリーンとして働く。そして、フオトリソグ
ラフイ及びエツチング技術により、多結晶シリコ
ン層２４の表面から二酸化シリコン層２６及び３
０と窒化シリコン層２８より成るスクリーンが部
分エツチングされる。エツチングされた領域はエ
ミツタと真性ベース領域に指示される。
第３図に示すように、シリコン基板（構造体）
は適当な加熱装置に入れられ、ここでイオン・イ
ンプランテーシヨンされた多結晶シリコン層２４
は800℃から1000℃の間の温度の酸化雰囲気中で
加熱される。例えば、900℃で２分間酸素中に置
かれ、そして45分間水蒸気中に置かれそして２分
間酸素中に置かれる。この熱処理の効果はボロン
をエピタキシヤル層１４内に約950Å程ドライブ
し、外部ベース領域３２及び真性ベース領域３４
を形成し、これによりPN接合３６を形成する。
PN接合３６が真性ベース領域３４で外部ベース
領域３２よりも突出した形状に形成されている
が、これは、窒化シリコン層２８及び二酸化シリ
コン層３０で覆われている所よりもエミツタ開孔
領域４０内の方が、酸化物が形成されても、多結
晶シリコン層２４及びエピタキシヤル層１４にお
ける不純物拡散への熱作用効果が大きくて不純物
の拡散をより促進するからと考えられる。ドライ
−ウエツト−ドライのドライブイン酸化工程と同
時に、多結晶シリコン・ベース領域２４の側壁に
酸化３８が形成され、エミツタ開孔領域４０内の
多結晶シリコン層２４の一部が酸化により膜厚が
減少され、一方スクリーンにより保護された多結
晶シリコンは酸化によつて膜厚が減少されるよう
なことはない。この熱酸化工程はまた高濃度のボ
ロンの拡散性を高める。真性ベース領域３４内に
残存する多結晶シリコン層２４は約200Å乃至
4000Å、好ましくは約1200Åの厚さを有する。
第４図に示すように、エミツタ開孔領域４０内
に形成された熱酸化層は反応性イオン・エツチ等
の等方性エツチを用いて除去されて多結晶シリコ
ン領域２４の側壁覆いを与える。一方、エミツタ
開孔領域内に残存する多結晶シリコン領域が露呈
される。このようにしてシリコン基板（構造体）
はエミツタ・イオン・インプランテーシヨンの準
備がされる。なお、約100Å乃至10000Åの厚さの
二酸化シリコンの付加的な層を成長させて等方性
エツチにより除去し、多結晶シリコン領域２４の
側壁覆い幅を増してもよい。この層は二酸化シリ
コン又は二酸化シリコンと窒化シリコンとの組合
せでできる。側壁工程のより詳細な記述に関して
は米国特許第4234362号を参照されたい。シリコ
ン基板（構造体）は、エミツタ不純物のイオン・
インプランテーシヨンが行なわれる適当なイオ
ン・インプランテーシヨン装置に置かれる。好ま
しい不純物は砒素であり、約１×1015乃至１×
1016原子／cm2で真空中５乃至50KeVのエネルギに
より加えられる。この照射量はエミツタ開孔４０
内の多結晶シリコン層２４に５×1019乃至２×
1021砒素イオン／c.c.の平均的な砒素ドープ・レベ
ルを与える。好ましい条件は1200Åの多結晶シリ
コン層に対して30KeVのエネルギで４×1015原
子／cm2である。これにより得られた構造が第４図
に示されている。ここでエミツタ４２は多結晶シ
リコン層２４の全長にわたつている。シリコン基
板（構造体）はここでイオン・インプランテーシ
ヨン装置から取り出され、熱処理装置へ入れられ
る。シリコン基板（構造体）は約800℃乃至1000
℃、好ましくは900℃で、60分間酸素中そして後
で30分間窒素中で高熱処理を受ける。これにより
多結晶シリコン層２４内のエミツタ領域４２から
不純物が単結晶エピタキシヤル層１４内のエミツ
タ領域４２Ａへドライブ・インされる。このドラ
イブ・イン工程は多結晶シリコン・エミツタ領域
４０を400Å程度消費する。そして、標準のリソ
グラフイツク技術を用いて接点を開き金属導線を
形成することにより素子が完成する。
第１図乃至第４図に示された方法は多くの効果
を有する。すなわち、単結晶領域にイオン・イン
プランテーシヨンによる損傷が生じない。真性ベ
ースが外部ベースと等しいか又は大きい。一つの
ベース不純物のインプランテーシヨンで真性及び
外部ベースの両方を作ることができる。エミツタ
領域の多結晶ベース周縁には熱酸化により良質の
SiO2／Si接触面が形成される。エミツタ／ベー
ス接合の一部が多結晶シリコン内にある。多結晶
シリコン内の増強されたエミツタの拡散性はベー
ス・エミツタ間の金属洩れ及び短絡を最少にす
る。製造工程の複雑さを減少する。浅いエミツ
タ／ベース接合が達成される。そして多結晶シリ
コン・エミツタが部分的に存在することにより利
得が増大する。
【図面の簡単な説明】
第１図、第２図、第３図及び第４図はこの発明
の一実施例による高性能の浅いエミツタ／ベース
を有するバイポーラ素子の製造方法を示す概略断
面図である。 １０……半導体基板、１４……エピタキシヤル
層、１６，１８……分離領域、２２……マスク
層、２４……多結晶シリコン層、２６……表面酸
化層、２８……窒化シリコン層、３０……二酸化
シリコン層、３２……外部ベース領域、３４……
真性ベース領域、４２，４２Ａ……エミツタ領
域。

Claims (1)

  1. 【特許請求の範囲】 １ 浅いエミツタ領域を有するトランジスタを製
    造するための方法において、 エミツタ領域と真性ベース領域と外部ベース領
    域とに対して孔が開けられたマスク層と、分離領
    域と、エピタキシヤル層と、サブコレクタとを有
    する半導体基板上に多結晶シリコン層を被着し、 前記多結晶シリコン層を熱的に酸化して表面酸
    化層を設け、 前記多結晶シリコン層にベース不純物をイオ
    ン・インプランテーシヨンし、 サブコレクタ到達領域から前記多結晶シリコン
    層と前記表面酸化層とを除去し、 窒化シリコン層を被着し、 二酸化シリコン層を被着し、 真性ベース及びエミツタ領域とを画定するため
    に前記二酸化シリコン層、前記窒化シリコン層、
    及び前記表面酸化層に孔を開け、 前記多結晶シリコン層を熱的に酸化して熱酸化
    層を設けて前記ベース不純物を前記エピタキシヤ
    ル層内にドライブし、 エミツタ領域の前記熱酸化層を等方性エツチで
    エツチングし、 エミツタ不純物をエミツタ領域にイオン・イン
    プランテーシヨンし、 前記エミツタ不純物を前記エピタキシヤル層内
    にドライブするために熱処理を行ない、 コレクタ、外部ベース及びエミツタ接点の開孔
    を設けて導電性金属を形成する ことを特徴とするトランジスタを製造する方法。
JP58051711A 1982-05-18 1983-03-29 浅いエミツタ構造を持つトランジスタを製造する方法 Granted JPS58201358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US379535 1982-05-18
US06/379,535 US4437897A (en) 1982-05-18 1982-05-18 Fabrication process for a shallow emitter/base transistor using same polycrystalline layer

Publications (2)

Publication Number Publication Date
JPS58201358A JPS58201358A (ja) 1983-11-24
JPH0251255B2 true JPH0251255B2 (ja) 1990-11-06

Family

ID=23497662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58051711A Granted JPS58201358A (ja) 1982-05-18 1983-03-29 浅いエミツタ構造を持つトランジスタを製造する方法

Country Status (4)

Country Link
US (1) US4437897A (ja)
EP (1) EP0094482B1 (ja)
JP (1) JPS58201358A (ja)
DE (1) DE3380889D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534806A (en) * 1979-12-03 1985-08-13 International Business Machines Corporation Method for manufacturing vertical PNP transistor with shallow emitter
US4573256A (en) * 1983-08-26 1986-03-04 International Business Machines Corporation Method for making a high performance transistor integrated circuit
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
JPS6146063A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置の製造方法
US4663825A (en) * 1984-09-27 1987-05-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US4635345A (en) * 1985-03-14 1987-01-13 Harris Corporation Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US4701780A (en) * 1985-03-14 1987-10-20 Harris Corporation Integrated verticle NPN and vertical oxide fuse programmable memory cell
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US4721685A (en) * 1986-04-18 1988-01-26 Sperry Corporation Single layer poly fabrication method and device with shallow emitter/base junctions and optimized channel stopper
US4812417A (en) * 1986-07-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of making self aligned external and active base regions in I.C. processing
US4829015A (en) * 1987-05-21 1989-05-09 Siemens Aktiengesellschaft Method for manufacturing a fully self-adjusted bipolar transistor
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
US5005066A (en) * 1987-06-02 1991-04-02 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US4784966A (en) * 1987-06-02 1988-11-15 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US5270224A (en) * 1988-03-11 1993-12-14 Fujitsu Limited Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit
KR910005403B1 (ko) * 1988-09-23 1991-07-29 삼성전자 주식회사 고성능 바이폴라 트랜지스터 및 그 제조방법
JP2543224B2 (ja) * 1989-04-25 1996-10-16 松下電子工業株式会社 半導体装置とその製造方法
US5117271A (en) * 1990-12-07 1992-05-26 International Business Machines Corporation Low capacitance bipolar junction transistor and fabrication process therfor
DE69714575D1 (de) * 1997-05-30 2002-09-12 St Microelectronics Srl Laterales PNP-bipolares elektronisches Bauelement und dessen Herstellungsverfahren
DE10231407B4 (de) * 2002-07-11 2007-01-11 Infineon Technologies Ag Bipolartransistor
DE10254663B4 (de) * 2002-11-22 2005-08-04 Austriamicrosystems Ag Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2449688C3 (de) 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
JPS51127682A (en) 1975-04-30 1976-11-06 Fujitsu Ltd Manufacturing process of semiconductor device
US4104086A (en) 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4160991A (en) 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
US4190466A (en) 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4234362A (en) 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
JPS5586151A (en) 1978-12-23 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor integrated circuit
US4234357A (en) 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts

Also Published As

Publication number Publication date
US4437897A (en) 1984-03-20
EP0094482A2 (en) 1983-11-23
EP0094482A3 (en) 1986-10-08
EP0094482B1 (en) 1989-11-23
JPS58201358A (ja) 1983-11-24
DE3380889D1 (en) 1989-12-28

Similar Documents

Publication Publication Date Title
US4437897A (en) Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
US4431460A (en) Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US4546536A (en) Fabrication methods for high performance lateral bipolar transistors
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
US4438556A (en) Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
CA2295990A1 (en) A process for manufacturing ic-components to be used at radio frequencies
JPS62588B2 (ja)
JPH0644568B2 (ja) 横型トランジスタの製造方法
EP0076106B1 (en) Method for producing a bipolar transistor
JPH04264735A (ja) 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法
EP0052198B1 (en) Method of manufacturing semiconductor devices using self-alignment techniques
US4151006A (en) Method of manufacturing a semiconductor device
US5198692A (en) Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
JP3431639B2 (ja) バイポーラ・トランジスタを形成する方法
US5407838A (en) Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects
US6445043B1 (en) Isolated regions in an integrated circuit
EP0378164B1 (en) Bipolar transistor and method of manufacturing the same
US3503813A (en) Method of making a semiconductor device
KR19990067517A (ko) 반도체장치의 제조방법
JPH0629304A (ja) 半導体装置およびその製造方法
JP3164375B2 (ja) トランジスタを形成する方法
JP3041886B2 (ja) 半導体装置の製造方法
JP3146490B2 (ja) 半導体装置の製造方法
JP2677258B2 (ja) 半導体装置およびその製造方法
JPH0582533A (ja) 半導体装置およびその製造方法