JPH0253796B2 - - Google Patents
Info
- Publication number
- JPH0253796B2 JPH0253796B2 JP59174726A JP17472684A JPH0253796B2 JP H0253796 B2 JPH0253796 B2 JP H0253796B2 JP 59174726 A JP59174726 A JP 59174726A JP 17472684 A JP17472684 A JP 17472684A JP H0253796 B2 JPH0253796 B2 JP H0253796B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- register
- change
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プロセツサを備えたカラーCRTデ
イスプレイのチエンジカラー回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a change color circuit for a color CRT display equipped with a processor.
プロセツサ(CPU又はMPU)を備えたカラー
のCRT(陰極線管)デイスプレイは、パーソナル
コンピユータなどで広く用いられている。表示色
は、デイジタル方式であるので赤R、緑G、青B
とその組合せで得られる7色であるが、これに輝
度(I)を加え更にタイルペイント技法などを採
用して多様色を図つたものもある。
Color CRT (cathode ray tube) displays equipped with a processor (CPU or MPU) are widely used in personal computers and the like. The display colors are red R, green G, and blue B because it is a digital system.
Seven colors can be obtained by combining these two colors, but there are also some that add luminance (I) to these and use tile painting techniques to create a wide variety of colors.
カラーチユーブの管面に表示されている図形を
指定した色で塗りつぶす(ペイント)、ある色で
表示されている図形を他の色に変更する(チエン
ジカラー)などの操作が、CRTデイスプレイで
は簡単にでき、該装置の有効性を増している。 Operations such as filling figures displayed on the color tube surface with a specified color (Paint) and changing figures displayed in one color to another color (Change Color) are easy on a CRT display. , which increases the effectiveness of the device.
従来チエンジカラーはソフトウエアで行なつて
おり、この場合プログラムがVRAM(ビデオ ラ
ンダムアクセスメモリ)の指定範囲内の色データ
を1ドツトずつ読取り、指定色と比較して一致す
れば当該色データ格納メモリセルに変更したい色
データを書込み、即ち当該メモリセルの記憶内容
を変更後色データに更新し、かゝる操作を指定範
囲内全体のメモリセルに対して繰り返す。これは
時間がかゝる。
Conventionally, change color is performed by software, in which a program reads color data within a specified range of VRAM (video random access memory) one dot at a time, compares it with the specified color, and if it matches, the color data is stored in the memory. The color data to be changed is written into the cell, that is, the stored contents of the memory cell are updated to the changed color data, and this operation is repeated for all memory cells within the specified range. This takes time.
色変更にはパレツト機能を使うこともある。こ
れはカラーコードを変更するもので、例えば
COLOR=(2、6)として、カラーコード2
(赤)はカラーコード6(黄)に変更することを指
示し、次いでCOLOR2、PRINT“X”とすれば、
文字Xが黄で表示される。しかしこの方式ではカ
ラーコードを変更してしまうので画面全体の色が
変り、画面の一部のみ色変更するということはで
きない。CRTの管面は複数個に区分し、各区分
を互いに独立なページに使用するというマルチペ
ージ方式が採られることがあり、この方式は複数
ページ分のデータ(表示面積の制限があるから各
ページの一部のみになるが)を同時に見ながらデ
ータ処理するような場合に有効である。かゝるマ
ルチページ方式で、カラーチエンジしたら全ペー
ジに亘つて色が変つてしまうのは一般に好ましく
なく、色変更は当該ページのみ更にはその中の問
題の部分のみ、というのが普通である。 Sometimes I use the palette function to change colors. This changes the color code, for example
Color code 2 as COLOR=(2,6)
(red) instructs to change to color code 6 (yellow), then COLOR2, PRINT “X”,
The letter X is displayed in yellow. However, since this method changes the color code, the color of the entire screen changes, and it is not possible to change the color of only a portion of the screen. A multi-page method is sometimes adopted in which the screen of a CRT is divided into multiple sections and each section is used for a mutually independent page. This is effective when processing data while viewing only a portion of the data at the same time. In such a multi-page system, it is generally undesirable for the colors to change across all pages when the colors are changed, and it is common to only change the colors on that page, or even only on the problem part within that page.
それ故本発明はカラーチエンジを迅速に、かつ
画面の一部のみ色変更可能にしようとするもので
ある。 Therefore, the present invention aims to make it possible to quickly change the color and only change the color of a part of the screen.
本発明は、陰極線管に表示するドツトパターン
の赤、青、緑色データを格納するビデオランダム
アクセスメモリと、表示制御を行なうプロセツサ
を備えるデイスプレイ装置のチエンジカラー回路
において、該陰極線管の表示画面のうちのチエン
ジカラー対象領域の始端アドレス及び終端アドレ
スを書込まれるレジスタと、変更すべき色データ
を書込まれる比較色レジスタ及び変更したい色デ
ータを書込まれる変化色レジスタと、前記チエン
ジカラー対象領域内の各アドレスをテレビスキヤ
ン式に発生して前記メモリを読出すアドレス発生
部と、読出された前記メモリの色データを比較色
レジスタの色データと比較する比較回路と、比較
回路が前記両色データの一致を示すとき、変化色
レジスタの色データを出力してこれを前記メモリ
へ入力し、読出したと同じアドレスへこれを書込
ませる出力制御回路とを備えることを特徴とする
が、次に実施例を参照しながら構成、作用を説明
する。
The present invention provides a change color circuit for a display device that includes a video random access memory that stores red, blue, and green data of a dot pattern to be displayed on a cathode ray tube, and a processor that controls the display. A register into which the start and end addresses of the change color target area are written, a comparison color register into which color data to be changed is written, a change color register into which color data to be changed is written, and a register in which the change color target area is written. an address generating section that generates each address in a television scan manner and reads out the memory; a comparison circuit that compares the read color data in the memory with color data in a comparison color register; and an output control circuit that outputs the color data of the change color register, inputs it to the memory, and writes it to the same address where it was read. The configuration and operation will be explained with reference to examples.
〔実施例〕
第1図は本発明の実施例を示し、10は
VRAMでR、G、B、I用の4部分からなる。
各部分R〜Iは図示しないCRTの管面のドツト
数と同じメモリセル数、イメージ的には該管面の
ドツトをm×n個として同じm×n個のメモリセ
ルを持ち、赤ドツトならR部分の当該セルのデー
タを“1”に、他のG、B、I部分の当該セルの
データを“0”にすることにより表示する。青ド
ツトなどもこれに準ずる。なおI=0は輝度のあ
るレベルを、I=1は同他のレベルを示す。タイ
ルペイントはドツトの色を交互に異ならせ、人間
の目にはそれらの中間の色に感じさせる、という
技法である。12はアドレス発生部であり、
VRAM10のR/I各部にその各セルをアクセ
スするアドレスを提供する。14はVRAMから
読出したデータをラツチする回路である。
VRAM10の書込み読出しは複数ビツト、本例
では8ビツト単位で行なわれるので、ラツチ回路
14もR〜I各部分に対し8ビツトずつの容量を
持つ。16は比較色つまり変更したい色のデータ
をセツトするレジスタで、R、G、B、I用に各
1ビツトを持つが、タイルペイントなどにも対処
するなら各2ビツト以上を持つとよい。18は変
化色つまり変えたい色のデータをセツトするレジ
スタで、やはりR、G、B、I用に各1ビツト以
上とする。こゝでは簡単に、レジスタ16,18
はR〜Iに対し各1ビツトを持つとする。20は
比較回路で、ラツチ回路14のR〜I各8ビツト
データとレジスタ16のR〜I各1ビツトとを逐
次比較し、一致すれば当該ビツトを例えば1、不
一致なら当該ビツトを本例では0にし、更にかつ
R〜I各8ビツトデータの第1ビツト同志、第2
ビツト同志、…のアンドをとつてR〜14ビツト共
1のビツトを1、それ以外のビツトは0とし、
かゝる8ビツトデータを出力データのセレクト回
路22に入力する。この比較回路20の8ビツト
出力の“1”ビツトはドツトの色が一致してい
る、“0”は同一致していないを意味する。[Example] FIG. 1 shows an example of the present invention, and 10 is
It is a VRAM and consists of four parts for R, G, B, and I.
Each part R to I has the same number of memory cells as the number of dots on the tube surface of a CRT (not shown).Imagining that the number of dots on the tube surface is m×n, each part R to I has the same m×n memory cells. It is displayed by setting the data of the relevant cell in the R part to "1" and setting the data of the relevant cells in the other G, B, and I parts to "0". This also applies to blue dots. Note that I=0 indicates a certain level of brightness, and I=1 indicates the same other level. Tile painting is a technique in which the colors of the dots are alternately colored so that the human eye perceives a color somewhere in between. 12 is an address generation section;
An address for accessing each cell is provided to each R/I section of the VRAM 10. 14 is a circuit that latches data read from VRAM.
Since writing and reading of the VRAM 10 is performed in units of multiple bits, in this example 8 bits, the latch circuit 14 also has a capacity of 8 bits for each portion of R to I. Reference numeral 16 is a register for setting the data of the comparative color, that is, the color to be changed.It has 1 bit each for R, G, B, and I, but if it also handles tile painting, it is better to have 2 or more bits each. Reference numeral 18 is a register for setting the data of the color to be changed, that is, the color to be changed, which is also 1 bit or more each for R, G, B, and I. Here, we will briefly explain registers 16 and 18.
Assume that R to I have 1 bit each. Reference numeral 20 denotes a comparator circuit that successively compares the 8-bit data of each of R to I of the latch circuit 14 and the 1 bit of each of R to I of the register 16, and if they match, the bit is set to 1, for example, and if they do not match, the bit is set to 1 in this example. 0, and the first and second bits of each 8-bit data R to I
Take the AND of the bits, and set the bits that are 1 from R to 14 bits to 1, and the other bits to 0,
The 8-bit data is input to the output data selection circuit 22. A "1" bit in the 8-bit output of the comparison circuit 20 means that the dot colors match, and a "0" means that they do not match.
アドレス発生部12はマスクデータMDも出力
し、これはセレクト回路22の他方に入力を与え
られる。マスクデータは色の一致、不一致を問題
にしなくてもよいビツト(ドツト)を指示するも
のである。例えばCRT画面がマルチページ化さ
れており、そのページの左端及び又は右端は前記
8ビツト単位では中間にくるような場合は、当該
ページからはみ出した部分は問題にしなくてよい
が、かゝる部分をマスクするものである。具体的
には、上記の例のような場合そのはみ出した部分
のビツトは1、0何であつても強制的に0に置き
換えるとよい。即ち、チエンジカラーなどではこ
のはみ出した部分に“1”のビツトがあり、それ
をそのまゝにしておくと、当該ドツトも塗り変え
られることになり、不都合であるが、強制0なら
このような不具合はなくなる。24は出力制御回
路であつて、セレクト端子SELに入る入力ビツト
が1なら端子1B〜4Bのビツトを端子1Y〜4
Yに出力し、該入力ビツトが0なら端子1A〜4
Aのビツトを端子1Y〜4Yに出力する。26は
始点アドレスレジスタ、28は終点アドレスレジ
スタである。 The address generator 12 also outputs mask data MD, which is input to the other select circuit 22. The mask data indicates bits (dots) that do not require color matching or mismatch. For example, if a CRT screen is multi-paged and the left and/or right edges of the page are in the middle in the 8-bit unit, there is no need to worry about the part that protrudes from the page; It is a mask. Specifically, in the case of the above example, it is preferable to forcibly replace the bits in the protruding portion with 0s, regardless of whether they are 1s or 0s. In other words, with change color, etc., there is a "1" bit in this protruding part, and if you leave it as is, the dot in question will also be repainted, which is inconvenient, but if you force 0, you can do it like this. The problem will disappear. 24 is an output control circuit, and if the input bit input to the select terminal SEL is 1, the bits of terminals 1B to 4B are output to terminals 1Y to 4.
If the input bit is 0, output to terminals 1A to 4.
Output the bit of A to terminals 1Y to 4Y. 26 is a start point address register, and 28 is an end point address register.
次に動作を説明するに、チエンジカラーをする
とき図示しないCPUはレジスタ26,28に、
チエンジカラー対象領域の始点アドレスX0,Y0
及び終点アドレスX1,Y1を書込む。第2図で3
0をCRT(表示器)の画面とし、チエンジカラー
対象領域は斜線を付した部分とすると、その始点
A、終点Bは図示位置である。CPUはまた比較
する色データをレジスタ16に、変化後の色デー
タをレジスタ18に書込み、アドレス発生部に動
作を開始させる。アドレス発生部12は指定され
た領域A,X0,Y0〜B,X1,Y1内の各アドレス
をテレビスキヤン式に発生し、これをVRAM1
0に与えて格納データを8ビツトずつ読出す。パ
ーソナルコンピユータなどではCPUは表示以外
の動作もしているから、表示制御はサイクルスチ
ールで行なわれる。第3図のはこれを
示す図で、DISPは表示処理可能期間、CPUは表
示以外の処理の可能期間である。アドレス発生部
12は第3図の1,2,3…の如き期間にアドレ
スを発生してVRAM10を読出し、ラツチパル
スVLATCHが発生するとき読出しデータはラツ
チ回路14に取込まれる。 Next, to explain the operation, when performing a change color, the CPU (not shown) inputs the registers 26 and 28.
Starting point address of change color target area X 0 , Y 0
and write the end point addresses X 1 and Y 1 . 3 in Figure 2
Assuming that 0 is the screen of a CRT (display) and the change color target area is the shaded area, the starting point A and ending point B are the illustrated positions. The CPU also writes the color data to be compared into the register 16 and the changed color data into the register 18, and causes the address generator to start operating. The address generation unit 12 generates each address in the designated areas A, X 0 , Y 0 to B ,
0 and read out the stored data 8 bits at a time. In personal computers and the like, the CPU performs operations other than display, so display control is performed by cycle stealing. FIG. 3 is a diagram showing this, where DISP is a period during which display processing is possible, and CPU is a period during which processing other than display is possible. The address generator 12 generates addresses during periods 1, 2, 3, . . . in FIG. 3 to read out the VRAM 10, and the read data is taken into the latch circuit 14 when the latch pulse VLATCH is generated.
ラツチ回路14に取込まれたVRAM読出しデ
ータはレジスタ16の比較色データと比較回路2
0において比較されるが、この比較は表示処理が
許される期間τ1で行なわれる。比較結果はセレク
ト回路22を通つて、マスクされるべきビツトが
あればマスクされ、その処理後の8ビツトデータ
が出力制御回路24に入力し、ビツト“0”、
“1”に応じて前述のように入力切換えが行なわ
れる。出力制御回路24のR〜I各8ビツト出力
はVRAM10へ送られ、読出しを行なつたアド
レスと同じアドレスへ書込まれる。この書込みは
クロツクWRENDが第3図に示すように次の
CPU期間でL(ロー)レベルになることで行なわ
れる。このクロツクWRENDは第1図に示すよ
うにアドレス発生部12に入力し、先のVRAM
読出しアドレスと同じアドレスを発生させる。つ
まり第3図のVRAMアドレス2と1と同じであ
る。こうして8ビツトブロツク1個の更新が終つ
たら、アドレス発生部12は次のVRAMリード
アドレス3を発生し、以下同様操作を繰り返す。 The VRAM read data taken into the latch circuit 14 is compared with the comparison color data in the register 16 and the comparison circuit 2.
0, but this comparison is made in the period τ 1 during which display processing is allowed. The comparison result passes through the select circuit 22, where any bits that should be masked are masked, and the processed 8-bit data is input to the output control circuit 24, where bits "0",
In response to "1", input switching is performed as described above. Each of the 8-bit R to I outputs of the output control circuit 24 are sent to the VRAM 10 and written to the same address from which they were read. This write is executed by the clock WREND as shown in Figure 3.
This is done by going to L (low) level during the CPU period. This clock WREND is input to the address generator 12 as shown in Fig.
Generates the same address as the read address. In other words, they are the same as VRAM addresses 2 and 1 in FIG. When one 8-bit block has been updated in this way, the address generating section 12 generates the next VRAM read address 3, and the same operation is repeated thereafter.
以上説明したように本発明では比較色レジス
タ、変化色レジスタ、比較回路、アドレス発生部
などを設けて、これらのハードウエアにより
VRAMの指定した範囲の色データを比較色と比
べて一致したものがあればそれを指定色に書換え
るので、チエンジカラーを従来のソフトウエアに
よる方式より高速に実行することができる。また
色比較する範囲を任意に設定でき、マルチページ
採用時のページ別チエンジカラーなどを容易に行
なえる。またプロセツサはレジスタに始、終点座
標および比較色、変化色データを書込むだけでよ
いので、プロセツサの負担が軽くなり、チエンジ
カラーを行なつている間プロセツサは別の仕事を
することができる。また比較色を増すことによ
り、複数の比較色をチエンジカラーできる。例え
ば赤と青を白に変える等の処理を同時に行なうこ
とができる。
As explained above, in the present invention, a comparison color register, a change color register, a comparison circuit, an address generation section, etc. are provided, and these hardware
The color data in the specified range of VRAM is compared with the comparison color, and if there is a match, it is rewritten to the specified color, so change color can be executed faster than conventional software methods. In addition, the range for color comparison can be set arbitrarily, making it easy to change colors for each page when using multiple pages. Furthermore, since the processor only needs to write the start and end point coordinates, comparison color, and change color data in the register, the burden on the processor is lightened, and the processor can do other work while changing color is being performed. Furthermore, by increasing the number of comparison colors, it is possible to change a plurality of comparison colors. For example, processing such as changing red and blue to white can be performed simultaneously.
第1図は本発明の実施例を示すブロツク図、第
2図はチエンジカラー対象領域の説明図、第3図
は各種タイミングの説明図である。
図面で10はビデオランダムアクセスメモリ、
26,28は始、終端アドレスを書込まれるレジ
スタ、16は比較色レジスタ、18は変化色レジ
スタ、12はアドレス発生部、20は比較回路、
24は出力制御回路である。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is an explanatory diagram of a change color target area, and FIG. 3 is an explanatory diagram of various timings. In the drawing, 10 is video random access memory,
26 and 28 are registers into which the start and end addresses are written, 16 is a comparison color register, 18 is a change color register, 12 is an address generator, 20 is a comparison circuit,
24 is an output control circuit.
Claims (1)
緑色データを格納するビデオランダムアクセスメ
モリと、表示制御を行なうプロセツサを備えるデ
イスプレイ装置のチエンジカラー回路において、 該表示器の表示画面のうちのチエンジカラー対
象領域の始端アドレス及び終端アドレスを書込ま
れるレジスタと、 変更すべき色データを書込まれる比較色レジス
タ及び変更したい色データを書込まれる変化色レ
ジスタと、 前記チエンジカラー対象領域内の各アドレスを
テレビスキヤン式に発生して前記メモリを読出す
アドレス発生部と、 読出された前記メモリの色データを比較色レジ
スタの色データと比較する比較回路と、 比較回路が前記両色データの一致を示すとき、
変化色レジスタの色データを出力してこれを前記
メモリへ入力し、読出したと同じアドレスへこれ
を書込ませる出力制御回路とを備えることを特徴
とするチエンジカラー回路。[Claims] 1. The dot pattern displayed on the display device is red, blue,
In a change color circuit of a display device that is equipped with a video random access memory that stores green data and a processor that performs display control, a register into which the start and end addresses of the change color target area on the display screen of the display device are written. A comparison color register into which color data to be changed is written, a change color register into which color data to be changed is written, and each address within the change color target area is generated in a television scan manner and read out from the memory. an address generator; a comparison circuit that compares the read color data of the memory with color data of a comparison color register; and when the comparison circuit indicates that the two color data match;
A change color circuit comprising: an output control circuit that outputs color data from a change color register, inputs the color data to the memory, and writes the data to the same address where it was read.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174726A JPS6152694A (en) | 1984-08-22 | 1984-08-22 | Color change circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174726A JPS6152694A (en) | 1984-08-22 | 1984-08-22 | Color change circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152694A JPS6152694A (en) | 1986-03-15 |
| JPH0253796B2 true JPH0253796B2 (en) | 1990-11-19 |
Family
ID=15983579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174726A Granted JPS6152694A (en) | 1984-08-22 | 1984-08-22 | Color change circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152694A (en) |
-
1984
- 1984-08-22 JP JP59174726A patent/JPS6152694A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6152694A (en) | 1986-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980678A (en) | Display controller for CRT/flat panel display apparatus | |
| US4763119A (en) | Image processing system for area filling of graphics | |
| US6181353B1 (en) | On-screen display device using horizontal scan line memories | |
| JPH0695273B2 (en) | Display control device | |
| JPH0850659A (en) | Apparatus and method of ntsc-type display of full-motion animation | |
| JPH0426471B2 (en) | ||
| JPH07120426B2 (en) | Display generator | |
| US4622547A (en) | Memory access control apparatus | |
| US4835526A (en) | Display controller | |
| US4616220A (en) | Graphics display comparator for multiple bit plane graphics controller | |
| EP0149188B1 (en) | Display control system | |
| JPS6230298A (en) | Image processor | |
| JPS62175792A (en) | Background brightness/color display control system | |
| EP0202426B1 (en) | Raster scan digital display system | |
| JPH0253796B2 (en) | ||
| KR100266930B1 (en) | Method of drawing figure such as polygon and display control device | |
| JPH0253795B2 (en) | ||
| JPH01191191A (en) | Display controller | |
| JPS604988A (en) | Image display | |
| JPS648335B2 (en) | ||
| JPS61130993A (en) | Graphic processing method and apparatus | |
| JPS62192865A (en) | Graphic display device | |
| JPS61130991A (en) | Graphic processing method and apparatus | |
| JPH07123322A (en) | Image transforming system | |
| JPH04186295A (en) | Image processing device |