JPH0258030A

JPH0258030A - 液晶表示装置

Info

Publication number: JPH0258030A
Application number: JP63208303A
Authority: JP
Inventors: Hideaki Taniguchi; 秀明谷口; Kazuo Shirohashi; 白橋　和男; Ryoji Oritsuki; 折付　良二; Kenkichi Suzuki; 堅吉鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-24
Filing date: 1988-08-24
Publication date: 1990-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式の液晶表示装置はマトリ
ックス状に複数の画素を配置している。

各画素は、水平方向に延在する複数の走査信号線（ゲー
ト信号線）とそれと交差する垂直方向に延在する複数の
映像信号線（ドレイン信号線）とで周囲を囲まれた領域
内に配置されている。

特開昭６１−１６６５８７号公報に記載される画素は薄
膜トランジスタ（Ｔ　Ｐ　Ｔ）と透明画素電極との直列
回路で構成さ九ているにの薄膜トランジスタは、ゲート
電極上にゲート絶縁膜及び半導体層を介在させてドレイ
ン電極及びソース電極を配置している。ドレイン電極と
ソース電極とは互いに離隔している。ドレイン電極は映
像信号線と一体に構成されている。ソース電極は、前記
ドレイン電極と同一導電膜で形成され、透明画素電極に
接続されている。

〔発明が解決しようとする課題〕

前述の液晶表示装置の画素の薄膜トランジスタは映像信
号の書込特性（ＯＮ特性）を向上するためにチャネル幅
を増加する必要がある。ところが、単純に薄膜トランジ
スタのチャネル幅を増加した場合、薄膜トランジスタの
占有面積が増加し、それに対応して透明画素電極の面積
が縮小するので。

開口率が低下するという問題点があった。

また、薄膜トランジスタのチャネル幅の増加に対応して
、ゲート電極とソース電極との重なり合いが増加し、ゲ
ート電極とソース電極との間に形成される寄生容量（Ｃ
ｇｓ）が増大する。この寄生容量は、走査信号線に印加
される走査信号特に走査信号の立下がり時に、カップリ
ングにより透明画素電極の保持電圧を降下させる。この
ため、画素は、映像信号の保持特性が低下するので、点
灯しずらくなるという問題点があった。

本発明の目的は、液晶表示装置において、映像信号の書
込特性を向上すると共に、開口率を向上し、かつ映像信
号の保持特性を向上することが可能な技術を提供するこ
とにある。

本発明の他の目的は、前記目的を達成すると共に、線欠
陥及び点欠陥を低減し、表示品質を向上することが可能
な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

液晶表示装置において、画素の薄膜トランジスタのドレ
イン電極、ソース電極の夫々を互いに噛み合う平面が櫛
型形状で構成し、前記ソース電極の櫛型形状の突出部の
一部を薄膜トランジスタのゲート電極と重ね合せる。

〔作　　用〕

上述した手段によれば、（１）前記薄膜トランジスタの
チャネル幅を前記櫛型形状に沿って増加したので、映像
信号の書込特性を向上することができる。（２）前記薄
膜トランジスタのチャネル幅を増加した分、薄膜トラン
ジスタのサイズを縮小できるので、画素電極の面積を増
加し、開口率を向上することができる。（３）前記薄膜
トランジスタのソース電極とゲート電極との間に形成さ
れる寄生容量（Ｃｇｓ）を低減し、走査信線の立下がり
による画素電極の保持電圧の降下量を低減したので、映
像信号の保持特性を向上することができる。

以下、本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。

なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔実施例〕

本発明の一実施例である液晶表示装置の液晶表示部の一
画素を第１図（要部平面図）で示し、第１図の■−■切
断線で切った断面を第２図で示す。

第１図及び第２図に示すように、液晶表示装置は、１．
１［ｍｍコ程度の厚さを有する下部透明ガラス基板ＳＵ
Ｂ　１の内側（液晶側）の表面上に薄膜トランジスタＴ
ＰＴを有している。薄膜トランジスタＴＰＴは、主に、
ゲート電極ＧＴ、ゲート絶縁筒として使用される絶縁膜
ＧＩ、チャネル形成領域として使用されるｉ型半導体層
ＡＳ、ソース電極（又はトレイン電極）ＳＤｌ、　　ド
レイン電極（又はソース電極）ＳＤ２で構成されている
。

前記ゲート電極ＧＴは、例えばスパッタ法で堆積したＣ
ｒ膜ｇ１を用い、約１１００Ｃ人］程度の膜厚で形成さ
れている。ゲート電極ＧＴは、走査信号線（ゲート信号
線又は水平信号線）ＧＬと同一製造工程（同一導電層）
で形成され、走査信号線ＧＬに一体化されている。走査
信号線ＧＬは前記Ｃｒ膜ｇ１上に導電膜ｇ２を積層した
複合膜で形成されている。この導電膜ｇ２は、例えばス
パッタ法で堆積したＡＱ膜、ＩＴＯ膜等を用い、約１２
００［人］程度の膜厚で形成する。導電膜ｇ２は、走査
信号線ＧＬの抵抗値を低減し、走査信号の伝達速度を速
くするように構成されている。前記ゲート電極ＧＴは走
査信号線ＯＬのうちの下層のＣｒ膜ｇ１と一体に構成さ
れている。走査信号線ＧＬは、第１図に示すように水平
方向に延在しており、図示していないが垂直方向に複数
本配置されている。

前記絶縁膜ＧＩはゲート電極ＧＴ及び走査信号線ＧＬの
上層に形成されている。絶縁膜ＧＩは、例えばプラズマ
Ｃ，ＶＤ法で堆積させた窒化珪素膜を用い、約３５００
［人］程度の膜厚で形成されている。

１型半導体層ＡＳはゲート絶縁膜ＧＩの上層に島形状で
構成されている。ｉ型半導体層ＡＳは、ＣＶＤ法で堆積
させた非晶質珪素膜又は多結晶珪素膜で形成し、約１６
００〜２０００［人］程度の膜厚で形成されている。ｉ
型半導体層ＡＳは主に薄膜トランジスタＴＰＴのチャネ
ル形成領域として使用されている。

ｉ型半導体層ＡＳは、走査信号線ＧＬと映像信号線ＤＬ
とが交差する部分まで引き伸ばされており、両者間の短
絡による線欠陥を防止できるように構成されている。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々はｉ型半
導体層ＡＳ上に夫々離隔して設けられている。ソース電
極ＳＤＩとドレイン電極ＳＤ２とは回路のバイアス極性
が変ると動作上ソースとドレインが入れ替わる。つまり
、薄膜トランジスタＴＰＴは絶縁ゲート型電界効果トラ
ンジスタＦＥＴと同様に双方向性で構成されている。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は、同一
製造工程で形成されており、例えばｉ型半導体層Ａｓに
接触する下層側から、ｎ゛型半導体層（図示しない）、
Ｃｒ膜膜上１ＡＱＷｄ２．ＩＴ○膜ｄ３の夫々を順次積
層した複合膜で構成されている。ｎ°型半導体層は、非
晶質珪素膜又は多結晶珪素膜で形成され、約４００Ｃ人
〕程度の膜厚で形成されている。ｎ゛型半導体層はｉ型
半導体層ＡＳとＣｒ膜膜上１の接触抵抗値を低減するよ
うに構成されている。Ｃｒ膜膜上１、例えばスパッタ法
で堆積し、約６００［人］程度の膜厚で形成する。

Ｃｒ膜膜上１下層のｎ゛型半導体層、上層のＡＱ膜ｄ２
の夫々との接着強度が高い。このＣｒ膜膜上１、薄膜ト
ランジスタＴＰＴのチャネル形成領域側において、上層
のＡＱ膜ｄ２及びＩＴＯ［ｄ３に比べて大きいサイズで
構成されている。つまり、薄膜トランジスタＴ　Ｆ　”
Ｉ’のチャネル長寸法は、ソース電極ＳＤＩ、ドレイン
電極ＳＤ２の下層のＯｒ膜ｄ１によって規定されている
。ＡＱ膜ｄ２は、例えばスパッタ法で堆積し、約３５０
０［人コ程度の膜厚で形成する。ＡＱ膜ｄ２は、後述す
る映像信号線ＤＬにも使用されており、主に映像信号線
ＤＬの抵抗値を低減し、映像信号の伝達速度を速くする
ように構成されている。ＩＴＯ膜ｄ膜上３例えばスパッ
タ法で堆積し、約１２００［入コ程度の膜厚で形成する
。このＩＴＯ膜ｄ膜上３に映像信号線ＤＬの抵抗値を低
減するように構成されている。

前記ドレイン電極ＳＤ２は映像信号線ＤＬと一体に構成
されている。前記映像信号線ＤＬはドレイン電極ＳＤ２
と同様に前記Ｃｒ膜ｄり上にＡＱ膜ｄ２、ＩＴＯ膜ｄ膜
上３々を順次積層した複合膜で形成されている。映像信
号線ＤＬは、第１図に示すように走査信号線ＧＬと交差
する垂直方向に延在し、図示していないが水平方向に複
数本配置されている。

前記ソース電極ＳＤＩには、画素毎に設けられた透明電
極（透明画素電極）ＩＴＯ１が接続されている。透明電
極ＩＴＯＩはソース電極ＳＤＩの上層のＩＴＯ膜ｄ膜上
３一導電膜（同一製造工程）で形成され一体に構成され
ている。透明電極ＩＴ○１は液晶表示部の画素電極の一
方を構成する。

第１図に示すように、ソース電極ＳＤＩ、ドレイン電極
ＳＤ２の夫々は、チャネル形成領域側が所定の間隔で離
隔した状態（チャネル長の寸法で離隔した状態）におい
て、互いに噛み合うように平面が櫛型形状で構成されて
いる。そして、前記ソース電極ＳＤ１は櫛型形状の一部
分具体的には櫛型形状の突出部分の一部をゲート電極Ｇ
Ｔと重ね合せている（ソース電極ＳＤＩの突出部の先端
部分のみをゲート電極ＧＴと重ね合せている）。

本実施例においては、チャネル長を精度良く規定できる
ように、ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々
のＣｒ膜ｄ１のみを櫛型形状に構成しているが、必ずし
もこれに限定されない。つまり、本発明は、ソース電極
ＳＤＩ、ドレイン電極ＳＤ２の夫々のＣｒ膜ｄ１、ＡＱ
膜ｄ２及びＩＴＯ膜ｄ膜製３型形状に構成してもよい。

このように、液晶表示装置において、画素の薄膜トラン
ジスタＴＰＴのドレイン電極ＳＤ２．ソース電極ＳＤＩ
の夫々を互いに噛み合う平面が櫛型形状で構成し、前記
ソース電極ＳＤＩの櫛型形状の突出部の一部分を薄膜ト
ランジスタＴＰＴのゲート電極ＧＴと重ね合せることに
より、前記薄膜トランジスタＴＰＴのチャネル幅を前記
櫛型形状に沿って増加したので、映像信号の書込特性を
向上することができ、前記チャネル幅を増加した分、薄
膜トランジスタＴＰＴのサイズを縮小できるので、透明
電極ＩＴ○１の面積を増加し、開口率を向上することが
でき、さらに前記薄膜トランジスタＴＰＴのソース電極
ＳＤＩとゲート電極ＧＴとの間に形成される寄生容量（
Ｃｇｓ）を低減し、走査信線の立下がりによる透明電極
ＩＴＯＩの保持電圧の降下量を低減したので、映像信号
の保持特性を向上することができる。第１図に示す画素
において本発明者が行った解析によれば、前述のように
ソース電極ＳＤＩ及びドレイン電極ＳＤ２を櫛型形状で
構成しかつソース電極ＳＤ１の一部をゲート電極ＧＴに
重ねた本実施例の場合、従来のものに比べてチャネル幅
は約２０〜３０［％］増加し、寄生容量（Ｃｇｓ）は約
７０〜７５［％コ低減できる結果を得ることができた。

また、前記薄膜トランジスタＴＰＴのドレイン電極ＳＤ
２は、ゲート電極ＧＴと重なる複数の突・山部を有する
櫛型形状で構成されているので、ドレイン電極ＳＤ２の
一部の突出部とゲート電極ＧＴとが短絡した場合でもそ
の部分だけを切断することにより、正常な液晶表示動作
を行うことができる。つまり、液晶表示装置は、走査信
号線ＧＬ、−映像信号線ＤＬ間（ゲート電極ＧＴ−ドレ
イン電極ＳＤ２間）の短絡を修復することができるので
、線欠陥及び点欠陥を防止することができる。

前記薄膜トランジスタＴＰＴ及び透明電極ＩｒＯ２上に
は保護膜ｐｓｖｉが設けられている。保護膜ＰＳＶ１は
、主に薄膜トランジスタＴＰＴを湿気等から保護するた
めに形成されており、透明性が高くしかも耐湿性の良い
ものを使用する。保護膜ｐｓｖｉは、例えばプラズマＣ
ＶＤ法で堆積した酸化珪素膜や窒化珪素膜で形成され、
８０００［入］程度の膜厚で形成されている。

薄膜トランジスタＴＦＴ上の保護膜ＰＳＶＩの上部には
、外部光がチャネル形成領域として使用される］型半導
体層ＡＳに入射されないように、遮光膜ＬＳが設けられ
ている。遮光膜ＬＳは、光に対する遮光性が高くしかも
導電性を有するように例えばＣｒ膜、ＡＱ膜（戒はＡＱ
−５ｉ、Ａｎ−Ｃｕ　）等で形成されており、スパッタ
法で堆積し１０ｏＯ〜４０００［入コ程度の膜厚で形成
されている。

液晶ＬＣは、下部透明ガラス基板５ＵＢＩと上部透明ガ
ラス基板５ＵＢ２との間に形成された空間内に、液晶分
子の向きを設定する下部配向膜○ＲＩＩ及び上部配向膜
０ＲＩ２に規定され、封入されている。

下部配向膜０ＲＩＩは下部透明ガラス基板５ＵＢｌ側の
保護膜ＰＳＶＩの上部に形成される。

上部透明ガラス基板５ＵＢ２の内側（液晶側）の表面に
は、カラーフィルタＦＩＬ、保護膜ＰＳｖ２、共通透明
電極（共通透明画素電極）ＩｒＯ２及び前記上部配向膜
０ＲＩ２が順次積層して設けられている。

前記共通透明電極ＩＴＯ２は、下部透明ガラス基板ＳＯ
Ｂ　ｉ側に画素毎に設けられた透明電極工ＴＯＩに対向
し、隣接する他の共通透明電極ＩＴＯ２と一体に構成さ
れている。

カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリン
グラフィ技術を用いて行っている。

保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている６保護膜ＰＳＶ２は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

この液晶表示装置は、下部透明ガラス基板５ＵＢｌ側、
上部透明ガラス基板５ＵＢ２側の夫々の層を別々に形成
し、その後、上下透明ガラス基板５ＵＢＩ及び５ＵＢ２
を重ね合せ、両者間に液晶ＬＣを封入することによって
組み立てられる。

下部透明ガラス基板５ＵＢＩ、上部透明ガラス基板５Ｕ
Ｂ２の夫々の外側の表面には偏光板Ｐ。

Ｌが形成されている。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。

前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

液晶表示装置において、映像信号の書込特性を向上する
と共に、開口率を向上し、かつ映像信号の保持特性を向
上することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例である液晶表示装置の液晶
表示部の画素を示す要部平面図、第２図は、前記第１図
の■−■切断線で切った断面図である。図中、ＳＵＢ・・・透明ガラス基板、ＧＬ・・・走査信
号線、ＧＩ・・・絶縁膜、ＧＴ・・・ゲート電極、ＡＳ
・・・ｉ型半導体層、ＳＤＩ・・・ソース電極、ＳＤ２
・・・ドレイン電極、ｄｌ・・・Ｃｒ膜、ｄ２・・・Ａ
Ω膜、ｄ３・・・ＩＴＯ膜、ＤＬ・・・映像信号線、Ｐ
Ｓｖ・・・保護膜、ＬＳ・・・遮光膜、ＬＣ・・・液晶
、ＴＰＴ・・・薄膜トランジスタである。

Claims

【特許請求の範囲】１、走査信号線と映像信号線との交差部に薄膜トランジ
スタと画素電極との直列回路で形成された画素を配置す
る液晶表示装置において、前記薄膜トランジスタの前記
映像信号線に接続されるドレイン電極、前記画素電極に
接続されるソース電極の夫々を互いに噛み合う平面が櫛
型形状で構成し、前記ソース電極の櫛型形状の突出する
一部分を薄膜トランジスタのゲート電極と重ね合せたこ
とを特徴とする液晶表示装置。２、前記薄膜トランジスタのドレイン電極、ソース電極
の夫々は複数個の突出部を有していることを特徴とする
特許請求の範囲第１項に記載の液晶表示装置。