JPH0258155A - Configuration control system - Google Patents

Configuration control system

Info

Publication number
JPH0258155A
JPH0258155A JP20988288A JP20988288A JPH0258155A JP H0258155 A JPH0258155 A JP H0258155A JP 20988288 A JP20988288 A JP 20988288A JP 20988288 A JP20988288 A JP 20988288A JP H0258155 A JPH0258155 A JP H0258155A
Authority
JP
Japan
Prior art keywords
latches
devices
configuration control
service processor
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20988288A
Other languages
Japanese (ja)
Inventor
Koichi Ueda
上田 孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20988288A priority Critical patent/JPH0258155A/en
Publication of JPH0258155A publication Critical patent/JPH0258155A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To attain a high-speed configuration control by means of a CPU by providing plural latches whose setting can be altered by means of a CPU to have stored the coupling information of each device on a connecting device side, and exclusively altering the setting by means of a priority control part. CONSTITUTION:Plural latches C1-Cn (corresponding to a configuration control register) corresponding to respective devices (10-1)-(10-n) are provided on a connecting device 12 side, the coupling information of the respective devices (10-1)-(10-n) is stored, and a priority control part 14 which always makes effective only the execution of the communication instruction of a single device concerning the execution of the communication instruction between the respective devices (10-1)-(10-n) is provided. Further, the setting alteration of the latches C1-Cn is exclusively executed for the processing of the other communication instruction by the priority control part 14. Thus, the high speed of the configuration control can be secured, and the flexibility of the system can be secured.

Description

【発明の詳細な説明】 [概要] 共用メモリ等の接続装置を介して複数の装置を結合した
システムの構成制御方式に関し、サービスプロセッサ(
SVP)による構成制御を損うことなくCPUにより高
速の構成制御を行なうことを目的とし、 接続装置側に各装置の結合情報を格納したCPUにより
設定変更可能な複数のラッチを設けると共に各装置間の
通信命令の実行に関し常に単一の装置の通信命令のみの
実行を許容する優先順位制御部を設け、CPUによるラ
ッチの設定変更を優先順位制御部により他の通信命令の
処理に対し排他的に行なわせるように構成する。またS
VPにより設定変更可能なラッチを接続装置側及び各装
置毎に設け、CPUとSVPによるラッチの設定変更が
重複した場合には、各処理が排他的に行なわれるように
構成する。
[Detailed Description of the Invention] [Summary] A service processor (
The purpose is to perform high-speed configuration control using the CPU without impairing the configuration control by SVP).In addition to providing multiple latches on the connected device side that can store connection information for each device and whose settings can be changed by the CPU, Regarding the execution of communication commands, a priority control unit is provided that allows execution of only communication commands of a single device at all times, and the priority control unit allows the CPU to change latch settings exclusively for the processing of other communication commands. Configure it to do so. Also S
A latch whose setting can be changed by the VP is provided on the connected device side and for each device, and when the setting changes of the latch by the CPU and the SVP overlap, each process is configured to be executed exclusively.

[産業上の利用分野] 本発明は、共用メモリ等の接続装置を介して複数の装置
を結合したシステムの構成制御方式に関する。
[Industrial Application Field] The present invention relates to a configuration control method for a system in which a plurality of devices are connected via a connection device such as a shared memory.

複数の現用システムと待機システムを共用メモリで接続
し、共用メモリにリカバリ情報を格納し、現用システム
で異常が発生した際には待機システムがリカバリ情報を
もとに高速に処理を引き継ぐことによってノーダウンシ
ステムを構築するようにしている。
Multiple active systems and standby systems are connected via shared memory, recovery information is stored in the shared memory, and when an error occurs in the active system, the standby system quickly takes over processing based on the recovery information, resulting in no downtime. I'm trying to build a system.

このようなノーダウンシステムにあっては、異常を発生
したシステムが共用の資産、即ち共用メモリをそれ以上
破壊しないようにするため、異常発生システムを高速に
共用メモリから切離す必要がある。
In such a no-down system, in order to prevent the system in which the abnormality has occurred from further destroying shared assets, that is, the shared memory, it is necessary to quickly disconnect the system in which the abnormality has occurred from the shared memory.

一方、複数のシステム間では、他のシステムの状態を検
知したり、他のシステムに割込みを起こす通信制御がで
きなければならないが、このシステム間の通信制御のた
めに別の装置を設けることは無駄でおり、共用メモリを
介して通信制御を行なうことが望ましい。
On the other hand, between multiple systems, it is necessary to be able to detect the status of other systems and control communication that causes interrupts to other systems, but it is not possible to provide a separate device to control communication between these systems. It is wasteful, and it is desirable to control communication via a shared memory.

し従来の技術] 従来、複数システム間の通信系の命令実行にあっては、
一般的に通信命令を伝えた相手方のシステムからの応答
信号を必要とする。従って、あるシステムから発行され
た通信命令が相手システムに伝播された後、相手システ
ムからの応答が返されてくるまでの間に、相手システム
が異常発生等により切離される等の事態が起きると、永
遠に応答信号が返されない状態となり、このうな場合に
は一般的に発行元での命令タイムアウトによるマシンニ
ックが生ずることになってしまう。
Conventional technology] Conventionally, in the execution of commands for communication between multiple systems,
Generally, a response signal is required from the system of the other party to which the communication command was transmitted. Therefore, after a communication command issued from a certain system is propagated to the other system and until a response is returned from the other system, if a situation occurs such as the other system being disconnected due to an abnormality, etc. , a state occurs in which no response signal is returned forever, and in such a case, a machinic error generally occurs due to an instruction timeout at the issuer.

ここで対象とする通信命令は、ハイレベルな通信ではな
く、その基礎となるミクロ的な命令レベルである。例え
ば、単純な割込み要求を相手方に伝播するような命令で
おっても、要求が相手に伝播されたか否かをチエツクす
るための応答信号が返されるまでは、その命令自身を終
了しないようにすることは、HW障害のチエツク(RA
S)の一般的手法として必要である。
The communication commands targeted here are not high-level communications, but the underlying micro-command level. For example, even if the instruction is to propagate a simple interrupt request to the other party, the instruction itself will not terminate until a response signal is returned to check whether the request has been propagated to the other party. This means that HW failure check (RA
S) is necessary as a general method.

[発明が解決しようとする課題] しかしながら、相手方の応答を必要とする通信命令の実
行において、本来なら正常に実行されるか、おるいは相
手方システムは切離されている旨の報告となるべきもの
が、応答信号が得られない結果、タイムアウトによるマ
シンチエツクとなってしまうのは問題である。
[Problem to be Solved by the Invention] However, in executing a communication command that requires a response from the other party, it should normally be executed normally, or it should be reported that the other party's system is disconnected. However, the problem is that a machine check due to timeout occurs as a result of not being able to obtain a response signal.

そこで、従来方式にあっては、システムや装置の切離し
等の構成変更を行なう場合には、−時的に全ての装置を
停止させている。即ち、サービスプロセッサ(SVP)
からCPU等の装置を停止させ、必要な装置停止や切離
しを行なった後に、構成制御レジスタを設定変更し、そ
の後に装置をスタートさせるようにしている。
Therefore, in the conventional method, when changing the configuration such as disconnecting a system or devices, all devices are temporarily stopped. i.e. Service Processor (SVP)
After stopping a device such as a CPU, performing necessary device stopping or disconnection, configuration control register settings are changed, and then the device is started.

しかし、オンライン処理システム等にあっては、−時的
(数秒)といえどもシステム全体を停止させることは他
の多くの問題を残すため、環状では運用中に構成変更を
行なうことはできない状況にある。
However, in the case of online processing systems, stopping the entire system even temporarily (for a few seconds) will leave many other problems, so in a circular system it is not possible to change the configuration during operation. be.

更に、障害発生システムの切離し等においては、切離し
実行時にシステム全体が停止することを避けるだけでな
く、切離し処理の絶対時間、即ちレスポンスにおいても
高速性が要求され、サービスプロセッサにより実行した
のでは、切離し処理の高速性を満足することはできない
Furthermore, when disconnecting a faulty system, it is necessary not only to avoid stopping the entire system at the time of disconnection, but also to be fast in terms of the absolute time of the disconnection process, that is, the response. The high speed of the separation process cannot be satisfied.

一方、システムの初期化時や、人手による構成変更も必
要であり、この場合にはサービスプロセッサ(SVP)
から直接に構成制御レジスタを制御できることが必要で
ある。
On the other hand, it is necessary to initialize the system or manually change the configuration, and in this case, the service processor (SVP)
It is necessary to be able to control the configuration control registers directly from the

即ら、サービスプロセッサ(SVP)により制御される
構成制御レジスタは、極端な場合には装置の通常動作に
使用されているクロックパルスが停止しているような場
合においても制御可能とすることが望まれ、そのため従
来より装置とサービスプロセッサ(SVP)とのインタ
フェースには特別なインタフェース(非同期インタフェ
ース)を使用しているが、この機能はそのまま残さなけ
ればならない。
That is, it is desirable that the configuration control registers controlled by the service processor (SVP) be able to be controlled even when, in extreme cases, the clock pulses used for normal operation of the device are stopped. Therefore, a special interface (asynchronous interface) has traditionally been used as an interface between the device and the service processor (SVP), but this function must be left as is.

本発明、このような従来の問題点に鑑みてなされたもの
で、サービスプロセッサによる構成制御を損うことなく
cpuによる高速の構成制御を可能とする構成制御方式
を提供することを目的とする。
The present invention has been made in view of these conventional problems, and it is an object of the present invention to provide a configuration control method that enables high-speed configuration control by a CPU without impairing configuration control by a service processor.

[課題を解決するための手段] 第1図は本発明の原理説明図である。[Means to solve the problem] FIG. 1 is a diagram explaining the principle of the present invention.

第1図において、まず本発明は、複数の装置10−1〜
10nと、複数の装置10−1〜10−nを結合する共
用メモリ等の接続装置12とを有し、複数の装置10−
1〜10−nのそれぞれは少なくとも一命令の中で他の
装置へ能動的信号を送出した際に他の装置からの応答信
号を受【プ取る命令を含んだシステムを対象とする。
In FIG. 1, the present invention first describes a plurality of devices 10-1 to 10-1.
10n, and a connection device 12 such as a shared memory that connects the plurality of devices 10-1 to 10-n.
Each of 1 to 10-n is directed to a system that includes at least one instruction for receiving a response signal from another device upon sending an active signal to the other device.

このようなシステムの構成制御方式として本発明にあっ
ては、接続枝@12側に、各装置101〜10−nに対
応する複数のラッチC1〜Cn(構成制御レジスタに相
当)を設けて各装置10−1〜10−nの結合情報を格
納すると共に、各装置10−1〜10−n間の通信命令
の実行に関し常に単一の装置の通信命令の実行のみを有
効とする優先順位制御部14を設ける。
In the present invention, as a configuration control method for such a system, a plurality of latches C1 to Cn (corresponding to configuration control registers) corresponding to each device 101 to 10-n are provided on the connection branch @12 side, and each Priority control that stores connection information of the devices 10-1 to 10-n and always enables execution of communication commands of a single device with respect to execution of communication commands between the devices 10-1 to 10-n. A section 14 is provided.

そして、ラッチ01〜Cnの設定変更を、優先順位制御
部14により他の通信命令の処理に対し排他的に行なわ
せるように構成する。
The configuration is such that the settings of the latches 01 to Cn are changed by the priority control unit 14 exclusively with respect to the processing of other communication commands.

また本発明の構成制御方式にあっては、接続枝@12側
に、容袋@10−1〜10−nに対応する複数のラッチ
C1〜Cnに加えてラッチ81〜13nを設けて各装置
10−1〜10−nの結合情報を格納すると共に、各装
置10−1〜10−n間の通信命令の実行に関し常に単
一の装置の通信命令の実行のみを有効とする優先順位制
御部14を設け、更に各装置10−1〜10−nのそれ
ぞれに、接続装置12との結合情報を格納したラッチA
1〜Anを設ける。
In addition, in the configuration control method of the present invention, latches 81 to 13n are provided on the connection branch @12 side in addition to the plurality of latches C1 to Cn corresponding to the containers @10-1 to 10-n, so that each device a priority control unit that stores connection information of the devices 10-1 to 10-n and always enables execution of communication commands of a single device with respect to execution of communication commands between the devices 10-1 to 10-n; 14, and each of the devices 10-1 to 10-n is provided with a latch A storing coupling information with the connecting device 12.
1 to An are provided.

そして、ラッチA1〜△n及びラッチB1〜Bnの設定
変更は各装置10−1〜10−nに設けたサービスプロ
セッサ(SVP)16から行なうと共に、ラッチC1〜
Cnの設定変更は各装置10、−1〜10−nに設けた
CPU18によりサービスプロセッサ(SVP)16を
使用せずに行なえるようにする。
The settings of latches A1 to Δn and latches B1 to Bn are changed from the service processor (SVP) 16 provided in each device 10-1 to 10-n, and the settings of latches C1 to Δn are changed from the service processor (SVP) 16 provided in each device 10-1 to 10-n.
The setting of Cn can be changed by the CPU 18 provided in each device 10, -1 to 10-n without using the service processor (SVP) 16.

更に、サービスプロセッサ(SVP)16によるラッチ
A1〜An又はラッチB1〜3nの設定変更とCPU1
8によるラッチC1〜Cnの設定変更が重複した場合に
は、各処理が排他的に行なわれるように構成する。
Furthermore, the settings of latches A1 to An or latches B1 to 3n are changed by the service processor (SVP) 16 and the CPU 1
If the settings of the latches C1 to Cn by 8 are duplicated, each process is configured to be performed exclusively.

具体的には、ラッチC1〜cnを変更するCPU18の
命令時にサービスプロセッサ(SVP)16によるラッ
チA1〜An又はラッチ81〜Bnを変更中であった場
合には、CPU18の命令でラッチC1〜Onを変更す
ることなく条件コードにより設定変更の中止を示し、サ
ービスプロセッサ(SVP)16による設定変更の終了
を待つことなくCPU18の命令による設定変更を終了
するように構成する。
Specifically, if the service processor (SVP) 16 is changing latches A1 to An or latches 81 to Bn when the CPU 18 commands to change the latches C1 to cn, the CPU 18 commands to turn the latches C1 to On. The configuration is configured such that the condition code indicates the cancellation of the setting change without changing the setting change, and the setting change according to the command of the CPU 18 is completed without waiting for the completion of the setting change by the service processor (SVP) 16.

「作用] こような構成を備えた本発明の構成制御方式にあっては
、装置側CPUからの命令により接続装置側の構成制御
情報を設定変更してシステム切り離し等の構成変更制御
を通常の通信命令の実行と同様に高速に行なうことがで
き、オンライシステムであってもシステムを停止するこ
となく運用中に構成変更を実現できる。
[Operation] In the configuration control method of the present invention having such a configuration, configuration change control such as system disconnection is performed by changing settings of configuration control information on the connected device side in response to a command from the device side CPU. It can be executed as quickly as communication commands, and even in online systems, configuration changes can be made during operation without stopping the system.

一方、サービスプロセッサ(SVP)による構成制御i
l!lハ能はそのまま残されているため、システム初期
化や人手による構成変更も問題なくできる。
On the other hand, configuration control i by the service processor (SVP)
l! Since the functionality remains as is, system initialization and manual configuration changes can be performed without any problems.

即ち、CPU命令による構成制御で高速性が確保され、
同時にSVPからの非同期インターフェース介して行な
われる構成制御で柔軟性を確保することができる。
In other words, high speed is ensured by configuration control using CPU instructions,
At the same time, flexibility can be ensured with configuration control performed via an asynchronous interface from the SVP.

[実施例] 第2図は本発明の一実施例を示した実施例構成図である
[Embodiment] FIG. 2 is a block diagram showing an embodiment of the present invention.

第2図において、10−1〜10−nは複数の装置であ
り、各装置10−1〜10−nはサービスプロセッサ(
SVP)16、CPU18、主記憶装置(、MSU)2
0を備え、サービスプロセッサ16、CPU18及び主
記憶装置20は主制御装置(MCU)22を介して接続
されている。
In FIG. 2, 10-1 to 10-n are a plurality of devices, and each device 10-1 to 10-n is a service processor (
SVP) 16, CPU 18, main storage unit (, MSU) 2
0, and the service processor 16, CPU 18, and main storage device 20 are connected via a main control unit (MCU) 22.

一方、12は共用メモリ等を使用した接続装置であり、
対装置ポート24−1〜24−nを介して各装置10−
1〜10−nの主制御装置22を結合している。
On the other hand, 12 is a connection device using shared memory etc.
Each device 10- via the device ports 24-1 to 24-n
1 to 10-n main controllers 22 are connected.

接続装置12にはメモリ部26及びメモリアクセス制御
部28が設けられ、メモリ部26に坦用システムに異常
が発生したときに待機システムに高速に処理を引き継ぐ
ためのりカバリ−情報などの共通のソフトウェア資産を
格納している。
The connection device 12 is provided with a memory section 26 and a memory access control section 28, and the memory section 26 stores common software such as recovery information for quickly taking over processing to the standby system when an abnormality occurs in the main system. Stores assets.

このような接続装置12によって複数の装置10−1〜
10−nを結合したシステムについて本発明の構成制御
方式にあっては、まず接続装置12側に装置10−1〜
10−nに対応した数の構成制御レジスタとしての機能
を有する構成制御ラッチC1,C2,・・・Cnを設け
ており、構成制御ラッチC1〜Cnには各装置10−1
〜10nの接続装置12に対する結合情報としての構成
情報が格納される。即ち、各装置10−1〜10−nの
接続装fei12に対する結合が有効であれば、構成制
御ラッチC1〜Cnはオン状態にセットされ、一方、例
えば任意の装置10−1が停止又は切り離されると、対
応する構成制御ラッチCはオフにセットされる。
Such a connection device 12 connects a plurality of devices 10-1 to 10-1.
In the configuration control method of the present invention for a system in which 10-n are connected, devices 10-1 to 10-n are first connected to the connecting device 12.
10-n are provided with configuration control latches C1, C2, .
Configuration information as connection information for the connecting devices 12 through 10n is stored. That is, if the coupling of each device 10-1 to 10-n to the connection device fei12 is valid, the configuration control latches C1 to Cn are set to the on state, while, for example, any device 10-1 is stopped or disconnected. , the corresponding configuration control latch C is set off.

更に、接続装置12には通信制御部30が設けられ、通
信制御部30により装置10−1〜10n間で会話形式
で行なう通信制御を実行する。
Furthermore, the connection device 12 is provided with a communication control section 30, and the communication control section 30 executes conversational communication control between the devices 10-1 to 10n.

この通信制御部30に対しては通信優先順位制御部14
が設けられ、通信優先順位制御部14は、装置10−1
〜10−0間の通信命令の実行に関し常に最初に受け入
れた単一の装置からの通信命令の実行のみを有効とする
優先制御を行なう。
For this communication control unit 30, a communication priority control unit 14
is provided, and the communication priority control unit 14 controls the device 10-1.
Regarding the execution of communication commands between 10 and 0, priority control is performed such that only the execution of communication commands from a single device accepted first is always valid.

尚、接続装置12の通信制御部30による装置10−1
〜10−nの通信制御において、各装置10−1〜10
−nは、ある通信命令の中で他の装置へ能動的信号、例
えば割込み要求信号を送出する際に、他の装置からの応
答信号(ACK>を受け取る命令を備える。
Note that the device 10-1 by the communication control unit 30 of the connecting device 12
~10-n, each device 10-1~10
-n includes an instruction to receive a response signal (ACK>) from another device when sending an active signal, such as an interrupt request signal, to another device in a certain communication command.

接続装置12には構成制御ラッチC1〜Onに加えて装
置10−1〜10−nに対応した別の構成制御ラッチB
1.B2.  ・・・Bnが設けれられる。
In addition to the configuration control latches C1 to On, the connection device 12 includes another configuration control latch B corresponding to the devices 10-1 to 10-n.
1. B2. ...Bn is provided.

ここで、構成制御ラッチC1〜Cn G、を装置10−
1〜10−nのCPU18による命令により通常の通信
命令の処理と同様にしてラッチされた構成情報を設定変
更することのできる構成制御ラッチであり、これに対し
構成制御ラッチ81〜3nは装置10−1〜10−nに
設けたサービスプロセッサ16により設定変更される構
成制御ラッチである。
Here, the configuration control latches C1 to CnG are connected to the device 10-
The configuration control latches 81 to 3n are configuration control latches that can change the settings of the latched configuration information in the same manner as normal communication command processing by instructions from the CPU 18 of the devices 1 to 10-n. This is a configuration control latch whose setting is changed by the service processor 16 provided in -1 to 10-n.

接続装置12に設けた構成制御ラッチ81〜Bnに加え
、装置10−1〜10−nに設けた主制御部22のそれ
ぞれに、同様にサービスプロセッサ16により設定変更
可能な構成制御ラッチA1〜Anを設けている。
In addition to the configuration control latches 81 to Bn provided in the connection device 12, each of the main control units 22 provided in the devices 10-1 to 10-n also includes configuration control latches A1 to An whose settings can be changed by the service processor 16. has been established.

サービスプロセッサ16により設定変更可能な接続装置
12に設けた構成制御ラッチB1〜Bnには構成制御ラ
ンチC1〜cnと同様、各装置10−1〜10−nに対
する接続装置12の結合状態を示す結合情報が格納され
、各装置10−1〜10−nの主制御部22に設けた構
成制御ラッチA1〜Anには接続装置12との接続状態
を示す結合情報が格納されている。
The configuration control latches B1 to Bn provided in the connection device 12 whose settings can be changed by the service processor 16 have connections indicating the coupling state of the connection device 12 to each device 10-1 to 10-n, as well as the configuration control latches C1 to cn. Connection information indicating the connection state with the connection device 12 is stored in the configuration control latches A1 to An provided in the main control unit 22 of each device 10-1 to 10-n.

更に、装置10−1〜10−nに設けられたサービスプ
ロセッサ16は、通常、システム毎に分散して設けられ
るため、1つのサービスプロセッサ16から他のシステ
ムの主制御部22に直接アクセスをすることはできない
が、図示のように各システムのサービスプロセッサ16
を接続するLAN等の通信パス32を設け、他のサービ
スプロセッサ16経由で他のシステムの主制御部22を
直接アクセスできるようにしている。
Furthermore, since the service processors 16 provided in the devices 10-1 to 10-n are usually distributed and provided for each system, it is not possible for one service processor 16 to directly access the main control unit 22 of another system. However, as shown in the figure, the service processor 16 of each system
A communication path 32 such as a LAN is provided to connect the main control unit 22 of another system via another service processor 16.

次に、第2図の接続装置12に設けた構成制御ラッチC
1〜Cn及びB1〜Bn並びに装置101〜10−nに
設けた構成制御ラッチへ1〜Anに基づく接続処理を説
明する。
Next, the configuration control latch C provided in the connection device 12 of FIG.
The connection process based on 1 to An to the configuration control latches provided in 1 to Cn and B1 to Bn and devices 101 to 10-n will be described.

まず、装置10−1〜10−nと接続装置12の接続は
3つの構成制御ラッチA1〜An、B1〜[3n及びC
1〜Cnがすべてオン状態であるときに限って正常に接
続されている状態に必るとして扱われる。一方、3つの
構成制御ラッチA1〜An、B1〜3n及びC1〜Cn
のうちいずれか1つでもオフの場合には切り離されてい
る状態にあるとして扱われる。
First, the connections between the devices 10-1 to 10-n and the connecting device 12 are established by three configuration control latches A1 to An, B1 to [3n and C.
It is treated as necessary for a normally connected state only when all of 1 to Cn are in the on state. On the other hand, three configuration control latches A1~An, B1~3n and C1~Cn
If any one of them is off, it is treated as being in a disconnected state.

この取り扱いを実現するために装置10−1〜10−n
からは構成制御ラッチA1〜Anの状態が接続装置12
側に送られ、一方、接続装置12側からは構成制御ラッ
チB1〜BnとC1〜Cnとの論理積の結果が装置10
−1〜10−nに送られる。装置10−1〜10−n側
では、例えば装置10−1を例にとると、自己の構成制
御ラッチA1の値と接続装置12から送られてくる構成
制御ラッチB1と01との論理積の値とを使用して装置
10−1は接続装置12との接続状態を決める。一方、
接続装置12側にあっては、内部に持つ構成制御ラッチ
B1とC1の論理積の値と、装置10−1側から送られ
てくる構成制御ラッチA1の値とから装置10−1と接
続されているかどうかを決めるようになる。
In order to realize this handling, devices 10-1 to 10-n
From then on, the state of the configuration control latches A1 to An is determined by the connection device 12.
On the other hand, from the connection device 12 side, the result of the AND of the configuration control latches B1 to Bn and C1 to Cn is sent to the device 10.
-1 to 10-n. On the device 10-1 to 10-n sides, taking the device 10-1 as an example, the logical product of the value of its own configuration control latch A1 and the configuration control latch B1 and 01 sent from the connecting device 12 is Using this value, the device 10-1 determines the connection state with the connection device 12. on the other hand,
On the connection device 12 side, the connection to the device 10-1 is made based on the logical product value of the internal configuration control latches B1 and C1 and the value of the configuration control latch A1 sent from the device 10-1 side. You get to decide whether or not you are.

次に、第3図を参照して第2図の実施例における通信制
御部30及び通信優先順位制御部14による装置10−
1〜10−nからの通信命令のハンドリングを説明する
Next, referring to FIG. 3, the apparatus 10-
The handling of communication commands from 1 to 10-n will be explained.

第3図において、まず■に示すようにある装置X1が他
の装置Zに対し優先権獲得要求を行なう。
In FIG. 3, first, a certain device X1 makes a priority acquisition request to another device Z, as shown in (2).

その後に■に示すように別の装置><mが同じ伯の装置
Zに対し優先権獲得要求を行なったとする。
After that, as shown in (3), another device><m makes a priority acquisition request to the same device Z.

■の装置x1からの最初の優先権獲得要求を受けて接続
装置12は他の装置Zに対する通信パスをビジィ−状態
とし、■で他の装置Zから装置X・1に対し優先権獲得
による応答信号ACKを返送する。この応答信号ACK
を受けた装置X1は■で命令及びターゲットアドレス(
1)を他の装置Zに送信し、以下同様に■まで複数の命
令及びターゲットアドレス(m)を他の装置Zに送出す
る。
Upon receiving the first priority acquisition request from device Returns signal ACK. This response signal ACK
The device X1 that received the command and target address (
1) is sent to the other device Z, and in the same manner, a plurality of instructions and the target address (m) are sent to the other device Z up to (2).

コマンド及びターゲットアドレス1〜nを受けた他の装
置Zは■で解析を行ない、■で解析結果に基づくコマン
ドを装置×1に応答し、このコマンド応答に対し■で装
置X1から他の装置Zにステータス情報を応答し、この
ステータス情報を受けた他の装置Zが装置×1にステー
タス情報を送ることで一連の通信処理を終了し、同時に
■に示すビジィ−状態を解除する。
Other devices Z that have received the command and target addresses 1 to n perform an analysis in ■, respond to device x1 with a command based on the analysis result in ■, and in response to this command response, device The other device Z, which has received this status information, sends the status information to device x1, thereby completing a series of communication processes, and at the same time canceling the busy state shown in (3).

このとき■に示す装置Xmから他の装置Zに対する優先
権獲得要求が継続して出されているため、この装置Xm
から他の装置Zに対する優先権獲得要求を受けて■に示
すビジィ−状態が再び作り出され、同様にして装置Xm
と他の装置Zの間の通信制御が行なわれる。
At this time, since the device Xm shown in ■ continues to issue priority acquisition requests to other devices Z, this device
In response to a priority acquisition request for another device Z, the busy state shown in ■ is created again, and in the same way,
Communication control between the device and other devices Z is performed.

次に、第2図の接続装置12側に設けた構成制御ラッチ
C1〜Cnの設定変更を命令する処理動作を説明する。
Next, a processing operation for instructing to change the settings of the configuration control latches C1 to Cn provided on the side of the connection device 12 in FIG. 2 will be explained.

まず、構成制御ラッチ01〜Cnの設定変更については
、主記憶装置20上の特定の箇゛所をCPU18とサー
ビスプロセッサ16との間のロックワード領域として使
用する。
First, for changing the settings of the configuration control latches 01 to Cn, a specific location on the main storage device 20 is used as a lock word area between the CPU 18 and the service processor 16.

例えば、装置10−1のCPU18で接続装置12側の
構成制御ラッチ01〜Cnを変更する命令Mを実行する
とき、まず主記憶装置20のメモリ上に確保したロック
ワードに対しコンベア・ダブル・アンド・スワップ命令
的な排他アクセスを行なう。このメモリ上のロックワー
ドの内容がゼロであればロックをかけていないと判断し
、ゼロ以外の値を書き込む。このゼロ以外の値を書き込
むことをロックの獲得という。一方、ロックワードがゼ
ロ以外であれば、他の装置10−2〜10−nのCPU
18あるいはサービスプロセッサ16が既にロックを獲
得しているとみなす。即ち、ロックがとれなかったこと
になる。ロックがとれなかった場合には条件コードに例
えば「2」を設定してCPUによる変更命令Mは終了す
る。
For example, when the CPU 18 of the device 10-1 executes an instruction M for changing the configuration control latches 01 to Cn on the connected device 12 side, the lock word secured in the memory of the main storage device 20 is first・Perform exclusive access like a swap instruction. If the contents of the lock word in this memory are zero, it is determined that the lock is not applied, and a value other than zero is written. Writing this non-zero value is called acquiring a lock. On the other hand, if the lock word is other than zero, the CPUs of other devices 10-2 to 10-n
18 or service processor 16 has already acquired the lock. In other words, the lock could not be released. If the lock cannot be acquired, the condition code is set to, for example, "2" and the change instruction M by the CPU is terminated.

一方、ロックが獲得できた場合には接続装置12に対し
構成制御ラッチC1〜Onに設定すべきデータ及びコマ
ンドを送出し、接続装置12から終了信号が送り返され
てくるまで待機状態となる。
On the other hand, if the lock can be acquired, data and commands to be set in the configuration control latches C1 to On are sent to the connection device 12, and the device waits until a termination signal is sent back from the connection device 12.

接続装置12より終了信号が返されてきたならば、ロッ
クワードに対しオールrOJの書込みを行なってロック
を解除し、条件コードを「O」に設定して構成制御ラッ
チC1〜Cnを変更する命令Mを終了する。勿論、構成
ラッチC1〜Cnを変更する命令Mにあっては、構成制
御ラッチC1〜Cnの中の任意のラッチを設定変更する
ことが可能である。即ち、装置10−1は自己と接続装
置12の接続関係だけでなく、接続装置12に対するす
べての装置10−1〜10−nとの接続関係を制御する
ことができる。
When a termination signal is returned from the connection device 12, a command is issued to write all rOJ to the lock word to release the lock, set the condition code to "O", and change the configuration control latches C1 to Cn. Finish M. Of course, the instruction M that changes the configuration latches C1-Cn can change the settings of any of the configuration control latches C1-Cn. That is, the device 10-1 can control not only the connection relationship between itself and the connection device 12, but also the connection relationship between the connection device 12 and all the devices 10-1 to 10-n.

一方、接続装置12側では例えば装置10−1のCPU
18から送られてきた構成制御ラッチC1〜Cnの変更
コマンドを受け付けると、通信優先順位制御回路14に
より内部的に擬似的に優先権獲得信号を作成して第3図
のハンドリング説明図に示したと同様、他の通信命令に
基づく要求との間で優先権獲得に参加させる。通信優先
順位制御部14で擬似的に作成された優先権獲得要求信
号は、優先権が獲得された時点で解除するが、ビジィ−
状態は構成制御ラッチC1〜Cnの設定変更が終了した
後に解除するようになる。
On the other hand, on the connected device 12 side, for example, the CPU of the device 10-1
When the change command for the configuration control latches C1 to Cn sent from the communication priority control circuit 18 is received, a pseudo priority acquisition signal is internally generated by the communication priority control circuit 14 as shown in the handling explanatory diagram of FIG. Similarly, it participates in obtaining priority among requests based on other communication commands. The priority acquisition request signal pseudo-generated by the communication priority control unit 14 is released when the priority is acquired, but it is canceled when the priority is acquired.
The state is released after the settings of the configuration control latches C1 to Cn have been changed.

次に、第2図の装置10−1〜10−nのそれぞれに設
けた構成制御ラッチA1〜An及び接続装置12側に設
けた構成制御ラッチ81〜3nの設定変更の制御処理を
説明する。
Next, a control process for changing the settings of the configuration control latches A1 to An provided in each of the devices 10-1 to 10-n and the configuration control latches 81 to 3n provided on the connection device 12 side in FIG. 2 will be described.

構成制御ラッチA1〜An及びB1−[3nは従来から
存在する構成制御レジスタと同レベルのものであり、サ
ービスプロセッサ16により設定及び設定変更が行なわ
れる。
The configuration control latches A1-An and B1-[3n are of the same level as conventional configuration control registers, and are set and changed by the service processor 16.

即ち、システムの初期化時や運用中における一部装置の
保守を行なう場合に設定変更されるもので、具体的には
保守診断命令(CPU命令)°や人為的なオペレーショ
ンにより行なわれる。
That is, the settings are changed when initializing the system or when performing maintenance on some devices during operation. Specifically, the settings are changed by a maintenance diagnosis command (CPU command) or by a human operation.

サービスプロセッサ16から構成制御ラッチA1〜An
及びB1−[3nの設定変更を行なう場合には、まず設
定変更に先立って各装置10−1〜10−nの主記憶装
置20上でのロックワードによってロックを獲得する。
From the service processor 16 to the configuration control latches A1 to An
When changing the settings of B1-[3n, first, a lock is acquired using a lock word on the main storage device 20 of each device 10-1 to 10-n before changing the setting.

このとき任意の装置10−1においてロックが獲得でき
ない場合、即ちCPU18によりロックされている場合
には、CPUによるロックがとれるまで待機する。すべ
ての装置10−1〜10−nにおいてロックが獲1qで
きたならば、その後に構成制御ラッチ△1〜An及びB
1〜Bnに対しサービスプロセッサ16により設定変更
を行ない、設定変更を終了したならばすべての装置10
−1〜10−nにおいてロックを解除する。
At this time, if the lock cannot be acquired in any device 10-1, that is, if it is locked by the CPU 18, the device waits until the lock is released by the CPU. Once locks 1q have been acquired in all devices 10-1 to 10-n, configuration control latches △1 to An and B
1 to Bn by the service processor 16, and once the setting changes are completed, all the devices 10
-1 to 10-n to release the lock.

通常、サービスプロセッサ16は各装置10−1〜10
−n毎に分散して置かれているため、1つのサービスプ
ロセッサ16からすべての装置の主記憶装置20に直接
アクセスすることはできないが、この実施例にあっては
、各装置10−1〜10−nのサービスプロセッサ16
を結ぶLAN等の通信バスを設けているため、特定のサ
ービスプロセッサ16により他の装置のザービスプロセ
ッサ経由ですべての装置10−1〜10−nに亘ってロ
ックのF(%及び解除を行なうことができる。
Normally, the service processor 16 is connected to each device 10-1 to 10
However, in this embodiment, each service processor 16 can not directly access the main storage devices 20 of all the devices 10-1 to 10-n. -n service processor 16
Since a communication bus such as a LAN is provided to connect the devices, a specific service processor 16 can lock and unlock all the devices 10-1 to 10-n via the service processors of other devices. Can be done.

「発明の効果] 以上説明してきたように本発明によれば、装置側のCP
Uからの命令により接続装置の構成制御情報を設定変更
してシステム切り離し等の構成変更制御の通常の通信命
令の実行と同様に高速に行なうことができ、これによっ
て構成制御の高速性が確保され、同時にサービスプロセ
ッサからの非同期インタフェースを介して行なわれる構
成制御でシステムの柔軟性を確保することができる。
“Effects of the Invention” As explained above, according to the present invention, the CP on the device side
The configuration control information of the connected device can be changed by commands from U, and configuration change control such as system disconnection can be performed at high speed in the same way as normal communication commands, thereby ensuring high-speed configuration control. At the same time, system flexibility can be ensured by configuration control performed via an asynchronous interface from the service processor.

また、CPU命令により構成を変更しても、サービスプ
ロセッサから構成を変更しても、いずれの場合にあって
も既に実行中の通信命令の終了を待って設定変更を行な
うため、通信命令を発行した装置の通信命令に影響を及
ぼすことなく、設定変更及び通信制御を正常に終了する
ことができる。
In addition, whether the configuration is changed by a CPU command or by a service processor, in either case, communication commands are issued in order to change the settings after waiting for the completion of the communication commands that are already being executed. Setting changes and communication control can be completed normally without affecting the communication commands of the device.

更に、構成情報の設定変更により切り離せる装置が切り
離し時点で通信命令を発行していたり、あるいは接続装
置としての共用メモリにデータ転送を行なっていた場合
には、これらの処理は異常終了するが、もともと階層構
成において下位レベルの装置が切り離される場合には下
位レベルの装置に異常が生じても特に問題にならない。
Furthermore, if a device that can be disconnected by changing configuration information settings is issuing a communication command at the time of disconnection or is transferring data to the shared memory as a connected device, these processes will terminate abnormally. Originally, if lower-level devices are separated in a hierarchical configuration, even if an abnormality occurs in the lower-level devices, there is no particular problem.

更にまた、正常なシーケンス、即ちソフトウェアによる
相互通信により予め切り離しを同期させる場合にあって
は、切り離される側の装置はアクセカを出さないように
しているため、正常なシーケンスによって切り離す場合
には全く問題はない。
Furthermore, in a normal sequence, that is, when disconnection is synchronized in advance through mutual communication by software, the device being disconnected does not issue an accessor, so there is no problem when disconnecting in a normal sequence. There isn't.

32:通信パス32: Communication path

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図: 第2図は本発明の実施例構成図; 第3図は本発明の接続装置による通信命令のハンドリン
グ説明図である。 図中、 10−1〜10−n :B置(システム)12:接続装
置(共用メモリ) 14:優先順位制御部 16:サービスプロセッサ(SVP) 18 : CPU 20:主記憶装置(MSU) 22:主制御部(MCU) 24−1〜24−n :ポート 26:メモリ部 28:メモリアクセス制御部 30:通信制御部
FIG. 1 is an explanatory diagram of the principle of the present invention; FIG. 2 is a configuration diagram of an embodiment of the present invention; FIG. 3 is an explanatory diagram of handling of communication commands by the connection device of the present invention. In the figure, 10-1 to 10-n: B location (system) 12: Connection device (shared memory) 14: Priority control unit 16: Service processor (SVP) 18: CPU 20: Main storage unit (MSU) 22: Main control unit (MCU) 24-1 to 24-n: Port 26: Memory unit 28: Memory access control unit 30: Communication control unit

Claims (3)

【特許請求の範囲】[Claims] (1)複数の装置(10−1〜10−n)と、該複数の
装置(10−1〜10−n)を結合する接続装置(12
)とを有し、該複数の装置(10−1〜10−n)のそ
れぞれは少なくとも一命令の中で他の装置への能動的信
号を送出した際に該他の装置からの応答信号を受け取る
命令を含んだシステムに於いて、 前記接続装置(12)側に、各装置(10−1〜10−
n)に対応する複数のラッチ(C1〜Cn)を設けて各
装置の結合情報を格納すると共に、各装置(10−1〜
10−n)間の通信命令の実行に関し常に単一の装置の
通信命令の実行のみを有効とする優先順位制御部(14
)を設け、 前記ラッチ(C1〜Cn)の設定変更を、前記優先順位
制御部(14)により他の通信命令の処理に対し排他的
に行なわせるようにしたことを特徴とする構成制御方式
(1) A plurality of devices (10-1 to 10-n) and a connection device (12) that connects the plurality of devices (10-1 to 10-n)
), and each of the plurality of devices (10-1 to 10-n) receives a response signal from the other device when it sends an active signal to the other device in at least one command. In a system including instructions to receive, each device (10-1 to 10-) is connected to the connecting device (12).
A plurality of latches (C1 to Cn) corresponding to each device (10-1 to Cn) are provided to store coupling information of each device, and each device (10-1 to
Regarding the execution of communication commands between 10 and 10-n, a priority control unit (14
), and the priority control unit (14) changes the settings of the latches (C1 to Cn) exclusively with respect to processing of other communication commands.
(2)複数の装置(10−1〜10−n)と、該複数の
装置(10−1〜10−n)を結合する接続装置(12
)とを有し、該複数の装置(10−1〜10−n)のそ
れぞれは少なくとも一命令の中で他の装置への能動的信
号を送出した際に該他の装置からの応答信号を受け取る
命令を含んだシステムに於いて、 前記接続装置(12)側に、各装置(10−1〜10−
n)に対応する複数のラッチ(C1〜Cn)とラッチ(
B1〜Bn)を設けて各装置(10−1〜10−n)の
結合情報を格納する共に、各装置(10−1〜10−n
)間の通信命令の実行に関し常に単一の装置の通信命令
の実行のみを有効とする優先順位制御部(14)を設け
、 更に前記各装置(10−1〜10−n)毎に、前記結合
装置(12)との結合情報を格納したラッチ(A1〜A
n)を設け、 前記ラッチ(A1〜An)及びラッチ(B1〜Bn)の
設定変更は各装置(10−1〜10−n)に設けたサー
ビスプロセッサ(16)から行なうと共に前記ラッチ(
C1〜Cn)の設定変更は前記各装置(10−1〜10
−n)に設けたCPU(18)によりサービスプロセッ
サ(16)を使用せずに行なえるようにし、更に前記サ
ービスプロセッサ(16)による前記ラッチ(A1〜A
n)又はラッチ(B1〜Bn)の設定変更と前記CPU
(18)による前記ラッチ(C1〜Cn)の設定変更が
重複した場合には、各処理が排他的に行なわれるように
したことを特徴とする構成制御方式。
(2) A plurality of devices (10-1 to 10-n) and a connection device (12) that connects the plurality of devices (10-1 to 10-n).
), and each of the plurality of devices (10-1 to 10-n) receives a response signal from the other device when it sends an active signal to the other device in at least one command. In a system including instructions to receive, each device (10-1 to 10-) is connected to the connecting device (12).
A plurality of latches (C1 to Cn) corresponding to the latch (
B1 to Bn) are provided to store the connection information of each device (10-1 to 10-n), and each device (10-1 to 10-n) is provided.
) is provided with a priority control unit (14) that always validates the execution of communication commands of a single device, and further includes a priority control unit (14) for each of the devices (10-1 to 10-n). Latches (A1 to A) that store coupling information with the coupling device (12)
n), and the settings of the latches (A1 to An) and latches (B1 to Bn) are changed from a service processor (16) provided in each device (10-1 to 10-n), and the latches (A1 to An) and latches (B1 to Bn) are
Settings of C1 to Cn) can be changed by changing the settings of each of the devices (10-1 to 10).
The CPU (18) provided in the service processor (16) can perform this operation without using the service processor (16), and the
n) or setting change of latches (B1 to Bn) and the CPU
(18) A configuration control method characterized in that when the setting changes of the latches (C1 to Cn) are repeated, each process is performed exclusively.
(3)前記ラッチ(C1〜Cn)を変更するCPU(1
8)の命令時に前記サービスプロセッサ(16)による
前記ラッチ(A1〜An)又はラッチ(B1〜Bn)を
変更中であった場合には、該CPU(18)による命令
でラッチ(C1〜Cn)を変更することなく条件コード
により設定変更の中止を示し、該サービスプロセッサ(
16)による設定変更の終了を待つことなく該CPU(
18)の命令による設定変更を終了することを特徴とす
る請求項2記載の構成制御方式。
(3) The CPU (1) that changes the latches (C1 to Cn)
If the latches (A1 to An) or latches (B1 to Bn) are being changed by the service processor (16) at the time of the instruction in step 8), the latches (C1 to Cn) are changed by the instruction by the CPU (18). The service processor (
16) without waiting for the setting change to be completed.
3. The configuration control method according to claim 2, wherein the configuration change according to the command in step 18) is terminated.
JP20988288A 1988-08-24 1988-08-24 Configuration control system Pending JPH0258155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20988288A JPH0258155A (en) 1988-08-24 1988-08-24 Configuration control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20988288A JPH0258155A (en) 1988-08-24 1988-08-24 Configuration control system

Publications (1)

Publication Number Publication Date
JPH0258155A true JPH0258155A (en) 1990-02-27

Family

ID=16580210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20988288A Pending JPH0258155A (en) 1988-08-24 1988-08-24 Configuration control system

Country Status (1)

Country Link
JP (1) JPH0258155A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129399U (en) * 1991-05-21 1992-11-26 株式会社昭和製作所 Outboard motor tilt cylinder unit
US5876259A (en) * 1996-11-05 1999-03-02 Showa Corporation Tilt cylinder apparatus for boat propeller unit
US6123590A (en) * 1998-02-12 2000-09-26 Showa Corporation Tilt lock device for outboard motor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129399U (en) * 1991-05-21 1992-11-26 株式会社昭和製作所 Outboard motor tilt cylinder unit
US5876259A (en) * 1996-11-05 1999-03-02 Showa Corporation Tilt cylinder apparatus for boat propeller unit
US6123590A (en) * 1998-02-12 2000-09-26 Showa Corporation Tilt lock device for outboard motor

Similar Documents

Publication Publication Date Title
US4958273A (en) Multiprocessor system architecture with high availability
EP0731945B1 (en) Fault resilient/fault tolerant computing
US5056000A (en) Synchronized parallel processing with shared memory
US5255367A (en) Fault tolerant, synchronized twin computer system with error checking of I/O communication
EP0306209A2 (en) Dual rail processors with error checking at single rail interfaces
JPH01152543A (en) Defect resistance computer system having defect separating and repairing function
JPH0375863A (en) Data processing system
JPH0227441A (en) Computer system
JPH0831047B2 (en) Apparatus and method for inter-partition control in a logical partition data processor
JPS62500549A (en) Method and apparatus for ordering multiprocessor operations in a multiprocessor system
JP4132322B2 (en) Storage control device and control method thereof
JPH0258155A (en) Configuration control system
US5140593A (en) Method of checking test program in duplex processing apparatus
JP2774675B2 (en) Bus controller
JP2642236B2 (en) Control processing method of channel subsystem
JP2900581B2 (en) Instruction control pipeline structure
JPS595331A (en) Waiting system in magnetic disk subsystem
JPH0346034A (en) Information processing system
JPS62103756A (en) Multiprocessing system
JP2815730B2 (en) Adapters and computer systems
JPH02277142A (en) Duplex computer system
JPH06124242A (en) Redundant shared memory equivalence guarantee method
JPH03259347A (en) Information processing system
JPH03130836A (en) Duplex device and its handling method
JPS584365B2 (en) Reset control system