JPH0259624B2 - - Google Patents

Info

Publication number
JPH0259624B2
JPH0259624B2 JP58061068A JP6106883A JPH0259624B2 JP H0259624 B2 JPH0259624 B2 JP H0259624B2 JP 58061068 A JP58061068 A JP 58061068A JP 6106883 A JP6106883 A JP 6106883A JP H0259624 B2 JPH0259624 B2 JP H0259624B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
substrate
ions
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58061068A
Other languages
English (en)
Other versions
JPS58190071A (ja
Inventor
Mari Marutan Jeraaru
Makuramuuebeido Sherifu
Uenje Kamiiru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS58190071A publication Critical patent/JPS58190071A/ja
Publication of JPH0259624B2 publication Critical patent/JPH0259624B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は砒化ガリウムの半絶縁性基板上におけ
るｎ−形の砒化ガリウム層に電界効果トランジス
タを製造する方法に関するものである。さらに本
発明はこの方法を用いて得られる電界効果トラン
ジスタにも関するものである。
従来技術の説明 斯種の方法は1982年６月25日に発行されたフラ
ンス国特許願第2496982号から既知である。この
発明は特に砒化ガリウムに集積回路を製造する方
法に関するものである。これらの集積回路におけ
る本来標準的な素子は電界効果トランジスタであ
り、そのゲート電極は屡々金属電極とし、これを
半導体層と接触させて所謂シヨツトキー接合を形
成するようにしている。
容積および重量を低減させて適用することを目
的とするマイクロエレクトロニクスの分野、特に
エアロスペース（航空宇宙）の分野では斯様な低
減化は根原的なことであり、この低減化が必然的
に回路の集積化を漸次進めている。しかしトラン
ジスタのパーホーマンスにおける異常現象
（anomaly）によつてこれらの回路の製造効率が
制限され、しかも集積化レベルの改善が妨げられ
ている。
上記異常現象には殆ど解明できず、しかも非常
に害になると思える２つのものがあり、これらは
基板から起生する現象（所謂「バツク−ゲーテイ
ング」）によるものと、ドレイン−ソース特性IDS
−VDSの異常によるもの（所謂「バンピング」）
である。
最初の現象は、電界効果トランジスタに隣接し
ているも、そのトランジスタに本来備わつている
電極とは別のもので、しかもそのトランジスタの
ソースに対して負電位となる電極によりそのトラ
ンジスタのチヤネルが制御されるために生ずるも
のである。斯種の異常現象はエピタクシーによつ
て得られる電界効果トランジスタでは既知であ
り、このような問題の解決策としてはトランジス
タのチヤネルを半絶縁性基板と分離させる導電性
の弱いバツフア層を設ける方法がある。しかし斯
かる解決策はトランジスタを半絶縁性のGaAs基
板に直接イオン注入して製造する技法を用いる場
合には不適切である。
第２の現象はドレインとソースとの間の所定の
“スレツシヨルド電圧”でドレイン電流が突然増
大することに起因している。この現象に対する原
因は先の基板から起生する現象に密に関連するも
のと思われる。その理由は、これら２つの現象が
同じ電界効果トランジスタにて同時に発生するか
らである。
発明の開示 本発明の目的は前述したような寄性現象を低減
させる新規な製造方法を提供することによつて前
述した種々の欠点を緩和させることにある。
本発明は砒化ガリウムの半絶縁性基板上におけ
るｎ−形の砒化ガリウム層に電界効果トランジス
タを製造するに当り、前記砒化ガリウムの半絶縁
性基板にドナーイオンを注入することによつて前
記ｎ−形砒化ガリウム層を形成し、かつ前記基板
における少なくとも前記電界効果トランジスタの
チヤネル領域を形成すべき個所にさらに酸素イオ
ンを注入せしめるようにしたことを特徴とする。
従来法によれば、電界効果トランジスタの如き
半導体装置は通常エピタキシヤル成長および自己
整合法によつて得ていた。
エピタクシーとは単結晶基板上にそれと同様な
単結晶層を結晶配向を揃えて成長させる方法であ
る。特にこの方法によれば１つまたは数個の層を
その厚さを正確に制御して堆積したり、例えば砒
化ガリウムの如き半導体材料の塊状ブロツクから
切出したウエハのような低品質基板にドーピング
したりすることができる。
例えば本願人の出願に係るフランス国特許第
1437781号明細書に開示されているようなシヨツ
トキーゲート電界効果トランジスタを製造するの
に好適な所謂自己整合法の場合における主工程に
は、 (a) ゲート電極用の金属層の堆積工程と； (b) ホトレジスト層を堆積し、かつゲート電極を
画成するマスクを介して紫外放射で照射する工
程と； (c) 金属層をエツチングすると共に、適当な溶剤
によつて半導体材料をアンダーエツチングする
工程と； (d) 前の工程でのアンダーエツチングによつて得
られるシヤドー効果を用いることにより半導体
材料にオーミツクなソースおよびドレイン電極
を形成する金属層の堆積工程； とがある。
これらの各工程の変更および改良には種々の方
法があることは既知であるが、この点は本発明の
要部とする所ではないため、詳細な説明は省略す
る。
１つの基板に複数個の電界効果トランジスタを
有する集積回路を製造する場合に、集積化密度を
所定値以上にすると、前述した２つの特定な異常
現象、即ち基板から起生するもの（バツク−ゲー
テイング）と、IDS−VDS特性の異常によるものと
の２つの非常に厄介な異常現象が集積回路の動作
時に現われる。これらのタイプの異常現象につい
てはエピタクシーによつて得られるトランジスタ
では既に検討されており、このことについては
“I.E.E.E.Transactions on Electronic Devices”
（ED−27、1037、1980年、T.ITHOおよびH.
YANAI著）による論文を参照することができ、
これによればこれらの異常現象の発生にはデイー
プレベル（不純物準位における深い準位）が重要
な役目を果していると結論を下している。
このタイプのトランジスタに見られる解決策
（導電性の弱いバツフア層を用いる）は半絶縁性
基板に直接イオン注入してトランジスタを形成す
る場合には適用することができず、本発明を導出
する実験では半絶縁性基板におけるデイープレベ
ルの問題をより一層正確に検討し、かつ上述した
ような現象を解明して、前述した欠点をなくす方
法を開発すべく、隣接電極による妨害のメカニズ
ムを明らかにした。
この基本的な実験の第１の方法はG.M.
MARTIN、A.MITONNEAUおよびA.
MIRCEAによつて成されており、これについて
は文献“Electron traps in bulk and epitaxial
GaAs crystal”（1970年３月31日Vol.13、No.７）
の第191〜193頁における論文“Electronics
Letters”に発表されている。この実験の目的は
特に、電子トラツプの種々のレベルを指示し、そ
れらの特性をとり、かつその詳細目録を例えばそ
れらの活性化エネルギーの関数として作製するこ
とにある。
第２の方法は基板材料を半絶縁性とする補償メ
カニズムを解明することであつた。“J.Applied.
Physics（51）”（1980年５月５日）の第2840〜2852
頁にG.M.MARTIN、J.P.FARGES、G.JACOB、
J.P.HALLAISおよびG.POIBLAUDにより発表
された論文“Compensation mechanisms in
GaAs”には斯かる補償メカニズムの実際の認識
事項について記載されており、これでは斯かる補
償が２つのデイープレベル、即ち第１デイープド
ナーレベルEL2（EC−0.75eV）と、６×1015〜４
×1017cm-3の範囲内で濃度が変化し得るクロムで
故意にドープしたソリツド砒化ガリウム材料の場
合におけるクロムに関する第２のデイープアクセ
プタレベルとの２つのデイープレベルから生じて
いると結論を下している。この場合、既知の如
く、半絶縁性材料に対する禁止帯の中央に位置
し、従つて前記２つのデイープレベルに著しく左
右されるフエルミ準位EFの位置をシヨツクレ
ー・ダイヤグラムによつてアクセプタおよびドナ
ーレベルから導出することができる。
つぎに外方拡散およびそれに関連する欠点につ
き説明する。
「外方拡散」とは熱処理後に材料の表面におけ
るレベル密度が低下するも、その材料の容積全体
ではほぼ一定に留まることを意味する。従つて、
デイープドナーレベル（EC−0.75eV）であるレ
ベルEL2の外方拡散によつてその材料の表面はｐ
−形に変換される。そこで、FETタイプの半導
体装置をGaAsにて形成する場合、ドナー（Se+
またはSi+）を注入すると、ｎ導電形の層が得ら
れるも、この場合の注入深さ（約150nｍ）は
（導電形の）変換距離（約1000nｍ）よりも遥か
に短く、従つて半導体装置の後方に寄生接合が形
成されるようになり、この寄性接合が隣接電極に
より寄性制御されて異常現象を起生するものと想
定される。
従つて、本発明によればレベルEL2の外方拡散
を打破するFETのゲート領域を形成すべく基板
領域を処理する。即ち、本発明によれば、半絶縁
性GaAs基板にドナーイオンを注入することによ
つてｎ−形の砒化ガリウム層を形成し、さらに少
なくとも基板領域に酸素イオンを注入して前記電
界効果トランジスタのチヤネル領域を形成するよ
うにする。
実際上、酸素イオンを注入することによつてレ
ベルEL2の外方拡散が著しく抑制されることを実
験により確かめた。さらに、斯かる外方拡散は使
用する材料の導電形によつては非常に大きくな
り、このような外方拡散をなくすようにすれば、
イオン注入する種々の材料間の距離を短くし得る
ため、製造技術の再現性が一層高くなる。
実施例の説明 以下図面につき本発明を説明する。
第１図は結晶引上げ法によつて得られるような
インゴツトのウエハから切出したGaAsの半絶縁
性基板１を示す。この基板にシリコン（Si+）ま
たはセレン（Se+）の如きドナー原子を注入して
ｎ−導電形の層を形成する。本発明によれば、さ
らに酸素（O+）を注入するが、この場合の注入
条件はその前のドナー原子の注入特性に依存し、
斯かる注入条件はつぎの通りである。即ち、 (a) セレン（Se+）と酸素（O+）を注入する場合
にはこれらの原子を、そのエネルギーおよび量
を例えばSe+：（280keV；３×1012cm-2）、O+：
（100keV；５×1011〜５×1013cm-2）として同
じ領域に注入する。
(b) シリコン（Si+）と酸素（O+）を注入する場
合には、シリコン（Si+）を数段階のエネルギ
ーレベル、例えばSi+；60keV、200keVおよび
400keVで注入して極めて薄い層を形成し、か
つ酸素（O+）を比較的高い例えば200keVのエ
ネルギーレベルで相当深くまで注入する。な
お、この場合における各原子の量は上述した場
合とほぼ同じとする。
実際上、本発明によれば酸素イオン（O+）の
注入をゲート領域とすべき領域にて行ない、ま
た、別の注入原子をシリコン（Si+）とする場合、
酸素注入領域が比較的深く、例えばその深さが
400nｍ〜800nｍとなるように注入エネルギーを
選定して、注入シリコン（Si+）が最初に述べた
領域を少なくとも部分的に覆う相当大きな厚さ
（例えば表面から1000nｍまで）を有する層内に
分配されるようにする。
第２図は島によつて本来の素子領域を絶縁する
工程を示し、この工程はホウ素（B+）イオンを
注入する既知の注入法により行ない、保護すべき
領域には例えばホトレジスト層２を例えば数ミク
ロンの厚さで被着する。
上記イオン注入に引続いて、例えば窒化ケイ素
のような包囲物質で基板を覆つて800℃〜900℃の
温度で15分間程度の時間にわたり熱処理する。こ
の焼結工程は注入欠陥を回復させて、結晶マトリ
ツクス中に導入されるイオンを置換位置に移動さ
せるために必要な工程である。この焼結工程は、
これによつて濃度特性、特にEL2の如きデイープ
レベルの外方拡散、即ちクロム（Cr）の外方拡
散が変更されることからしても重要な工程であ
る。本発明の好適な実施に当つては、焼結工程を
アルシン（AsH3）の雰囲気中にて基板を露出さ
せたまま行なうようにする。
酸素を注入すれば、EL2の外方拡散は、包囲物
質での慣例の焼結工程と同じレベルで観察される
場合の外方拡散よりも遥かに低速であることを実
験により確めた。
第３図はGaAs基板におけるレベルEL2の濃度
特性を示したものであり、こゝにｘは基板表面か
らの距離（単位＝μｍ）である。この第３図にお
ける曲線１および２は、Se+（3.5×1012cm-2、
280keV）と、O+（注入エネルギー100keVで、曲
線１に対しては1014cm-2、曲線２に対しては1013
cm-2）をイオン注入し、かつSi3N4の下で870℃の
温度で焼結することによつて得たｎ−形基板の濃
度特性を示す。曲線３は同じ種類の基板で酸素を
注入しない場合における濃度特性である。NAは
アクセプタ濃度である。
第４図は本発明による方法に基づく処理後に例
えば前記フランス国特許願第2496982号から既知
のような従来方法により基本素子（FET）を形
成した場合の断面図であり、この場合ドレイン電
極をアンダーエツチングすることによりサブミク
ロンの範囲のマスクを用いなくてもサブミクロン
の範囲のゲートを形成することができ、なお、こ
の場合他のコンパチブルな技法も使用することが
できる。
本発明は上述した例のみに限定されるものでな
く幾多の変更を加え得ること勿論である。
【図面の簡単な説明】
第１および２図はGaAs基板にイオン注入する
工程を示す断面図；第３図は従来法と、本発明方
法とによる焼結後に得られるデイープレベル
（EL2）の濃度特性を示す特性図；第４図は本発
明による処理後に得た基板に形成した電界効果ト
ランジスタを示す断面図である。

Claims (1)

  1. 【特許請求の範囲】 １ 砒化ガリウムの半絶縁性基板上におけるｎ−
    形の砒化ガリウム層に電界効果トランジスタを製
    造するに当り、前記砒化ガリウムの半絶縁性基板
    にドナーイオンを注入することによつて前記ｎ−
    形砒化ガリウム層を形成し、かつ前記基板におけ
    る少なくとも前記電界効果トランジスタのチヤネ
    ル領域を形成すべき個所にさらに酸素イオンを注
    入せしめるようにしたことを特徴とする電界効果
    トランジスタの製造方法。 ２ 特許請求の範囲１記載の方法において、ドナ
    ーイオンをセレンイオンとし、かつ酸素イオンを
    セレンイオンとほぼ同じ深さに注入するようにし
    たことを特徴とする電界効果トランジスタの製造
    方法。 ３ 特許請求の範囲１記載の方法において、酸素
    イオンを高エネルギーで比較的深い深さにまで注
    入し、かつドナーイオンを数段階にわたるエネル
    ギーレベルで注入されるシリコンイオンとして、
    基板表面から比較的厚い層にわたつてシリコンイ
    オンが分布されるようにし、前記厚い層の少なく
    とも一部が酸素イオンを注入する領域をカバーす
    るようにしたことを特徴とする電界効果トランジ
    スタの製造方法。 ４ 特許請求の範囲３記載の方法において、注入
    シリコン層が基板表面から1000nｍの深さにまで
    延在し、かつ酸素イオンが400〜800nｍの深さに
    まで注入されるようにしたことを特徴とする電界
    効果トランジスタの製造方法。 ５ 特許請求の範囲１〜４の何れか１つに記載の
    方法において、イオン注入後に基板を約600℃〜
    900℃の温度で15分間にわたつて熱処理するよう
    にしたことを特徴とする電界効果トランジスタの
    製造方法。 ６ 特許請求の範囲５記載の方法において、熱処
    理中基板を窒化ケイ素で包囲するようにしたこと
    を特徴とする電界効果トランジスタの製造方法。 ７ 特許請求の範囲５記載の方法において、熱処
    理をアルシン（AsH3）の雰囲気中で、基板を露
    出させて行なうようにしたことを特徴とする電界
    効果トランジスタの製造方法。
JP58061068A 1982-04-09 1983-04-08 電界効果トランジスタの製造方法 Granted JPS58190071A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8206290A FR2525028A1 (fr) 1982-04-09 1982-04-09 Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus
FR8206290 1982-04-09

Publications (2)

Publication Number Publication Date
JPS58190071A JPS58190071A (ja) 1983-11-05
JPH0259624B2 true JPH0259624B2 (ja) 1990-12-13

Family

ID=9272967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58061068A Granted JPS58190071A (ja) 1982-04-09 1983-04-08 電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4489480A (ja)
EP (1) EP0092266B1 (ja)
JP (1) JPS58190071A (ja)
DE (1) DE3369425D1 (ja)
FR (1) FR2525028A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639275A (en) * 1982-04-22 1987-01-27 The Board Of Trustees Of The University Of Illinois Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor
JPS60137070A (ja) * 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4602965A (en) * 1984-03-13 1986-07-29 Communications Satellite Corporation Method of making FETs in GaAs by dual species implantation of silicon and boron
JPS60251631A (ja) * 1984-05-28 1985-12-12 Semiconductor Res Found 不均一不純物密度分布を有する半導体装置の製造方法
JPH0750692B2 (ja) * 1984-09-06 1995-05-31 日本電気株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法
US4662058A (en) * 1984-11-05 1987-05-05 Honeywell Inc. Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs
US4673446A (en) * 1985-12-12 1987-06-16 The United States Of America As Represented By The Secretary Of The Navy Method of forming thermally stable high resistivity regions in n-type indium phosphide by oxygen implantation
GB2222304A (en) * 1987-07-01 1990-02-28 Plessey Co Plc Gallium arsenide device
JPH07118484B2 (ja) * 1987-10-09 1995-12-18 沖電気工業株式会社 ショットキーゲート電界効果トランジスタの製造方法
JPH01220822A (ja) * 1988-02-29 1989-09-04 Mitsubishi Electric Corp 化合物半導体装置の製造方法
US5436498A (en) * 1994-02-04 1995-07-25 Motorola, Inc. Gettering of impurities by forming a stable chemical compound
US5672522A (en) * 1996-03-05 1997-09-30 Trw Inc. Method for making selective subcollector heterojunction bipolar transistors
US6635559B2 (en) 2001-09-06 2003-10-21 Spire Corporation Formation of insulating aluminum oxide in semiconductor substrates
ATE469862T1 (de) * 2002-03-15 2010-06-15 Panasonic Corp Reformiervorrichtung und betriebsverfahren dafür
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
US7858501B2 (en) * 2007-08-23 2010-12-28 Infineon Technologies Austria Ag Semiconductor wafer for semiconductor components and production method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
DE2631873C2 (de) * 1976-07-15 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device
US4357180A (en) * 1981-01-26 1982-11-02 The United States Of America As Represented By The Secretary Of The Navy Annealing of ion-implanted GaAs and InP semiconductors
DE3273695D1 (en) * 1981-01-29 1986-11-13 Sumitomo Electric Industries A schottky-barrier gate field effect transistor and a process for the production of the same
US4389768A (en) * 1981-04-17 1983-06-28 International Business Machines Corporation Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors
US4396437A (en) * 1981-05-04 1983-08-02 Hughes Aircraft Company Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication
US4385938A (en) * 1981-09-10 1983-05-31 The United States Of America As Represented By The Secretary Of The Air Force Dual species ion implantation into GaAs
FR2513439B1 (fr) * 1981-09-18 1985-09-13 Labo Electronique Physique Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus

Also Published As

Publication number Publication date
FR2525028A1 (fr) 1983-10-14
US4489480A (en) 1984-12-25
EP0092266B1 (fr) 1987-01-21
FR2525028B1 (ja) 1984-05-04
EP0092266A1 (fr) 1983-10-26
JPS58190071A (ja) 1983-11-05
DE3369425D1 (en) 1987-02-26

Similar Documents

Publication Publication Date Title
US4396437A (en) Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication
US4452646A (en) Method of making planar III-V compound device by ion implantation
US4753895A (en) Method of forming low leakage CMOS device on insulating substrate
US4797721A (en) Radiation hardened semiconductor device and method of making the same
JPH0259624B2 (ja)
JPH02205362A (ja) ＧａＡｓ集積回路およびその製造方法
US4960718A (en) MESFET device having a semiconductor surface barrier layer
US4816893A (en) Low leakage CMOS/insulator substrate devices and method of forming the same
US4383869A (en) Method for enhancing electron mobility in GaAs
US5116774A (en) Heterojunction method and structure
US4717685A (en) Method for producing a metal semiconductor field effect transistor
WO1988003328A1 (en) Striped-channel transistor and method of forming the same
US4783688A (en) Schottky barrier field effect transistors
US4486766A (en) Schottky barrier field effect transistors
US5101245A (en) Field effect transistor and method for making same
US5120669A (en) Method of forming self-aligned top gate channel barrier region in ion-implanted JFET
US4764796A (en) Heterojunction field effect transistor with two-dimensional electron layer
Nishi Ion implantation for high-speed III–V ICs
JPH0212927A (ja) Ｍｅｓ　ｆｅｔの製造方法
EP0437702B1 (en) Semiconductor integrated circuit of compound semiconductor devices comprising isolation regions and method of making the same
JP3035941B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法
JP3210533B2 (ja) 電界効果トランジスタの製造方法
US4694563A (en) Process for making Schottky-barrier gate FET
JPS6353708B2 (ja)
Nozaki et al. Device Fabrication Process Technology