JPH0260014B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は全般的にプログラマブル制御装置に
用いる装置及び方法、特にインテリジエント
（intelligent）入力／出力装置に関する。

発明の背景 プログラマブル制御装置を用いたプロセス制御
は、プロセスの種々のセンサからの入力信号を収
集して、プロセスの被制御要素に対する出力信号
を発生する。こうしてプロセスが内蔵プログラム
と、センサから報告されたプロセスの状態との関
数として制御される。勿論、数多くの多種多様な
プロセスにこういう制御が用いられ、例えば工業
的なプロセス、コンベヤ・システム、化学、石油
及び治金の各プロセスの逐次的な動作を何れもプ
ログラマブル制御装置によつて有利に制御するこ
とが出来る。

プログラマブル制御装置は比較的最近開発され
たものである。従来のプログラマブル制御装置
は、広義に云えば、内蔵プログラムを実行するデ
ータ処理装置と、プログラム並びに入力及び出力
の状態に関係するデータを記憶するのに十分な規
模の記憶装置と、１つ又は更に多くの電源とで構
成された中央処理装置（CPU）を有する。更に、
入力／出力（Ｉ／Ｏ）装置が中央処理装置と、入
力装置並びに制御されるプロセスの被制御要素と
の間のインターフエイスになる。

入力／出力（Ｉ／Ｏ）装置はプログラマブル制
御装置の開発以来、比較的変わらないまゝであ
り、最も改良を必要とするものである。Ｉ／Ｏ装
置に幾分の進歩が見られるが、その改良は一般的
に従来の線上にある。例えば米国特許第4293924
号に記載されるＩ／Ｏ装置では、インターフエイ
スの密度が増加されている。米国特許第4247882
号に記載された別の方式は、入力／出力装置に対
するハウジングを改良することに力を注いでい
る。制御を必要とするプロセスが複雑になり、プ
ロセスと中央処理装置の間の情報交換量を一層多
くすることが必要になるにつれ、Ｉ／Ｏ装置に関
するこの他の改良方式が必要になつて来た。

従来のＩ／Ｏ装置は多数の個別のＩ／Ｏ点で構
成されており、その各々が入力装置例えばミリミ
ツト・スイツチ、圧力スイツチ等）からの信号を
受取るか、或いは出力装置（例えばソレノイド、
モータ起動装置等）に制御信号を供給するかの一
方に専用になつており、そのどちらかになるか
は、特定のＩ／Ｏ点の回路をどういう構成にする
かによつて決まる。即ち、Ｉ／Ｏ点は入力点であ
るか出力点であるか、その何れか一方に専用であ
り、一方の用途から他方の用途に容易に変換する
ことが出来ない。

従来のＩ／Ｏ装置（特に複雑なプロセスに用い
た時）の１つの問題は、設備費が高いことであ
る。典型的には、Ｉ／Ｏモジユール又は回路カー
ドが、カード・ラツク又はケージ内に収容されて
いる。大規模な又は複雑なプロセスを制御する
為、各々のラツク又はケージに非常に多数のＩ／
Ｏ点を設けなければならない。全ての入力及び出
力装置からの配線をＩ／Ｏラツクに持つて来なけ
ればならないので、この為必然的に相当量の配線
経費（手間と材料）が要る。

大形のＩ／Ｏラツクを使うことによつて別の問
題が起る。これは、全ての配線をラツクに持ち込
んで終端するのが困難である場合が多いからであ
る。（制御するプロセスに入力／出力を一層近づ
けようとして）Ｉ／Ｏ装置の少なくとも一部分を
CPUから離れた外被又はラツク内に設けること
がよく知られているが、１箇所（遠隔であつて
も）、１箇所（遠隔であつても）に入力／出力の
配線が集中するから、この問題は依然として解決
されていない。集中Ｉ／Ｏ装置に於ける放熱でも
問題がある。その理由で、Ｉ／Ｏ装置とその最適
定格より低い所で使うことが必要になる場合が多
い。

現在のＩ／Ｏ装置に伴う別の問題は、誤動作が
プログラマブル制御装置自体の中で発生したの
か、或いは制御しているプロセスで発生したのか
の診断及び故障発見が困難であることである。経
験によると、制御装置に関連する大抵のオンライ
ンの故障はＩ／Ｏ装置で発生している。現在で
は、CPU部分が非常に高度になり、これは例え
ばマイクロプロセツサ技術並びにデータ処理の進
歩によるところが大きい。然し、電気的な故障が
起つた時、その問題を早期に検出し、どういう性
格のものであるかを早期に診断することが重要で
ある場合が多い。プロセスの或る部分が制御出来
なくなつてからではなく、故障した部分を早めの
警告によつて検出することが当然望ましい。

従来のＩ／Ｏ装置では、故障の早期検出が困難
であり、故障を表わす信号が出ても、その精密な
場所と性格は明らかでないことがある。多くの場
合、制御装置の入力／出力の故障をプロセス内の
故障した要素（例えばモータ、押ボタン等）と区
別するのが困難でもある。特に制御装置のＩ／Ｏ
装置では、診断の特徴が正に欠如していた。従つ
て、Ｉ／Ｏ装置を診断し、その故障を防止する為
の改良が強く求められている。

各々のＩ／Ｏ点が普通はヒユーズによつて保護
されているので、故障を診断することが困難にな
ることがある。ヒユーズは特定のＩ／Ｏモジユー
ルを過電流から保護するが、これは余分な問題を
生じる場合も多い。例えば、単なる過渡的な電流
によりヒユーズが切断した場合、故障点を突止め
てヒユーズを交換するまで、Ｉ／Ｏ点は完全に不
作動のまヽにされることがある。

これと幾分関係した問題は、Ｉ／Ｏ装置の制御
部分と被制御部分の間で診断及び制御情報を交換
することに関する。これは、例えば、Ｉ／Ｏ装置
を構成する為に分布したＩ／Ｏモジユールを使う
場合に生じる。このような場合、情報を交換する
ための簡単で信頼性のある手段並びに方法を提供
することが望ましい。

従来のＩ／Ｏ装置の別の欠点は、（前に述べた
ことであるが）各々のＩ／Ｏ点が厳密に入力点又
は出力点として作用することである。同一の点を
一方の用途から他方の用途に容易に変換すること
が出来ない。従つて、プログラマブル制御装置の
利用者は、初期の需要の見積りに基づいて、入力
機能及び出力機能を別々に選択することが要求さ
れる。予測し難い将来の需要に対する融通性が欠
如していることは明らかである。更に、Ｉ／Ｏ点
はグループ（例えば配線カードあたり６個又は８
個の点）として利用し得るのが典型的であるか
ら、制御装置内には使われていない非常に多数の
Ｉ／Ｏ点がある場合が多い。

従つて、この発明の主な目的は、従来のＩ／Ｏ
装置のこういう欠点を解決する入力／出力装置を
提供することである。更に特定して云えば、各々
のＩ／Ｏ点を入力点として又は出力点として動作
する様に選ぶことが出来る様なＩ／Ｏ装置を提供
することが求められる。

更に、各々のＩ／Ｏ点が、ヒユーズ又は遮断器
を使わずに、過電流及び過電圧状態に対して自己
保護になつていて、各々のＩ／Ｏ点がＩ／Ｏ装置
内でも、制御されるプロセス内でも、連続的に自
動的に故障診断され、検出された故障を確認して
自動的に報告する様な入力／出力装置を提供する
ことが求められる。したがつて、この発明の別の
特定の目的は、配線も利用も簡単で経済的であ
り、制御するプロセス又はこのプロセスの特定の
部分に密に接近して配置される様に、分布したグ
ループ又はモジユールとして個々のＩ／Ｏ点を有
するＩ／Ｏ装置を提供することである。この発明
の別の目的は、普通の中央処理装置とは独立に、
各々のＩ／Ｏ点を監視し、制御し、故障診断する
手段を含むＩ／Ｏ装置を提供することである。こ
の発明のその他の目的、特徴及び利点は、以下の
詳しい説明から明らかになろう。

発明の概要 この発明は、制御装置の中央処理装置（CPU）
と制御されるプロセスとの間で信号を交換する為
に多数の入力点及び出力点を持つプログラマブル
制御装置で、入力点として又は出力点として選択
的に作用し得る回路を提供する。入力点として又
は出力点としての動作がCPUによつて制御され
ることが好ましい。

この発明の好ましい形式では、制御されるプロ
セスに関連する入力装置及び出力装置の両方を終
端する共通の入力／出力端子と、入力装置からの
リターン（return）導体を終端する入力リターン
端子と、出力装置からのリターン導体を終端する
出力リターン端子と、入力／出力端子及び出力リ
ターン端子の間に接続されていて、入力装置の状
態（一般的に開閉）を表わす状態信号がその両端
に発生される様にした前置負荷（preload）抵抗
と、コレクタ・エミツタ電流通路を入力／出力端
子と入力リターン端子との間に接続した絶縁ゲー
ト・トランジスタ（IGT）とを有する。絶縁ゲー
ト・トランジスタはゲート端子によつてオン及び
オフにトリガすることが出来るが、回路が入力点
として動作する様に選択された時には、オフ状態
に保たれ、回路が出力点として動作する様に選択
された時には、必要に応じて出力装置に対する電
力を供給する様にオン及びオフにトリガされる。
IGTが主電流部分及びエミユレーシヨン電流部分
を持つ形式であつて、エミユレーシヨン部分と直
列の負担（burden）抵抗が全IGT電流を表わす
診断信号を発生する様に構成することが最も好ま
しい。

この発明の要旨は特許請求の範囲に具体的に且
つ明確に記載してあるが、この発明は以下図面に
ついて説明する所から、更によく理解されよう。

発明の詳しい説明 第１図に示すプログラマブル制御装置は中央処
理装置（CPU）２０、入力／出力（Ｉ／Ｏ）制
御器２２、複数個の入力／出力（Ｉ／Ｏ）モジユ
ール２４乃至２６、及び各々のＩ／Ｏモジユール
２４乃至２６をＩ／Ｏ制御器２２と相互接続する
データ通信回線２８を有する。これらのCPU２
０を除く部品は、全般的に制御装置の入力／出力
装置を構成する。CPU２０は大体普通の設計で
あつて、データを処理して制御する為の１つ以上
のマイクロプロセツサと、動作プログラム及び入
力／出力データを記憶し、更に内蔵プログラムの
実行及び制御の実施に使われる、計算で求められ
た他の中間又は永久データを記憶する為のメモリ
とを含んでいてよい。更に、CPU２０が十分に
機能を持つ様にする為に、必要に応じて、電源装
置の様な他の普通の要素も設けられる。Ｉ／Ｏ制
御器２２が種々のＩ／Ｏモジユール２４乃至２６
とCPU２０との間で交換される情報を制御する。

各々のＩ／Ｏモジユール２４乃至２６は、
CPU２０乃びＩ／Ｏ制御器２２から離れていて、
制御するプロセスに密に接近する別々の場所に置
くことが出来る。第１図には３つのＩ／Ｏモジユ
ールしか示してないが、実際の数がこれよりずつ
と多いことは云うまでもない。例えばこヽで説明
する装置では、16個の別々のＩ／Ｏモジユールを
容易に収容することが出来る。各々のＩ／Ｏモジ
ユールは他のモジユールとは独立であり、夫々他
の全てのＩ／Ｏモジユールによつて制御されるプ
ロセスとは別個のプロセスを制御する為の専用の
モジユールとすることが出来る。

第１図では、例えばＮ番目のＩ／Ｏモジユール
２６が一般化して示したプロセス３０を制御する
ことが示されている。プロセス３０に関連する入
力及び出力信号が、プロセス３０とＩ／Ｏモジユ
ール２６の間を伸びる導体３２によつて伝えられ
る。勿論、プロセス３０は事実上どんな形式であ
つてもよい。然し、何れにせよ、それがプロセス
３０の状態を感知する種々のセンサ、スイツチ等
（具体的に示してない）を含んでいる。プロセス
からの情報はＩ／Ｏモジユール２６に対する入力
信号の形である。プロセス３０は、Ｉ／Ｏモジユ
ール２６からの出力信号を受取り、プロセス３０
の制御を行う被制御要素（例えばポンプ、モータ
等、これも示してない）をも含む。同様に、他の
各々のＩ／Ｏモジユール２４，２５も入力装置及
び出力装置等の各プロセスに関連した装置に相互
接続される。

データ通信回線２８は直列回線であることが好
ましいが、CPU２０とＩ／Ｏモジユール２４乃
至２６の間で信号を並列に伝送することも容易に
行うことが出来る。何れの場合でも、Ｉ／Ｏモジ
ユール２４乃至２６がCPU２０との通信の為、
通信回線２８に接続される。通信回線２８は１対
の捩り導体、同軸ケーブル、光フアイバー・ケー
ブルで構成することが出来、何れもコスト及び利
用し易さと云う観点から受入れることが出来る。

第１図のＩ／Ｏモジユール２４には各々のＩ／
Ｏモジユールの全体的な電子回路構造がブロツク
図で例示されている。

即ち、マイクロコントローラ３６が、CPU２
０と情報を交換する為のインターフエイス・ポー
トを持つと共に、Ｉ／Ｏモジユールの種々の要素
を制御し且つ故障の発生を診断する動作の内蔵プ
ログラムを実施する為の関連したメモリ（図に示
してない）を持つている。更に複数個の個別の
Ｉ／Ｏ点（又はＩ／Ｏ回路）３７乃至３９があ
り、その各々は入力点として又は出力点として選
択的に動作させることが出来、且つその各々は制
御されるプロセスの入力又は出力要素と導体を介
して直接的に個別に結合される。Ｉ／Ｏ点３７乃
至３９が導体母線４０によつてマイクロコントロ
ーラ３６に接続される。任意の特定のＩ／Ｏモジ
ユール２４乃至２６にあるＩ／Ｏ点３７乃至３９
の数は、放熱並びにマイクロコントローラ３６の
制約の様な実際的な観点によつて決まる。然し、
１例として云えば、Ｉ／Ｏモジユール１個あたり
16個のＩ／Ｏ点を設けるのが非常に実用的で便利
であることが判つた。

入力及び出力部品の完全さ及び作用能力を検証
すると共に保守及び故障診断の為、監視装置４２
が設けられている。監視装置４２は手で持てる寸
法にして、或るＩ／Ｏモジユールから別のＩ／Ｏ
モジユールへ容易に便利に移動することが出来る
様にすることが好ましい。これは各々のＩ／Ｏモ
ジユールにケーブルによつて接続される様になつ
ている。このケーブルは、Ｉ／Ｏモジユールに固
定されたコネクタと合さるコネクタを持つてい
る。このケーブル並びにそれと合うコネクタが第
１図に図式的に示されている。第１図では、監視
装置４２がマイクロコントローラ３６のインター
フエイス・ポートを介してＩ／Ｏモジユール２４
に接続されている。

１つのＩ／Ｏモジユールに接続した時、携帯式
の監視装置４２はこのモジユールのＩ／Ｏ点を監
視して制御することが出来る様にすると共に、こ
のモジユールに関連する診断情報を表示する。携
帯式の監視装置が中央処理装置（CPU）２０と
は無関係に、且つCPU２０が存在しなくても、
こういう機能を実行することが有利である。例え
ば監視装置４２は、出力点をオン及びオフに転ず
ると共に、入力点の状態を読取る様に作用する。
故障が発生した場合、監視装置４２は故障の性格
と場所の表示をも発生することが出来る。携帯式
の監視装置４２が、英数字を表示するデータ表示
パネル４４と、アドレス・プログラミング並びに
Ｉ／Ｏモジユール２４乃至２６の作動を行わせる
一組のキー・スイツチ４６を持つことが認められ
よう。

第２図には、携帯式の監視装置及び個別のＩ／
Ｏモジユールの好ましい物理的な形が例示されて
いる。即ち、図示のＩ／Ｏモジユール５１は実質
的に端子ブロツクの形をしていて、制御するプロ
セスの入力及び出力装置と接続される導体に接続
する為の１列の導体端子５３を持つている。端子
５３はねじ形接続部にすることが出来る。この接
続部では、ねじを接続線又は端子片に対して締付
ける。各々のＩ／Ｏ点又は回路が対応する端子接
続部に割当てられる。更に、外部電源（交流又は
直流）に接続する為、並びに第１図に示す様にデ
ータ通信回線に接続する為の端子が割当てられて
いる。各のＩ／Ｏ点の状態を表示する発光ダイオ
ード（LED）５５の形をした可視表示器が設け
られている。別のLED５７，５８がモジユール
５１の動作を表わす。例えばLED５７は（モジ
ユールの内部又は外部の何れかに）故障状態が存
在することを表わし、LED５８は正常な動作状
態を表わす。モジユール５１にはケーブル・コネ
クタ６０と合さるコネクタ５９を設け、こうして
ケーブル６１を介して携帯式の監視装置４９に接
続される。

図示の携帯式の監視装置４９は、第１図に関連
して前に説明した様に、それが接続されたＩ／Ｏ
モジユールを働かせることが出来る。即ち、携帯
式の監視装置は、Ｉ／Ｏモジユールが第１図に示
す様に中央処理装置に接続されていなくても、そ
れを作動して完全に検査することが出来る。

第３図のブロツク図はＩ／Ｏモジユール８０を
詳しく示している（これは第１図のモジユール２
４乃至２６の内のどの１つとも実質的に同じけあ
る）。即ち、Ｉ／Ｏモジユール８０が８個の別々
のＩ／Ｏ点８１乃至８８から成るグループを持つ
ている。各々のＩ／Ｏ点がマイクロコントローラ
９０と制御及び診断情報信号をやり取りする。交
流又は直流の電力が端子Ｈ及びＮに供給される。
端子Ｈ、Ｎに接続された電源が内部直流電源装置
９４に電力を供給すると共に、モジユール８０を
その一部分として含むプログラマブル制御装置に
よつて制御される外部出力負荷（例えば被制御要
素）があれば、この負荷に対して電力を供給す
る。電源装置９４は単に、Ｉ／Ｏモジユール内に
含まれる、動作に直流電力を必要とする全ての要
素に対する直流電源である。

各々のＩ／Ｏ点８１乃至８８が夫々１対の導体
９５乃至１０２を介してマイクロコントローラ９
０に接続される。各対の内のＤ線と呼ぶ一方の導
体が関連したＩ／Ｏ点に対する制御データを伝え
る。各対の他方の導体すなわちＭ線がＩ／Ｏ点か
らの状態及び診断情報をマイクロコントローラ９
０に伝える。各々のＩ／Ｏ点８１乃至８８はまた
電源装置９４から電力（例えば15ボルト）を受取
る様に接続されていると共に、夫々電源端子Ｈ及
びＮにも接続されている。端子Ｈ、Ｎに接続され
た外部電源が例えば交流115又は230ボルト線路で
ある場合、端子Ｈ及びＮは単にこの線路の活線側
及び中性点側を指す。然し、外部電源が直流であ
る場合、端子Ｈはその電源の正の側であり、端子
Ｎは負の側である。更に各々のＩ／Ｏモジユール
８１乃至８８が２重作用を持つ入力／出力端子を
持つている。Ｉ／Ｏ点を出力点として動作させた
場合、そのＩ／Ｏ点の入力／出力端子が、プロセ
スの内、このＩ／Ｏ点に制御作用が割当てられて
いる被制御要素（又は負荷）に接続される。他
方、Ｉ／Ｏ点が入力点として動作する場合、その
Ｉ／Ｏ点の入力／出力端子が入力装置からの入力
信号を受取る。この為、同じ入力／出力線が、マ
イクロコントローラ９０からの指令と、入力又は
出力装置の２番目の（又は基準）接続とに応じ
て、両方の作用に使われる。１例として、Ｉ／Ｏ
点８２が出力点として作用し、負荷装置８９に対
する電力をオン又はオフに転ずることが示されて
いる。負荷８９がＩ／Ｏ点８２の入力／出力線と
電源のＮ線との間に接続される。これと対照的
に、Ｉ／Ｏ点８４が入力点として動作し、入力ス
イツチング装置９１が入力／出力線と電源のＨ線
の間に接続されることが示されている。Ｉ／Ｏ点
８１乃至８８の任意の１つは、そのＩ／Ｏ点の内
部回路に幾分関係するが、出力様式では直流シン
クの様な直流源として、又は交流源として動作す
ることが出来る。回路のこういう面については後
で詳しく説明する。

各々のＩ／Ｏ点８１乃至８８からＭ線を介して
マイクロコントローラに供給される情報は、負荷
電流の状態（高又は低）、このＩ／Ｏ点に供給さ
れた電力レベル、Ｉ／Ｏ点の温度状態、任意の入
力装置の状態を報告するデータ並びにその他の情
報を含んでおり、これら全ては後で更に詳しく説
明する。

第１図について概略を説明した様に、各々の
Ｉ／Ｏ点８１乃至８８の制御が最終的には中央処
理装置によつて決定される。第３図では、CPU
との通信はマイクロコントローラ９０のインター
フエイス・ポート（好ましくは直列ポート）及び
データ通信回線１０６（第１図の２８に相当す
る）を介して行われる。第３図のモジユール８０
と実質的に同様なこの他のＩ／Ｏモジユールもデ
ータ通信回線１０６に接続することが出来る。マ
イクロコントローラ９０は中央処理装置の指令に
応答するが、Ｉ／Ｏモジユール８０内にある各々
のＩ／Ｏ点を局部的に分布した形で制御する。マ
イクロコントローラ９０は動作制御装置であつ
て、内蔵プログラムに従つて、中央処理装置から
の指令並びに各々のＩ／Ｏ点８１乃至８８からＭ
線を介して受取つた信号の関数として動作する。
第３図には詳しく示してないが、マイクロコント
ローラ９０はプログラムを記憶する為、並びにプ
ログラムを実行して所期の制御作用を行うのに必
要なその他のデータを記憶する為のメモリをも含
んでいる。

第４図の簡略ブロツク図は、出力スイツチング
装置を除いたＩ／Ｏ回路の好ましい実施例を示
す。即ち、Ｉ／Ｏ点が通信部分１１１と制御及び
感知部分１１３とを含む。通信部分１１１（これ
を最初に説明する）がタイマ１１７、出力デー
タ・フイルタ１１９、出力選択器１２０、２ビツ
ト計数器１２１、最終状態保持ラツチ１２３、デ
イフオールト（default）ラツチ１２４、状態符
号化器１２５、状態ラツチ１２７及びデータ選択
器１２９を含む。

通信部分１１１がＤ線を介して動作制御装置
（例えば第３図のマイクロコントローラ９０）か
らの信号SIGを受取ると共に、導体６本の母線１
１５を介して一組の状態を表わす（診断）信号を
受取る。通信部分１１１は制御及び感知部分１１
３に対してオン／オフ指令信号を発生すると共
に、Ｍ線を介してマイクロコントローラに対し、
診断信号（STATE）を送る。オン／オフ指令信
号が最終的にスイツチング装置（これは絶縁ゲー
ト・トランジスタIGTであることが好ましいが、
後で説明する）を制御する。このスイツチング装
置の動作は、Ｉ／Ｏ点が入力点として作用するか
出力点として作用するかによつて決まる。第５図
及び第６図は通信部分１１１の動作に関連する或
る信号の間の関係を例示しており、これらの図を
第４図と共に参照されたい。

制御信号SIGは、オン／オフ情報、最終状態保
持（HLS）情報、デイフオールト状態（DEF）
情報及びタイミング情報を含む符号化パルス列で
ある。これは一連のフレームで構成され、各々の
フレームは２個又は４個のパルスを含み、その
後、１個のパルスが省略され、即ち消失パルスが
続いている。「消失パルス」が通信部分１１の動
作を再同期させるのに役立つ。２個又は４個のパ
ルスの各々は25％又は75％の何れかのデユーテ
イ・サイクルを持つている。１フレーム内のパル
スの間の時間Ｔが一定であり、これが「消失パル
ス」の持続時間でもある。制御信号SIGが最初は
タイマ１１７に印加され、そこでその立上りによ
つて、タイマ１１７をリセツトし、そのタイミン
グ・サイクルを開始する。この為、タイマ１１７
は、信号SIGの各々の立上りから約0.5T後にクロ
ツク信号CLKの立上りを出す。信号CLKを使つ
て２ビツト計数器１２１、出力データ・フイルタ
１１９及びラツチ１２３，１２４のクロツク動作
を行う。最初にリセツトされていないと、タイマ
１１７は、信号SIGの立上りから約1.5T後に同期
信号SYNCの立上りをも発生し、信号SIGの立上
りから少し長い時間（例えば2.5T）後に信号
LOSの立下りを出す。通常、信号SIGの立上りは
Ｔの間隔で発生し、この為、タイマ１１７は信号
SYNC又はの変化が発生する前にリセツト
される。然し、「消失パルス」（同期期間）が発生
すると、信号SIGの立上りの間に2Tの時間があ
り、信号SYNCが約0.5Tの間高になる。パルス
信号SYNCが通信部分１１１をリセツトし、こう
してこれから新しいフレームが開始することを知
らせる。信号SIGの立上りの間に2.5Tより長い期
間があると、信号が低になり、信号の損失
が起こつたことを通信部分１１１に知らせる。

Ｄ線を介してＩ／Ｏ点に送られるオン／オフ情
報は、制御信号SIGの各フレームの最初の２個の
パルスの中に入つている。75％のデユーテイ・サ
イクルを持つパルスは論理１（スイツチ・オン）
に対応し、25％のデユーテイ・サイクルを持つパ
ルスは論理０（スイツチ・オフ）に対応する。後
で明らかになるが、信号SIGのパルスの立上りか
ら0.5T後に発生するクロツク・パルス（CLK）
が、実効的に信号SIGをこの時サンプリングす
る。この為、信号SIGとして25％のデユーテイ・
サイクル（0.25T）のパルスが送られた場合、
0.5Tの時間後に低レベル又は論理０が得られる。
他方、75％のデユーテイ・サイクル（0.75T）の
パルスが送られた場合、0.5Tの時間後に高レベ
ル又は論理１が得られる。信号SIGの最初の２つ
のパルスは冗長性のために伝送される。即ち、通
信部分１１１がオン／オフ指令に応答する為に
は、最初の２つのパルスが一致（両方１又は両方
０）しなければならない。こういう目的の為、制
御信号SIGが出力データ・フイルタ１１９に供給
され、このフイルタが制御信号の最初の２つのパ
ルスを実効的にサンプリングして比較する。２つ
のパルスが（例えば雑音の干渉の為に）相異なる
場合、出力データ・フアイル１１９は最後に受取
つた有効なオン／オフ指令を保持する。

制御信号の１フレームが２個でなく４個のパル
スを持つ場合、３番目及び４番目のパルスを使つ
て、夫々最終状態保持ラツチ１２３及びデイフオ
ールト・ラツチ１２５を更新する。これらのラツ
チ１２３，１２４の内容は、３番目及び４番目の
パルスを受取つた時にだけ変更される。３番目の
パルス位置が論理１であると、最終状態保持信号
HLSが高にセツトされ、３番目のパルス位置が
論理０であると、信号HLSが低になる。信号
HLSが最終状態保持ラツチ１２３の出力に現わ
れ、出力選択器１２０及び状態符号化器１２５に
供給される。同様に、４番目のパルスがデイフオ
ールト信号DEFを高又は低（高＝オン、低＝オ
フ）に設定する。デイフオールト信号DEF及び
その補数がデイフオールト・ラツチ１２４
の出力として現われる。デイフオールト信号
DEFが状態符号化器１２５に供給され、その補
数が出力選択器１２０に供給される。マイ
クロコントローラからの通信がない場合（即ち、
制御信号がなく、信号が低になる場合）、信
号HLSが出力選択器１２０に指令して、前のオ
ン／オフ状態を保持させるか、或いはデイフオー
ルト状態をとらせる。信号HLSが論理１であれ
ば、前の状態が保持される。信号HLSが論理０
であれば、信号が低になるや否や、デイフ
オールト状態をとる。この動作の利点は明らかで
ある。すなわち、Ｉ／Ｏ点と制御要素（即ち第１
図及び第３図のマイクロコントローラ）の間の通
信が失われた場合、オン／オフ状態が強制的に予
め選ばれた好ましい状態になる。

２ビツト計数器１２１がクロツク・パルス
（CLK）を計数して、出力カウントS0及びS1を発
生する。これらは０と３の間の２進値を持つ。こ
のカウントは、１フレーム内のどのパルスを受取
つているかを表わし、出力データ・フイルタ１１
９、最終状態保持ラツチ１２３、デイフオール
ト・ラツチ１２４及びデータ選択器１２９に（信
号S0及びS1として）供給され、各々の回路が１
フレームの中の適当なパルスだけに応答する様に
する。

第５図の波形は種々の状態に対する信号SIG、
CLK、SYNC、及びオン／オフ信号の関係
を示す。最初のフレーム（参照の便宜の為、フレ
ームには任意にフレーム番号を付してある）で
は、信号SIGとして２つの冗長な25％のデユーテ
イ・サイクルを持つパルスが論理０すなわちオ
フ・スイツチ状態に対応して送られる。信号SIG
のパルスの立上りから0.5Tの時にクロツク・パ
ルスが発生される。２つの冗長パルスの後、同期
期間又は「消失パルス」がある。消失パルスによ
り、パルス信号SYNCが発生され、フレームの終
りであることを知らせる。信号SIGの２つのパル
スが共に25％のデユーテイ・サイクルを持つか
ら、オン／オフ値は低にどヾまり、信号は
高にとヾまる。

２番目のフレームでは、信号SIGの最初のパル
スが25％のデユーテイ・サイクルで、２番目が75
％のデユーテイ・サイクルである。同一でないこ
とは、例えば雑音の干渉によるものであることが
ある。この場合、最初のフレームと同じ様に、信
号CLK及びSYNCのパルスが再び発生され、信
号は高にとヾまる。然し、信号SIGの２つの
パルスが相異なる為、オン／オフ信号は前の値、
今の場合は低を保つ。３番目のフレームでは、信
号SIGのパルスが共に75％のデユーテイ・サイク
ルの持続時間を持ち、オン／オフ・スイツチ信号
をオン・レベルに高くすべきであることを知らせ
る。これは、信号SIGの２番目のパルスに続くク
ロツク・パルスの立上りの時に行われる。４番目
のフレームでは、制御信号SIGのパルス間で同一
性がなく、その為オン／オフ線が高にとヾまる。
５番目のフレームは、共に25％のデユーテイ・サ
イクルを持つ２つの冗長なパルスが発生したこと
により、オン／オフ線が低レベルに復帰する。６
番目のフレームでは、信号SIGは４つの75％のデ
ユーテイ・サイクルを持つパルスを含む。６番目
のフレームは、４つのパルスと「消失パルス」を
収容する為に持続時間が幾分伸びている。信号
SIGの第１及び第２のパルスがオン／オフ信号を
高に戻す。第５図に示してないが、このフレーム
の第３のパルスが、その時出るクロツク・パルス
の立上りと同時に信号HLSを高にし、このフレ
ームの第４のパルスが信号DEFを高にする。

オン／オフ、デイフオールト及び最終状態保持
情報の他に、制御信号SIGは、状態データ又は診
断データをマイクロコントローラに送り返すタイ
ミングを定める。状態符号化器１２５が、オン／
オフ信号、信号DEF及びHLSのビツトと共に、
制御及び感知部分１１３から、導体母線１１５を
介して６つのスイツチ状態を入力として受取る。
状態符号化器１２５はこれらの入力信号を組合せ
て４ビツトの符号化状態メツセージを形成し、そ
れが状態ラツチ１２７に供給される。データ選択
器１２９は４者択１（one of four）選択器であつ
て、これは状態ラツチ１２７からの４つのデー
タ・ビツトを受取り、その後、この４ビツト状態
情報（STATE）をＭ線を介してマイクロコント
ローラに逐次的に送る。２ビツト計数器１２１の
出力は信号SIGのパルスのカウントを表わし、デ
ータ選択器１２９を制御して、それが信号SIGの
各々のパルスを受取る度に、１つのビツトを送出
す様にする。４つのビツトは、１番目のビツト
（X0）が故障状態が存在するかどうかを示し、２
番目のビツト（X1）が出力負荷に電圧が現われ
ているかどうかを示す様に符号化されている。故
障が発生すると（X0＝０）、３番目及び４番目の
ビツト（X2及びX3）が故障の性格を表示する。
故障が発生しないこと（X0＝１）、３番目のビツ
トは最終状態保持の値を表わし、４番目のビツト
はデイフオールト値を表わす。

マイクロコントローラ９０（第３図）は、通信
部分１１１に送られる制御信号SIGにある１フレ
ームあたりのパルス数により、通信部分１１１か
らどれだけの情報を受取るべきかを決定する。マ
イクロコントローラが、Ｄ線に信号SIGの立上り
を出した直後、Ｍ線の状態信号を読取る。この
為、制御信号中の１フレームあたりのパルス数と
１フレームあたりに読取る状態ビツト数は同じで
ある。通常、マイクロコントローラは１フレーム
あたり２個のパルスを出し、ビツトX0及びX1を
読取る。ビツトX0が故障を示す場合、マイクロ
コントローラは１フレームあたり４パルスに切換
わり、ビツトX2及びX3に含まれる故障メツセー
ジを読取ることが出来る様にする。故障がない
時、最終状態保持ラツチ１２３及びデイフオール
ト・ラツチ１２４の読取及び書込みの為に４パル
ス様式を使うことも出来る。この場合、信号SIG
の３番目及び４番目のパルスが最終状態保持ラツ
チ及びデイフオールト・ラツチ１２４を夫々セツ
ト又はリセツトし、状態信号STATEのビツト
X2及びX3がこれら２つのラツチの状態を表示す
る。

第４図の制御及び感知部分１１３が、スイツチ
論理回路１３３、比較回路１３５及びゲート駆動
回路１３７を含む。スイツチ論理回路１３３が通
信部分１１１によつて発生されたオン／オフ信号
を受取り、他の入力信号の状態に応じて、ゲート
駆動回路１３７を介して対応するゲート信号を電
力スイツチング装置のゲート端子に供給する。電
力スイツチング装置は絶縁ゲート・トランジスタ
（IGT）であることが好ましく、これは後で更に
詳しく説明する。

スイツチ論理回路１３３に供給されるこの他の
信号の中には、電源装置からの給電電圧レベル及
び電力スイツチング装置の温度を表わす信号があ
る。線路電圧、負荷電圧及び負荷電流を表わす信
号が比較回路１３５の入力として供給される。比
較回路１３５は、予め選ばれた低限界、中間限界
及び高限界に対する負荷電流のレベルを表わす一
組の信号を発生する。比較回路１３５は線路電圧
レベルに対する負荷電圧レベルを表わす信号をも
発生し、交流に対しては、交流のゼロ交差を表わ
す信号をも発生する。これら全ての信号が導体５
本の母線１３６を介してスイツチ論理回路１３３
の入力に供給される。スイツチ論理回路１３３に
対する別の入力がAC／DCと記されていて、交流
様式又は直流様式の何れかの動作を予め選択する
為に使われる。

スイツチ論理回路１３３が一組の診断信号を発
生し、それが導体６本の母線１１５を介して状態
符号化器１２５に供給される。この一組の診断信
号は、比較回路１３５によつて発生される電圧及
び電流レベル信号と温度信号及び給電電圧信号で
ある。６つの診断信号は、例えば、１）負荷が開
路である又は切離されていること、２）負荷が第
１の高限界の値を越えていて、即時の保護応答を
必要とすること、３）負荷電流が第２の高限界の
値を越えていて、予め選ばれた或る期間の間電流
がこの限界より高いまヽである場合にだけ、保護
応答を必要とすること、４）負荷電圧が印加され
ている又は印加されていないこと、５）供給電圧
の相対的なレベル、６）電力スイツチング装置の
相対的な温度を表示する為に使うことが出来る。

種々の入力／出力スイツチング回路を設けて、
制御及び感知部分１１３から出るゲート信号によ
つて制御することが出来る。例えば、電界効果ト
ランジスタ又はシリコン制御整流器（SCR）で
構成されたスイツチング手段を入力／出力スイツ
チング回路として使うことが出来る。何れにせ
よ、好ましいスイツチング回路は、接続された負
荷に対する電流を表わす信号を発生する手段を含
む電流分路を含む。然し、最も好ましいスイツチ
ング回路は絶縁ゲート・トランジスタ、（IGT）
を使う。

一般的にIGTはゲート動作によつて導電状態に
し、又は導電しなくなる様にすることが出来る電
力半導体装置である。即ち、IGTはそのゲート端
子を通じてターンオン及びターンオフの両方を行
うことが出来る。或る形式のIGTは電流エミユレ
ーシヨン部分を含んでおり、これは合計IGT電流
の比例的な一部分を通す様に設けられたIGTの一
部分である。エミユレーシヨン部分は、電流を感
知する為に電力を消費する大形の分路抵抗に頼ら
ずに、合計電流を監視する為に使うことが出来る
点で有利である。単一ゲート信号がIGTの主部分
及びエミユレーシヨン部分の両方に於ける電流の
流れを制御する。絶縁ゲート・トランジスタは
（名称が違うが）アイ・イー・デイー・エム
（IEDM）誌82（1982年12月号）、第264頁乃至267
頁所載のバリガ等の論文「絶縁ゲート整流器
（IGR）：新しい電力スイツチング装置」に記載さ
れている。エミユレーシヨン部分を持つIGTが出
願人の係属中の米国特許出願番号第529240号の対
象になつている。第７Ａ図乃至第７Ｃ図は、こヽ
で説明するＩ／Ｏ装置に使うことが出来る。IGT
を用いた種々の入力／出力スイツチング回路を示
している。

第７Ａ図の直流源回路では、ＰチヤンネルIGT
１４１のゲート端子１４０にゲート信号が印加さ
れる。IGT１４１は主電流部分のエミツタ１４２
とエミユレーシヨン電流部分のエミツタ１４３と
を持つている。直流電源の正の側が主エミツタ１
４２に直接に接続されると共に、負担抵抗１４５
を介してエミユレーシヨン部分のエミツタ１４３
に接続される。IGT装置のコレクタが、フリーホ
イール・ダイオード１４７と前置負荷抵抗１４８
の並列の組合せの１端に接続される。ダイオード
１４７と前置負荷抵抗１４８の組合せの他端が直
流電源の負の側に接続される。IGT１４１とダイ
オード及び前置負荷抵抗の組合せとの接続点が入
力／出力端子１４９になる。実際に使う時は、入
力装置と負荷が同時に接続されることはないが、
負荷１５０が入力／出力端子１４９と負荷（即
ち、出力）リターン端子１５２の間に接続される
ことが示されており、入力装置１５３が入力／出
力端子１４９と入力リターン端子１５５の間に接
続されることが示されている。リターン端子１５
５，１５２は夫々直流電源の正及び負の線と電気
的に共通である。前置負荷抵抗１４８は比較的高
いオーミツク値を持ち、負担抵抗１４５は比較的
小さいオーミツク値を持つているが、第７Ｂ図及
び第７Ｃ図の回路に使われる対応する前置負荷抵
抗及び負担抵抗も同様である。例えば、120ボル
ト電源では、前置負荷抵抗１４８は20キロオーム
程度であつてよく、負担抵抗１４５は10オーム程
度であつてよい。

第７Ａ図の回路を出力として動作させる時、適
当な時刻にIGT１４１をオン及びオフに転ずるこ
とにより、負荷電流が制御される。負荷電流が電
源からIGT１４１及び負荷１５０を通り、電源に
戻る。IGTのエミユレーシヨン部分により、負荷
電流の監視が容易になる。このエミユレーシヨン
部分は、負担抵抗１４５とエミツタ１４３との接
続点に負荷電流を表わす信号を発生する。負荷電
圧が実際に印加されたことを確認する負荷電圧信
号が、前置負荷抵抗１４８とIGT１４１のコレク
タの接続点から取出される。線路電圧信号が前置
負荷抵抗１４８の他端から取出される。フリーホ
イール・ダイオード１４７は、誘導性負荷からの
逆電流に対する分路として設けられている。

第７Ａ図の回路が入力として動作する時、IGT
はオフ状態に保たれる。この時、前置負荷抵抗１
４８の両端に発生される電圧を監視することによ
り、入力装置１５３の状態（開閉）が検出され
る。この状態信号が負荷電圧線を介して監視され
る。

第７Ｂ図の直流シンク入力／出力回路は、第７
Ａ図の直流源回路と同じ動作素子を持つている
が、その形式が若干異なる。この回路が出力とし
て動作する時、負荷１５７が入力／出力端子１５
８と負荷リターン端子１５９の間に接続される。
負荷電流を制御する為に、IGT１６１がオン又は
オフに切換えられる。然し、IGT１６１がＮチヤ
ンネルIGTであることに注意されたい。コレクタ
端子が、フリーホイール・ダイオード１６５と前
置負荷抵抗１６７の並列の組合せの１端に接続さ
れる。この組合せは、負荷１５７を接続した端子
１５９，１５８と並列である。負担抵抗１６８が
エミユレーシヨン部分のエミツタと直流電源の負
の側との間に直列に接続される。主部分のエミツ
タが直流電源の負の側に直結になつている。負荷
電流を表わすIGT電流信号が、負担抵抗１６８と
エミユレーシヨン部分のエミツタ１６３との接続
点から取出される。負荷電圧信号が入力／出力端
子１５８から取出され、線路電圧信号が入力リタ
ーン端子１６０にも接続された直流電源の正の側
から取出される。前に述べた直流源回路と同じ
く、入力／出力回路を入力として使う時、IGT１
６１をオフに保ち、前置負荷抵抗１６７の両端に
発生した電圧により、入力装置１７０の状態が感
知される。この状態信号が負荷電圧線を介して送
られる。

第７Ｃ図は入力／出力回路を示しているが、こ
の図では、並列のＰ及びＮチヤンネルIGT１７
５，１７６が使われる。IGTゲート信号がゲート
制御回路１７８に印加され、この回路はIGT１７
５，１７６を制御する（即ちオン及びオフに転ず
る）為の（反対極性の）２つのゲート制御信号を
同時に発生する。IGT１７５のエミユレーシヨン
部分は直列接続の負担抵抗１８０を持ち、IGT１
７６のエミユレーシヨン部分は直列接続の負担抵
抗１８１を持つている。IGTの負荷電流を表わす
IGT電流信号が、２つの負担抵抗１８０，１８１
の両端に発生した信号を負動比較器１８３で比較
することによつて得られる。過渡電圧抑圧装置１
８５がIGTの主部分と並列に、入力／出力端子１
８６と入力装置のリターン端子１８７の間に接続
される。リターン端子１８７は交流線路の片側と
も電気的に共通である。前置負荷抵抗１８９が入
力／出力端子１８６と負荷リターン端子１９０の
間に接続される。リターン端子１９０が交流線路
の反対側に接続されている。

第７Ｃ図の回路が出力として作用する時、ゲー
ト制御回路１７８が、IGTゲート信号に応答し
て、IGT１７５，１７６を同時にオン又はオフの
何れかになる様に指示し、こうして負荷電流をオ
ン又はオフに切換える。負荷１９１が入力／出力
端子１８６と負荷リターン端子１９０の間に接続
される。入力として動作する時、負荷１９１は接
続せず、入力スイツチング装置１９２が入力／出
力端子１８６とリターン端子１８７の間に接続さ
れる。この場合、IGT１７５，１７６はオフ状態
に保たれ、入力スイツチング装置１９２の状態が
負荷電圧線の電圧の有無によつて決定される。電
圧が存在することは、閉じた入力スイツチが存在
することを表わす。

第８図には制御及び感知部分が詳しく示されて
おり、通信部分からのオン／オフ信号がナンド・
ゲート１９５の一方の入力、インバータ１９６、
及びフリツプフロツプ１９８，１９９のリセツト
Ｒ入力に印加される。ナンド・ゲート１９５の他
方の入力はナンド・ゲート２０１の出力信号を受
取る。ナンド・ゲート２０１の１番目の入力は、
出力回路が交流出力として動作するか直流出力と
して動作するかに応じて、高又は低の何れかにな
る信号が供給される。この信号は、AC／DC選択
線を高又は低の基準値に適当に接続するスイツチ
又はジヤンパ線によつて発生することが出来るこ
とが理解されよう。ナンド・ゲート２０１の残り
の入力がゼロ交差検出器２０２からの信号をイン
バータ２０１ａを介して受取る。これは、交流線
路電圧（交流出力回路の場合）がゼロ電圧から所
定の範囲内にある場合を示す。この為、交流出力
の場合、ナンド・ゲート１９５は、交流線路電圧
のゼロ交差中だけ、オン／オフ信号を通過させ
る。ゼロ交差検出器２０２は、交流入力信号がゼ
ロ交差から所定の範囲内にあることを表わす信号
を発生するものであれば、多数の普通の回路のど
れであつてもよい。直流出力の場合、ナンド・ゲ
ート２０１の状態により、オン／オフ信号がナン
ド・ゲート１９５を通過することが出来る。ナン
ド・ゲート１９５からのオン／オフ信号がフリツ
プフロツプ２０３のセツト入力に印加される。フ
リツプフロツプ２０３のＱ出力がアンド・ゲート
２０５の３入力の内の１つに印加され、このアン
ド・ゲートの出力がIGTゲート信号として作用す
る。

アンド・ゲート２０５に対する残りの２つの入
力は、フリツプフロツプ１９８，１９９の出力
から供給される。オン／オフ信号がオフ状態にな
る時、フリツプフロツプ１９８，１９９が両方共
リセツトされる。IGT電流が予め選ばれた値を越
える時、何時でもフリツプフロツプ１９８は比較
器２０７からのセツト信号を受取る。この為、
IGT電流を表わす信号が比較器２０７の反転入力
に印加され、IGT電流の過大レベルを表わす基準
電圧が非反転入力に印加される。例えば基準電圧
は30アンペアの電流に対応する値を持つていてよ
い。同様に、フリツプフロツプ１９９が給電監視
装置２０９からの信号をセツトＳ端子に受取る。
給電監視装置２０９は、直流給電電圧が予め選ば
れた値より高いか低いかを表わす信号を発生する
ものであれば、多数の周知の手段の内のどれであ
つてもよい。従つて、動作上、低い給電電圧又は
過度に高いIGT電流がアンド・ゲート２０５を禁
止する。これによつてIGT（アンド・ゲート２０
５の出力に接続されている）は強制的にオフ状態
になり、故障状態が除かれるまで、この状態に
とヾまる。

フリツプフロツプ１９８のＱ出力が過電流遮断
信号として使われ、導体母線１１５（第４図）に
供給される６つのスイツチ状態信号の内の１つで
ある。フリツプフロツプ１９９の出力は、アン
ド・ゲート２０５に行く他に、論理ゲート２１０
の一方の入力にも印加される。給電監視装置２０
９からの信号が論理ゲート２１０の他方の入力に
印加され、この為、このゲートの出力信号は直流
電源装置の状態を表わす。この出力信号も６つの
スイツチ状態信号の内の１つである。

フリツプフロツプ２０３がナンド・ゲート２１
２の出力からリセツト信号を受取る。ナンド・ゲ
ート２１２に対する２つの入力の内、１番目はイ
ンバータ１９６からの反転したオン／オフ信号で
あり、２番目の入力はナンド・ゲート２１３から
来る。AC／DC選択信号がナンド・ゲート２１３
の一方の入力に加えられ、比較器２１４の出力が
インバータ２０１ｂを介して他方の入力に加えら
れる。比較器２１４はIGT電流の監視比較器であ
り、その反転入力にIGT電流信号が印加される。
比較的小さい、最小IGT電流の値（例えば0.05ア
ンペア）に対応する基準電圧が、比較器２１４の
非反転入力に印加される。ナンド・ゲート２１
２、インバータ１９６、ナンド・ゲート２１３及
び比較器２１４から成る組合せは、フリツプフロ
ツプ２０３を通じて、IGT負荷電流が基準値より
小さくなければ、IGTを（交流動作様式で）切換
えることが出来ない様にする。

IGT電流信号が比較器２１５の非反転入力にも
印加され、そこで中間の基準電流の値と比較され
る。この中間の基準電流の値（例えば２アンペア
に対応する）が比較器２１５の反転入力に印加さ
れる。然し、比較器２１５の非反転入力には、抵
抗２１６及びコンデンサ２２０で構成される時間
遅延回路も接続されている。抵抗２１６及びコン
デンサ２２０の組合せは、比較器２１５の非反転
入力の電圧をIGT電流に対して遅延させる。この
為、IGT電流が延長した期間の間、基準値を越え
る場合だけ、比較器２１５の出力に影響が出る。
単に過電流の持続時間が短ければ、比較器２１５
の状態変化は起らない。比較器２１５の出力及び
比較器２１４の出力の両方がスイツチ状態信号と
して供給される。これらの信号は診断信号として
作用し、IGT電流が中間の基準値より高いか低い
か、並びにそれが低い基準値より高いか低いかを
夫々表わし、必要な場合、マイクロコントローラ
によつて是正措置を開始することが出来る様にす
る。

IGT電流が中間の基準値を越えた場合、この過
電流の大きさ並びに持続時間が比較器２１５の状
態を変えるのに十分である場合にだけ、是正措置
がとられる。即ち、負荷電流が所定の時間の間、
中間の基準値を越えたとき、是正措置がとられ
る。場合によつては、時間遅延回路（即ち、抵抗
２１６及びコンデンサ２２０）を省略し、マイク
ロコントローラで実施されるソフトウエアのルー
チンにより、時間遅延機能を実施することが好ま
しいことがある。IGT電流又は負荷電流と低い又
は小さい基準値との比較により、負荷が接続され
ているかどうか、或いは接続されていても、開路
しているかどうかを表わす診断信号（例えば
0.05A）を発生することが出来る。フリツプフロ
ツプ２１７のＱ出力は、接続された負荷に電圧が
かヽつているかどうかを表わす診断スイツチ状態
信号である。フリツプフロツプ２１７のセツトＳ
入力端子がナンド・ゲート２１８の出力に接続さ
れる。ナンド・ゲート２１８がインバータ２１９
からの反転した交流ゼロ交差信号を第１の入力端
子に受取ると共に、比較器２２１の出力を他方の
入力端子に受取る。比較器２２１が線路電圧及び
負荷電圧を比較して、負荷電圧が線路電圧の予め
選ばれた百分率値より大きいか小さいかを表わす
論理信号を発生する。例えば出力信号は、負荷電
圧が線路電圧の70％の値より高いか低いかを表わ
すものであつてよい。線路電圧及び負荷電圧が
夫々入力抵抗２２３，２２４を介して比較器２２
１の入力端子に印加される。機能的には、ナン
ド・ゲート２１８は、交流線路電圧がゼロ・ボル
トから所定の範囲内である時、何時でも、フリツ
プフロツプ２１７の出力の状態変化を防止する。
従つて、交流線路電圧がゼロ交差の近くにある時
には、何時でも、負荷電圧の状態に関する判定を
下すことはない。

フリツプフロツプ２１７がナンド・ゲート２２
６の出力によつてリセツトされる。ナンド・ゲー
ト２２６に対する第１の入力はインバータ２１９
からの反転したゼロ交差信号であり、第２の入力
はインバータ２２７によつて反転した後の比較器
２２１の出力である。

残りのスイツチ状態信号が温度監視装置２２９
によつて発生され、これはIGT（又は交流出力の
場合は複数個のIGT）のようなスイツチング装置
の相対的な温度を表わす。温度監視装置２２９
は、IGTと熱的に良好な連絡を持つ単純なPN接
合温度検出器であることが好ましい。温度検出器
は、例えばIGT温度が150℃を越えたという表示
を発生する様に選ぶことが出来る。

第９図は第９Ａ図乃至第９Ｃ図で構成されてい
て、通信部分（第４図の１１１）の実施例を詳し
く示している。タイマ１１７の出力信号が、抵抗
３００及びタイミング・コンデンサ３０１で構成
されたRCタイミング回路から取出される。抵抗
３００及びコンデンサ３０１が正の電圧源＋Ｖ及
び回路の共通点の間に直列に接続されている。抵
抗３００とコンデンサ３０１との間の接続点が、
信号損失（LOS）比較器３０３反転入力と、同
期（SYNC）及びクロツク（CLOCK）比較器３
０４，３０５の非反転入力に夫々接続される。抵
抗３０８乃至３１２が分圧回路を構成し、この分
圧回路の抵抗は電圧源＋Ｖと回路の共通点の間に
直列に接続されている。分圧回路の抵抗３０８乃
至３１２の間の各々の接続点が基準電圧を発生す
る。抵抗３０８，３０９の間の接続点から取出さ
れる最高の基準電圧が、比較器３０３の非反転入
力に印加される。順次低い電圧レベルを持つ他の
電圧基準がSYNC比較器３０４及びCLOCK３０
５の反転入力と制御比較器３１４の非反転入力に
夫々印加される。

トランジスタ３１５のコレクタ端子がコレクタ
抵抗３１６を介してタイミング・コンデンサ３０
１に接続され、コンデンサの他端がトランジスタ
３１５のエミツタに接続される。トランジスタ３
１５のオン／オフ状態がコンデンサ３０１の充電
−放電サイクルを制御すると共に、それ自体はフ
リツプフロツプ３１７のＱ出力によつて制御され
る。抵抗３１８がトランジスタ３１５のベース端
子とフリツプフロツプ３１７のＱ出力端子の間に
接続される。フリツプフロツプ３１７のリセツト
Ｒ端子は制御比較器３１４の出力信号を受取る。
制御比較器３１４が（比較器３１４の反転入力に
印加される）タイミング・コンデンサ３０１の両
端の電圧を、抵抗３１１，３１２の接続点からの
基準電圧と連続的に比較する。

タイマ１１７の動作を考えるにあたつて、最初
にフリツプフロツプ３１７のＱ出力が低レベルで
あつて、トランジスタ３１５をオフに保ち、この
為コンデンサ３０１が或る電圧レベルに充電さ
れ、制御比較器３１４の出力が低であると仮定す
ることが出来る。この状態では、フリツプフロツ
プ３１７のクロツクＣ入力にバツフア増幅器３２
０を介して印加される信号SIGのパルスの立上り
により、Ｑ出力が高レベルに変わる。これによつ
てトランジスタ３１５がオンに転じ、コンデンサ
３０１を放電させる。コンデンサ３０１が放電す
ると、比較器３０５からの出力信号CLKが強制
的に低レベルになる。比較器３０４の出力は、そ
の前に低レベルになつていなければ、やはり強制
的に低レベルになり、LOS比較器３０３の出力
は、それまでに高レベルの状態になければ、強制
的に高レベルになる。

コンデンサ３０１の放電が比較器３１４によつ
て検出される。この比較器の出力が高レベルにな
ると、フリツプフロツプ３１７をリセツトする。
この時フリツプフロツプ３１７のＱ出力が低にな
り、トランジスタ３１５をオフに転じ、こうして
コンデンサ３０１の再充電を開始することが出来
る様にする。一旦充電電圧が十分に高くなると、
クロツク比較器３０５がトリガされ、高レベルの
信号CLKが発生させる。コンデンサ３０１を引
続いて充電するのに任せると、或る電圧レベルに
達して、最初にSYNC比較器３０４、次にLOS
比較器３０３をトリガする。こうしてSYNC比較
器３０４が「消失パルス」によつてトリガされ、
LOS比較器が約2.5Tの間信号SIGがないことによ
つてトリガされるが、これは前に説明した通りで
ある。

第９Ｂ図で、信号SIG及びCLKが出力データ・
フイルタ１１９に印加される。このフイルタはフ
リツプフロツプ３２５，３２６、排他的ノア・ゲ
ート３２９、ナンド・ゲート３２８、インバータ
３３０及び伝送ゲーと３３１，３３２を含む。信
号SIG及びCLKのパルスがフリツプフロツプ３２
５のＤ及びＣ入力に夫々印加され、このフリツプ
フロツプは、その直前の信号SIGのパルスの高又
は低レベル状態をそのＱ出力に保持する。この
為、１フレームの最初の２つのパルスの値が比較
される。クロツク・パルスが現われたとき、パル
スの値が75％のデユーテイ・サイクルであるか25
％のデユーテイ・サイクルであるかに応じて、信
号SIGの値は高又は低レベルにある。25％のデユ
ーテイ・サイクルを持つパルスでは、フリツプフ
ロツプ３２５のＱ出力は強制的に低レベルにな
る。75％のデユーテイ・サイクルを持つパルスで
は、Ｑ出力が高レベルである。この為、事実上、
クロツク・パルスが発生する度に、信号SIGの値
がサンプリングされる。フリツプフロツプ３２５
のＱ出力の値が排他的ノア・ゲート３２９の一方
の入力に印加され、信号SIGの値が他方の入力に
印加される。この為、排他的ノア・ゲート３２９
で現在のパルスの値及び前のパルスの値が比較さ
れ、このゲートの出力は、入力が同じである時に
は何時でも高レベルになる。

排他的ノア・ゲート３２９の出力がナンド・ゲ
ート３２８の一方の入力に印加される。このゲー
トは他の２つの入力にカウント・パルスS0及び
S1を夫々受取る。パルスS0，0，S1及び1を合
せた値が、１フレーム中のどのパルスを受取つて
いるかを表わす。従つて、１フレームの最初の２
つのパルスの値が同じであり、受取つているのが
２番目のパルスであれば、ナンド・ゲート３２８
の出力は論理０になる。他の全ての時並びに他の
状態の時、ナンド・ゲート３２８の出力は論理１
である。

ナンド・ゲート３２８の出力の論理０は、１フ
レームの最初の２つのパルスが一致したこと、並
びにフリツプフロツプ３２６の出力を更新する
為の有効な状態を表わす。この目的の為、ナン
ド・ゲート３２８の出力はインバータ３３０の入
力と伝送ゲート３３１，３３２の反対の制御端子
に並列に印加される。ナンド・ゲート３２８の出
力が論理０であると、伝送ゲート３３２がターン
オフになり、伝送ゲート３３１がターンオンにな
つて、制御信号SIGをフリツプフロツプ３２６の
Ｄ入力に通過させる。その後クロツク・パルスが
発生すると、新しい値がフリツプフロツプ３２６
の出力に送出される。

他方、１フレームの最初の２つのパルスに冗長
性がないと（すなわち、２つのパルスが相異なる
と）、ナンド・ゲート３２８の出力は論理１であ
り、伝送ゲート３３１がオフになり、伝送ゲート
３３２がオンに保たれる。この状態では、フリツ
プフロツプ３２６の出力がゲート３３２を介して
帰還され、フリツプフロツプ３２６は前の出力状
態を保持する。従つて、フリツプフロツプ３２６
の出力は、オン／オフ信号を波したものであ
り、これがこの後出力選択器１２０に送られる。

出力選択器１２０は、波したオン／オフ信号
の他に、信号、最終状態保持信号HLS、及
び相補形のデイフオールト信号を受取る。
出力選択器１２０（これはノア・ゲート３３５乃
至３３７及びオア・ゲート３３８を含む）の作用
は、Ｉ／Ｏ点とマイクロコントローラの間の通信
が失われた場合、即ち、制御信号SIGがない場
合、出力オン／オフ信号に対する所望の値を選択
することである。この様な通信の損失が起つた場
合、出力選択器１２０は出力にオン／オフ信号を
発生するが、これは選択器１２０に対する制御入
力として供給された信号HLS及びに応じて、
信号SIGの最後に伝送された値か又はデイフオー
ルト値のどちらかである。

信号HLS及びが夫々最終状態保持ラツチ
１２３及びデイフオールト・ラツチ１２４によつ
て発生される。これらのラツチは実質的に同一で
あるが、制御信号の各フレーム内の異なるパルス
に応答する。最終状態保持ラツチ１２３がナン
ド・ゲート３４０と、伝送ゲート３４２，３４３
と、インバータ３４４と、フリツプフロツプ３４
５を含む。デイフオールト・ラツチ１２４（第９
Ｃ図）がナンド・ゲート３４８と、伝送ゲート３
４９，３５０と、インバータ３５２とフリツプフ
ロツプ３５３を含む。これらの２つのラツチの回
路形式及び動作は略同一であるから、ラツチ１２
３だけについて詳しく説明する。

ラツチ１２３が制御信号の各フレーム内の３番
目のパルスに応答する（即ち、２ビツト計数器１
２１からの高レベルのパルス0及びS1に応答す
る）。そうすることによつてラツチ出力を更新す
ることが出来る様にする。パルス0及びS1がナ
ンド・ゲート３４０に対する入力として印加され
る。このゲートの出力が伝送ゲート３４２，３４
３を制御する。ナンド・ゲート３４０の出力が伝
送ゲート３４２，３４３の第１組の反対の制御端
子と、インバータ３４４とに印加される。インバ
ータ３４４の出力が伝送ゲート３４２，３４３の
第２組の反対の制御端子に印加される。この為、
動作について説明すると、制御信号の各フレーム
中の３番目のパルスが発生したことにより、伝送
ゲート３４３がターンオンになり、伝送ゲート３
４２がターンオフになる。制御信号SIGが伝送ゲ
ート３４３に対する入力として印加されるので、
この信号がフリツプフロツプ３４５のＤ入力へ通
過し、こうしてフリツプフロツプ３４５のＱ出力
から取出される信号HLSを更新する。出力信号
HLSが伝送ゲート３４２の入力に帰還されるの
で、制御信号の各フレーム内に３番目のパルスが
ない場合、信号HLSの値はラツチされたまヽで
ある。クロツク信号CLKがフリツプフロツプ３
４２のクロツク入力に印加される。ラツチ１２３
の出力が出力選択器１２０に供給される。

これに較べて、デイフオールト・ラツチ１２４
は略同様に動作するが、各フレーム内の４番目の
パルスに応答する。即ち、デイフオールト・ラツ
チは制御信号の各フレームのパルスS0及びS1に
応答する。然し、デイフオールト・ラツチ１２４
の出力がフリツプフロツプ３５３の出力から取
出されるので、相補的な信号が出力選択器
１２０に供給されることに注意されたい。

普通の動作では、出力選択器１２０はフリツプ
フロツプ３２６からの制御信号を単に反転して通
過させる様に作用する。この後、この信号がオ
ン／オフ出力信号となつて、制御及び感知部分１
１３（第４図）に印加される。然し、Ｉ／Ｏ点と
マイクロコントローラの間の通信が消えると（即
ち、制御信号SIGがないと）、出力のオン／オフ
信号は、強制的に信号及びHLSによつて決
定された予定の所望の状態になる。信号及
びHLSが両方共出力選択器１２０に対する入力
として印加される。通信が失われた場合、出力選
択器は、どちらが予め選択されているかに応じ
て、最終状態を保持するか又はデイフオールト状
態を選択する。この予め選択するのは、通信が失
われた場合に、Ｉ／Ｏ点を強制的に好ましい安全
な状態になる為である。

信号及びHLSが出力選択器１２０のノ
ア・ゲート３３５の入力になる。このゲートの出
力がノア・ゲート３３７に対する一方の入力にな
る。ノア・ゲート３３７に対する２番目の入力は
フリツプフロツプ３２６の出力からの信号であ
る。この為、ノア・ゲート３３５がノア・ゲート
３３７を制御して、信号又はHLSの何れか
一方が高レベルにある時、ノア・ゲート３３７が
単にフリツプフロツプ３２６からの制御信号を反
転する様にする。他方、信号が低レベルで
あり（すなわち、通信が失われており）、信号
HLSも低レベルである場合、ノア・ゲート３３
５の出力は高レベルであり、ノア・ゲート３３７
の出力を低レベルに保つ。信号、HLS及び
DEFがノア・ゲート３３６に印加される。ゲー
ト３３６の出力が、ノア・ゲート３３７からの出
力と共に、オア・ゲート３３８に対する入力とし
て印加される。オア・ゲート３３８の出力がオ
ン／オフ制御信号である。この為、通信が失われ
（信号が低レベル）且つ最終状態を保持する
指令がない（信号HLSが低レベル）場合、オ
ア・ゲート３３８からのオン／オフ出力信号がデ
イフオールト信号DEFになる様に選択される
（即ち、信号がオア・ゲート３３６によつて
反転される）。従つて、その動作は、通信が失わ
れ、最終状態保持が選択されていない場合、デイ
フオールト状態が選択される様になつている。デ
イフオールト状態が選択された場合でも最終状態
を保持するかどうかは、勿論、最終状態保持ラツ
チ１２３及びデイフオールト・ラツチ１２４を適
当にセツトすることによつて制御し得る。

以上は、制御及び通信部分１１１の順方向通路
を詳しく説明したものである。符号化診断情報
は、前に説明した様に、状態ラツチ１２５及び４
者択１のデータ選択器１２９を介して送り返され
る。情報の符号化は第１０図について詳しく説明
するが、こヽでは、状態ラツチ１２５に対する入
力信号X0乃至X3が、第３図のマイクロコントロ
ーラ９０に送り返される診断情報及びその他の情
報を含む様に符号化される。状態ラツチ１２５は
モートローラ・インコーポレーテツド社から入手
し得る商品名LS14174型の様な市場で入手し得る
装置であつてよい。符号化情報（X0乃至X3）
が、状態符号化器１２５に供給される信号SYNC
の立上りで、状態ラツチ１２５にラツチされる。
この為、制御信号の各フレームで新しい一組のデ
ータがラツチされる。このデータがＩ／Ｏ点の動
作パラメータを表わす診断信号を形成する。

状態ラツチ１２５からのデータが４者択１のデ
ータ選択器１２９を介してバツフア増幅器３６０
からマイクロコントローラ９０にビツト毎に伝送
される。データ選択器１２９が２ビツト計数器１
２１からの現在値に応答して、信号X0乃至X3の
値を順次供給する。例えば、各フレーム内の最初
のパルスを受取つた時、診断データのビツトX0
が同時に伝送される。データ選択器１２９はモー
トローラ・インコーポレーテツド社の商品名
MC14052型の様な市場で入手し得る装置であつ
てよい。

第１０図は第６図の符号化器１２５の様な状態
符号化器の真理値表を例示する。第１０図の真理
値表を持つ符号化器は、当業者であれば、標準的
な組合せ論理素子を用いて容易に実現することが
出来る。

第１０図について説明すると、入力状態が表の
左側部分の一番上に水平方向に列記されている。
その下の各列には、各々の入力がとり得る値が記
されている。この表で「１」は或る値が真（例え
ば高レベルの信号）であること、「０」は或る値
が真でないこと、「Ｘ」は「ドントケア」（即ち１
であつても０であつても影響はないこと）を表わ
す。状態符号化器１２５の４ビツト出力（X0乃
至X3）が図表の右側部分に示されており、X0乃
至X3が４列にわたつて横に並べてある。従つて
４列を通る各々の横の行が４ビツト・ワードであ
り、これがＩ／Ｏ点の状態を一意的に限定する。
この４ビツト・ワードが、第４図のマイクロコン
トローラ９２、そして最終的にはCPU（第１図）
に送り返される診断データである。

例えば、真理値表で、第１行は低電圧の列が高
レベルであり、他の列は不確定の「ドントケア」
状態である。この状態では、４ビツト出力は全部
「０」であると一意的に決定される。この全部
「０」の４ビツト・ワードは、Ｉ／Ｏ点の電源装
置が切れたことを表わす。別の例として、第６行
は、出力がオンに指示されているが、出力が短絡
状態であることを示している。即ち、「オン／オ
フ」を表わす第１列に「１」が現われ、Ｉ／Ｏ点
をターンオンすべきことを表わすと同時に、過電
流の列（第６列）に過電流の表示がある。この状
態に対する４ビツト出力ワードは、X3が「１」
である他は全部「０」である。同様に、Ｉ／Ｏ点
の種々の状態を限定する15個一組の一意的な４ビ
ツト・ワードがある。

以上、プログラマブル制御装置に有用な改良さ
れた入力／出力装置の特徴を説明した。この発明
を実施する最善の様式を説明したが、当業者であ
れば、この発明を逸脱せずに、この他の種々の変
更を加えることが出来よう。従つて、特許請求の
範囲は、この発明の範囲内で可能な全ての変更を
包括するものであることを承知されたい。

【図面の簡単な説明】

第１図はこの発明のインテリジエント入力／出
力Ｉ／Ｏ装置を含むプログラマブル制御装置の簡
略ブロツク図である。第２図は何れも第１図の
Ｉ／Ｏ装置に使う様に構成した個別のＩ／Ｏモジ
ユール及び携帯式の監視装置に考えられる物理的
な形状の１例を示す斜視図である。第３図は第１
図の１つのＩ／Ｏモジユールを詳しく示すブロツ
ク図である。第４図は第３図に示した形式のＩ／
Ｏ点に対する通信部分と制御及び感知部分との簡
略ブロツク図である。第５図及び第６図は第４図
の回路に関連する信号の関係を示す波形図であ
る。第７Ａ図、第７Ｂ図及び第７Ｃ図は第４図の
Ｉ／Ｏ回路に使うことの出来る種々の入力／出力
スイツチング回路を示す回路図であり、第７Ａ図
は直流源回路、第７Ｂ図は直流シンク回路及び第
７Ｃ図は交流回路を夫々示す回路図である。第８
図は第４図のＩ／Ｏ点の制御及び感知部分の回路
図である。第９図は第９Ａ乃至９Ｃ図の回路の接
続の仕方を示す配置図であり、第９Ａ図、第９Ｂ
図及び第９Ｃ図は第４図のＩ／Ｏ点の通信部分の
詳しい回路図である。第１０図は第４図の通信部
分の状態符号化器に於ける組合せ論理として、診
断及び状態データを４ビツト符号化信号に関係づ
ける真理値表を示す図表である。 主な符号の説明、２０……中央処理装置、２
８，１０６……通信回線、２４，２５，２６……
Ｉ／Ｏモジユール、３６，９０……マイクロコン
トローラ、３７乃至３９，８１乃至８８……Ｉ／
Ｏ点、１１１……通信部分、１１３……制御及び
感知部分、１４１，１４６，１７５，１７６……
絶縁ゲート・トランジスタ、１４８，１６７，１
８９……前置負荷抵抗、１４９，１５８，１８６
……入力／出力端子、１５２，１５９，１９０…
…負荷リターン端子、１５５，１６０，１８７…
…入力リターン端子。

Claims (1)

1. 【特許請求の範囲】 １ 制御されるプロセスと制御装置の中央処理装
   置（CPU）との間で信号を交換する為の多数の
   入力点及び出力点を持つプログラマブル制御装置
   で、入力点又は出力点の何れかとして選択的に作
   用し得る回路に於て、 入力接続及び出力接続の両方に対して電気的に
   共通な入力／出力端子と、 一方が入力リターン端子であり且つ他方が出力
   リターン端子である１対のリターン端子と、 前記共通な入力／出力端子及び前記出力リター
   ン端子の間に接続された前置負荷手段であつて、
   前記共通な端子及び前記入力リターン端子の間に
   接続された入力装置の状態を表わす状態信号を発
   生する前置負荷手段と、 前記入力／出力端子及び前記入力リターン端子
   の間に接続された制御可能なスイツチング手段で
   あつて、前記回路が出力点として作用する時は、
   前記入力／出力端子及び前記出力リターン端子の
   間に接続された出力負荷に対する電力を制御する
   為にオン及びオフに切換えられ、且つ前記回路が
   入力点として作用する時は、前記状態信号の発生
   のためにオフに保たれる制御可能なスイツチング
   手段とを有する回路。 ２ 特許請求の範囲第１項に記載した回路に於
   て、CPUからの指令信号に応答して、前記スイ
   ツチング手段をオン及びオフに転ずると共に、前
   記状態信号を受取つてそれをCPUに送る制御手
   段を有する回路。 ３ 特許請求の範囲第２項に記載した回路に於
   て、前記制御可能なスイツチング手段が絶縁ゲー
   ト・トランジスタ（IGT）で構成されている回
   路。 ４ 特許請求の範囲第３項に記載した回路に於
   て、前記IGTが主電流部分及びエミユレーシヨン
   電流部分を持つ形式のものである回路。 ５ 特許請求の範囲第４項に記載した回路に於
   て、前記エミユレーシヨン電流部分を通る電流に
   応答して、前記IGTを通る合計電流を表わす診断
   信号を発生する電流感知手段を有する回路。 ６ 特許請求の範囲第５項に記載した回路に於
   て、前記前置負荷手段が抵抗で構成されている回
   路。 ７ 特許請求の範囲第６項に記載した回路に於
   て、前記電流感知手段がオーミツク値の小さい抵
   抗で構成されている回路。 ８ 特許請求の範囲第７項に記載した回路に於
   て、前記IGTが出力負荷に対して直流電流シンク
   形式に接続されている回路。 ９ 特許請求の範囲第７項に記載した回路に於
   て、前記IGTが出力負荷に対して直流電流形式に
   接続されている回路。 １０ 特許請求の範囲第２項に記載した回路に於
   て、前記制御可能なスイツチング手段が出力負荷
   に対して交流電力を供給するために並列に接続さ
   れた１対の絶縁ゲート・トランジスタ（IGT）で
   構成され、その一方がＮチヤンネルIGTであつて
   他方がＰチヤンネルIGTである回路。 １１ 中央処理装置（CPU）を持つプログラマ
   ブル制御装置に用いられ、前記CPUにより制御
   されて、入力装置からの信号を受取る入力回路と
   して、又は出力装置に対する制御信号を供給する
   出力回路として選択的に作用し得る入力／出力回
   路に於て、 前記入力装置及び前記出力装置に対する共通の
   終端点となる入力／出力端子と、 前記入力装置に対するリターン終端点となる入
   力リターン端子と、 前記出力装置に対するリターン終端点となる出
   力リターン端子と、 前記入力／出力端子及び前記出力リターン端子
   の間に接続され、前記入力装置に応答して該入力
   装置の状態を表わす状態信号を発生する前置負荷
   手段と、 コレクタ・エミツタ通路が前記入力／出力端子
   及び前記入力リターン端子の間に接続された絶縁
   ゲート・トランジスタであつて、前記回路が入力
   回路として動作する様に選ばれている時には、何
   時でもオフ状態に保たれると共に、前記回路が出
   力回路として動作する様に選ばれている時は、何
   時でも前記出力装置に対する電力を供給する為に
   必要に応じてオン及びオフに転ずる絶縁ゲート・
   トランジスタ（IGT）とを有する入力／出力回
   路。 １２ 特許請求の範囲第１１項に記載した入力／
   出力回路に於て、前記IGTが該IGTを通る電流の
   主要部分を通す主電流部分と、前記電流の一部分
   を通すエミユレーシヨン部分とを持つ形式である
   入力／出力回路。 １３ 特許請求の範囲第１２項に記載した入力／
   出力回路に於て、前記前置負荷手段が抵抗で構成
   されている入力／出力回路。 １４ 特許請求の範囲第１３項に記載した入力／
   出力回路に於て、前記入力リターン端子及び前記
   出力リターン端子が電源の両方の端子に接続され
   ている入力／出力回路。 １５ 特許請求の範囲第１４項に記載した入力／
   出力回路に於て、前記IGTの電流の一部分に応答
   して前記IGT電流を表わす診断信号を発生する電
   流センサとして接続された負担抵抗を有する入
   力／出力回路。 １６ 特許請求の範囲第１５項に記載した入力／
   出力回路に於て、前記電源が交流源であり、更
   に、前記入力／出力端子及び前記入力リターン端
   子の間に接続された別のIGTを持ち、前記２つの
   IGTは、一方のIGTが前記交流源から供給される
   交流の一方の半サイクルの間に導電し且つ他方の
   IGTが他方の半サイクルの間導電する様に構成さ
   れている入力／出力回路。