JPH0260231B2 - - Google Patents
Info
- Publication number
- JPH0260231B2 JPH0260231B2 JP60195947A JP19594785A JPH0260231B2 JP H0260231 B2 JPH0260231 B2 JP H0260231B2 JP 60195947 A JP60195947 A JP 60195947A JP 19594785 A JP19594785 A JP 19594785A JP H0260231 B2 JPH0260231 B2 JP H0260231B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- layer
- etching
- etching mask
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 55
- 239000000470 constituent Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 239000002887 superconductor Substances 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 description 9
- 239000010955 niobium Substances 0.000 description 9
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、超伝導集積回路の製造方法に関し、
より詳しくは接合構成層をエツチングで加工する
ことによりジヨセフソン接合の形成を行う超伝導
集積回路の製造方法に関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a method for manufacturing a superconducting integrated circuit,
More specifically, the present invention relates to a method of manufacturing a superconducting integrated circuit in which a Josephson junction is formed by etching a junction constituting layer.
（従来技術とその問題点）
接合構成層をエツチングで加工することにより
形成を行うジヨセフソン接合の製造方法として
は、アプライドフイジツクスレター第42巻５号
1983年472ページ（ガービツチ他）（Applied
Physics Letters、Vol.42、No.５ P472（1983）
M.Gurvitch et.al.）にあるSNEP（selective
niobium etching process）と呼ばれる方法があ
る。(Prior art and its problems) Applied Physics Letter Vol. 42, No. 5 describes a method for manufacturing a Josephson junction, which is formed by etching the bonding layers.
1983, page 472 (Garbitsch et al.) (Applied
Physics Letters, Vol.42, No.5 P472 (1983)
SNEP (selective
There is a method called niobium etching process).
第３図に通常のSNEPによるジヨセフソン接合
の製造方法を示す。まず基板２１の全面にニオブ
系金属からなる下部電極２２、トンネル障壁層２
３、ニオブ金属からなる上部電極２４からなる接
合構成層を形成する。次に接合構成層の残すべき
部分にフオトレジスト等で第１のエツチングマス
ク２５を形成する（第３図Ａ）。第１のエツチン
グマスクで覆われていない接合構成層をエツチン
グで除去する（第３図Ｂ）。第１のエツチングマ
スクを除去した後、フオトレジスト等からなる接
合領域規定用の第２のエツチングマスク２６でジ
ヨセフソン接合領域を覆う（第３図Ｃ）。前記接
合領域規定用の第２のエツチングマスク２６で覆
われていない部分の接合構成層の上部電極２４を
エツチングで除去し、ジヨセフソン接合を形成す
る（第３図Ｄ）。 Figure 3 shows a method for manufacturing a Josephson junction using normal SNEP. First, a lower electrode 22 made of niobium-based metal and a tunnel barrier layer 2 are formed on the entire surface of the substrate 21.
3. Form a bonding layer consisting of the upper electrode 24 made of niobium metal. Next, a first etching mask 25 is formed using photoresist or the like on the portion of the bonding layer that is to be left (FIG. 3A). The bonding constituent layer not covered by the first etching mask is removed by etching (FIG. 3B). After removing the first etching mask, the Josephson junction area is covered with a second etching mask 26 made of photoresist or the like for defining the junction area (FIG. 3C). The portion of the upper electrode 24 of the bonding layer not covered by the second etching mask 26 for defining the bonding region is removed by etching to form a Josephson bond (FIG. 3D).
以上説明した通常のSNEPによるジヨセフソン
接合の製造方法を用いた場合、基板上に形成され
る接合構成層の臨界電流密度は一種類である。こ
のためジヨセフソン接合の臨界電流は面積に比例
する。一方、一般に超伝導集積回路では、臨界電
流の異なる複数種類のジヨセフソン接合を必要と
する。これらのジヨセフソン接合のなかには最小
の臨界電流を有するものに比べて著しく大きな臨
界電流を持つものがある。この大きな臨界電流を
得るために、従来の製造方法では大面積のジヨセ
フソン接合が必要であつた。ジヨセフソン接合の
面積が大きくなると、接合容量が大きくなりスイ
ツチング時間が長くなるため、回路の高速動作が
阻害される欠点とともに、回路が大型化し集積度
が下がるという欠点を有していた。 When using the above-described conventional method for manufacturing Josephson junctions using SNEP, the critical current density of the junction constituent layers formed on the substrate is one type. Therefore, the critical current of a Josephson junction is proportional to its area. On the other hand, superconducting integrated circuits generally require multiple types of Josephson junctions with different critical currents. Some of these Josephson junctions have significantly larger critical currents than those with the smallest critical currents. In order to obtain this large critical current, conventional manufacturing methods require large-area Josephson junctions. As the area of the Josephson junction increases, the junction capacitance increases and the switching time becomes longer, which has the disadvantage of impeding high-speed operation of the circuit, as well as increasing the size of the circuit and reducing the degree of integration.
上記欠点を排除するための構造として第４図に
示すジヨセフソン接合を縦方向に積み上げた構造
がある。この構造は、SNEPで第１の接合３１を
形成した後、平坦化と絶縁のための第１の絶縁層
３３を形成し、その上にもう一度SNEPで第２の
接合３２を形成することによつて得られる。この
ような構造にすると、第１の接合３１と第２の接
合３２は別々の接合構成層から作ることができ、
上記欠点を克服できる。 As a structure for eliminating the above-mentioned drawbacks, there is a structure in which Josephson junctions are stacked vertically, as shown in FIG. This structure is achieved by forming a first junction 31 using SNEP, then forming a first insulating layer 33 for planarization and insulation, and then forming a second junction 32 using SNEP again. You can get it. With such a structure, the first bond 31 and the second bond 32 can be made from separate bond constituent layers,
The above drawbacks can be overcome.
しかし、第４図に示す構造にすると、ジヨセフ
ソン接合が同一平面上にないため、回路の立体化
が進み、他の層との接続や配線のための回路設計
や製造方法が複雑になる。また、平坦化や絶縁の
ための第１、第２の絶縁層３３，３４が厚くなる
ため、このジヨセフソン接合部分の上に配置され
る配線のインダクタンスが増加する。配線のイン
ダクタンスが増加すると、信号の伝達時間が長く
なり回路の高速動作が阻害されるという欠点を有
していた。 However, with the structure shown in FIG. 4, the Josephson junctions are not on the same plane, so the circuit becomes three-dimensional, and the circuit design and manufacturing method for connections and wiring with other layers becomes complicated. Furthermore, since the first and second insulating layers 33 and 34 for planarization and insulation become thicker, the inductance of the wiring arranged above the Josephson junction increases. When the inductance of the wiring increases, the signal transmission time becomes longer and high-speed operation of the circuit is hindered.
（発明の目的）
本発明は、接合構成層をエツチングで加工する
ことによりジヨセフソン接合の形成を行う超伝導
集積回路の製造において、異なる特性を持つ複数
種類のジヨセフソン接合を同一平面上に形成する
製造方法を提供することを目的としている。(Purpose of the Invention) The present invention is directed to manufacturing superconducting integrated circuits in which Josephson junctions are formed by etching junction constituent layers, in which multiple types of Josephson junctions with different characteristics are formed on the same plane. The purpose is to provide a method.
（発明の構成）
本発明によれば、超伝導体からなる下部電極と
上部電極がトンネル障壁層を介して結合した接合
構成層をエツチングで加工する手法により形成さ
れるジヨセフソン接合を有する超伝導集積回路の
製造方法において、第１の接合構成層を基板全面
に形成する工程と、第１の接合構成層上の必要部
分に第１のエツチングマスクを形成する工程と、
前記第１のエツチングマスクで覆われていない前
記第１の接合構成層をエツチングで除去する工程
と、前記第１の接合構成層と異なる材質もしくは
異なる厚さからなるトンネル障壁層を有する第２
の接合構成層を基板全面に形成する工程と、前記
第１のエツチングマスク上の前記第２の接合構成
層を前記第１のエツチングマスクを用いたリフト
オフで除去する工程と、前記第１、第２の接合構
成層上の必要部分に第２のエツチングマスクを形
成する工程と、前記第２のエツチングマスクで覆
われていない前記第１、第２の接合構成層をエツ
チングで除去する工程とを含み、同一平面上に複
数種類の接合構成層を形成すること特徴とする超
伝導集積回路の製造方法が得られる。(Structure of the Invention) According to the present invention, a superconducting integrated circuit having a Josephson junction formed by etching a junction constituent layer in which a lower electrode and an upper electrode made of a superconductor are coupled via a tunnel barrier layer. In the circuit manufacturing method, a step of forming a first bonding component layer on the entire surface of the substrate, a step of forming a first etching mask in a necessary portion on the first bonding component layer,
a step of removing by etching the first junction constituent layer that is not covered with the first etching mask; and a second tunnel barrier layer having a tunnel barrier layer made of a different material or a different thickness from the first junction constituent layer.
a step of forming a bonding constituent layer on the entire surface of the substrate; a step of removing the second bonding constituent layer on the first etching mask by lift-off using the first etching mask; a step of forming a second etching mask on a necessary portion of the second bonding constituent layer; and a step of removing by etching the first and second bonding constituent layers that are not covered with the second etching mask. A method for manufacturing a superconducting integrated circuit is obtained, which is characterized in that a plurality of types of bonding constituent layers are formed on the same plane.
（発明の詳細な説明）
本発明の超伝導集積回路の製造方法において
は、第１の接合構成層を、第１のエツチングマス
クをマスクとしたエツチングで必要部分以外除去
した後、第１の接合構成層と異なる材質もしくは
異なる厚さからなるトンネル障壁層を有する第２
の接合構成層を基板全面に成膜する。次に第１の
接合構成層上の第２の接合構成層を第１のエツチ
ングマスクを用いたリフトオフで除去する。その
後、第２のエツチングマスクをマスクとしたエツ
チングを行い、第１、第２の接合構成層の必要部
分以外を除去する。第２の接合構成層を形成する
工程以下を繰り返すことによつて、二種類以上の
異なる接合構成層を同一平面上に形成することが
できる。ジヨセフソン接合は、上記複数種類の接
合構成層上に残つているエツチングマスクを除去
した後、接合領域規定用のエツチングマスクを用
いて上記接合構成層をエツチングで加工すること
により得られる。以上のことから本発明による製
造方法を用いれば、同一平面上にトンネル障壁層
の材質もしくうは厚さの異なる複数種類のジヨセ
フソン接合を形成できる。(Detailed Description of the Invention) In the method for manufacturing a superconducting integrated circuit of the present invention, after removing all but necessary portions of the first bonding constituent layer by etching using the first etching mask as a mask, the first bonding layer is etched using the first etching mask as a mask. A second tunnel barrier layer having a tunnel barrier layer made of a different material or a different thickness from the constituent layers.
A bonding constituent layer is formed over the entire surface of the substrate. Next, the second bonding layer on the first bonding layer is removed by lift-off using the first etching mask. Thereafter, etching is performed using the second etching mask as a mask to remove non-necessary portions of the first and second bonding layers. By repeating the process of forming the second bonding component layer and the subsequent steps, two or more different types of bonding component layers can be formed on the same plane. The Josephson junction is obtained by removing the etching mask remaining on the plurality of types of bonding constituent layers, and then etching the bonding constituent layers using an etching mask for defining the bonding region. From the above, if the manufacturing method according to the present invention is used, a plurality of types of Josephson junctions having different tunnel barrier layer materials or thicknesses can be formed on the same plane.
（実施例）
本発明の実施例として、臨界電流密度の異なる
２種類のジヨセフソン接合を同一平面内に形成す
る方法を示す。第１図は本実施例を説明するため
の図である。以下第１図を用いて本実施例の説明
を行う。基板１１上に下部電極としてニオブを
300nｍスパツタまたは蒸着により被着する。次
にアルミニウムを5nｍスパツタで被着し、酸素
圧力0.05Torrで10分間酸化を行いアルミニウム
の酸化膜を成長させトンネル障壁層とする。この
トンネル障壁層上に上部電極としてニオブを
300nｍスパツタまたは蒸着で被着し、第１の接
合構成層１２を得る（第１図Ａ）。フオトレジス
トを用いたパターニングを行い、第１の接合構成
層１２上にフオトレジストからなる第１のエツチ
ングマスク１３を厚さ2μｍ形成する（第１図
Ｂ）。CF4を用いた反応性イオンエツチングで第
１のエツチングマスク１３によつて覆われていな
い第１の接合形成層を完全に除去する（第１図
Ｃ）。次に第２の接合構成層１４を形成する。ま
ず、下部電極としてニオブを300nｍスパツタま
たは蒸着で被着する。次にアルミニウムを50nｍ
被着し、酸素圧力1.0Torrで10分間酸化を行いア
ルミニウムの酸化膜を成長させトンネル障壁層と
する。このトンネル障壁層上に上部電極としてニ
オブを300nｍスパツタまたは蒸着で被着する
（第１図Ｄ）。第１のエツチングマスク１３を用い
たリフトオフを行い、第１の接合構成層１２上の
第２の接合構成層１４を取り除く（第１図Ｅ）。
フオトレジストを用いたパターニングを行い、第
１、第２の接合構成層１２，１４上にフオトレジ
ストからなる第２のエツチングマスクを厚さ2μ
ｍ形成する（第１図Ｆ）。CF4を用いた反応性イ
オンエツチングを行い第２のエツチングマスク１
５で覆われていない部分の第１、第２の接合構成
層１２，１４を完全に除去する（第１図Ｇ）。第
２のエツチングマスク１５をアセトンで除去する
（第１図Ｈ）。フオトレジストを用いたパターニン
グを行い、第１、第２の接合構成層１２，１４上
に接合領域規定エツチングマスク１６を500nｍ
形成する（第１図Ｉ）。CF4を用いた反応性イオ
ンエツチングを行い、接合領域規定エツチングマ
スク１６で覆われていない第１、第２の接合構成
層の上部電極を除去する。続いて、接合領域規定
エツチングマスク１６をアセトンで除去し、第
１、第２の接合１７，１８を完成する（第１図
Ｊ）。(Example) As an example of the present invention, a method of forming two types of Josephson junctions having different critical current densities in the same plane will be described. FIG. 1 is a diagram for explaining this embodiment. The present embodiment will be explained below using FIG. Niobium is placed on the substrate 11 as a lower electrode.
Deposited by 300nm sputtering or vapor deposition. Next, 5 nm of aluminum is sputtered and oxidized for 10 minutes at an oxygen pressure of 0.05 Torr to grow an aluminum oxide film to form a tunnel barrier layer. Niobium is placed on this tunnel barrier layer as an upper electrode.
300 nm sputtering or vapor deposition to obtain the first bonding layer 12 (FIG. 1A). Patterning is performed using photoresist to form a first etching mask 13 made of photoresist to a thickness of 2 μm on the first bonding layer 12 (FIG. 1B). The first bond forming layer not covered by the first etching mask 13 is completely removed by reactive ion etching using CF 4 (FIG. 1C). Next, a second bonding layer 14 is formed. First, 300 nm of niobium is deposited as a lower electrode by sputtering or vapor deposition. Next, add aluminum to 50nm
It is deposited and oxidized for 10 minutes at an oxygen pressure of 1.0 Torr to grow an aluminum oxide film to form a tunnel barrier layer. On this tunnel barrier layer, 300 nm of niobium is deposited as an upper electrode by sputtering or vapor deposition (FIG. 1D). Lift-off is performed using the first etching mask 13 to remove the second bonding layer 14 on the first bonding layer 12 (FIG. 1E).
Patterning is performed using photoresist, and a second etching mask made of photoresist is applied to a thickness of 2 μm on the first and second bonding layers 12 and 14.
m is formed (Fig. 1F). Perform reactive ion etching using CF 4 to create a second etching mask 1.
The portions of the first and second bonding constituent layers 12 and 14 that are not covered with 5 are completely removed (FIG. 1G). The second etching mask 15 is removed with acetone (FIG. 1H). Patterning is performed using photoresist, and a bonding region defining etching mask 16 is formed with a thickness of 500 nm on the first and second bonding constituent layers 12 and 14.
form (Fig. 1 I). Reactive ion etching using CF 4 is performed to remove the upper electrodes of the first and second bonding layers that are not covered with the bonding region defining etching mask 16. Subsequently, the bonding region defining etching mask 16 is removed with acetone to complete the first and second bonds 17 and 18 (FIG. 1J).
本実施例においては、エツチングマスクとし
て、形成の容易なフオトレジストを用いたが、耐
熱性等の必要に応じて金属マスク等をエツチング
マスクとすることができる。 In this embodiment, a photoresist which is easy to form is used as the etching mask, but a metal mask or the like may be used as the etching mask if heat resistance or the like is required.
第２図はニオブ／アルミ酸化膜／ニオブジヨセ
フソン接合の臨界電流密度と酸化時酸化圧力との
関係を示したものである。第１の接合構成層１２
の酸化時の酸素圧力は0.05Torr、第２の接合構
成層１４の酸化時の酸素圧力は1.0Torrであるの
で第２図から第１の接合１７と第２の接合１８の
臨界電流密度はそれぞれ10000A／cm2、1000A／
cm2となる。そのため第１の接合１７は第２の接合
１８を同じ面積で形成した場合、第１の接合１７
は第２の接合１８の10倍の臨界電流値を持つ。ま
た本実施例において２種類以上の接合を製造する
には、第１図Ｈの工程を行う前に第１図Ｄ〜Ｇの
工程を繰り返せばよい。 FIG. 2 shows the relationship between the critical current density of the niobium/aluminum oxide film/niobium diosefson junction and the oxidation pressure during oxidation. First bonding layer 12
The oxygen pressure during oxidation is 0.05 Torr, and the oxygen pressure during oxidation of the second junction constituent layer 14 is 1.0 Torr, so from FIG. 2, the critical current densities of the first junction 17 and the second junction 18 are respectively 10000A/ cm2 , 1000A/
cm 2 . Therefore, when the first bond 17 and the second bond 18 are formed with the same area, the first bond 17
has a critical current value ten times that of the second junction 18. In addition, in order to manufacture two or more types of joints in this embodiment, the steps D to G in FIG. 1 may be repeated before performing the step H in FIG. 1.
本実施例で示した本発明の製造方法を用いれ
ば、臨界電流密度の異なる複数種類のジヨセフソ
ン接合を同一平面上にに形成することができる。
それゆえ、所望の臨界電流値を得るために、接合
面積を大きくする必要がなくなり回路の集積化が
促進される。大きな臨界電流を有するジヨセフソ
ン接合も小さな接合面積で形成することができる
ため接合容量が下がり、回路の高速動作が実現で
きる。また、上記特性の異なる複数種類のジヨセ
フソン接合は同一平面上にあるため、他の層との
接続配線は一種類のジヨセフソン接合だけがある
場合と同じにできる。 By using the manufacturing method of the present invention shown in this embodiment, multiple types of Josephson junctions having different critical current densities can be formed on the same plane.
Therefore, in order to obtain a desired critical current value, there is no need to increase the junction area, and circuit integration is promoted. Josephson junctions with large critical currents can also be formed with a small junction area, reducing junction capacitance and enabling high-speed circuit operation. Further, since the plurality of types of Josephson junctions having different characteristics are on the same plane, the connection wiring with other layers can be the same as when there is only one type of Josephson junction.
（発明の効果）
以上説明したように本発明の製造方法を用いれ
ば、トンネル障壁層の材質や厚さの異なる複数種
類のジヨセフソン接合を同一平面上で形成でき
る。このため、臨界電流密度の異なるジヨセフソ
ン接合を用いることによつて、大きな臨界電流を
有するジヨセフソン接合を小さな臨界電流を有す
るジヨセフソン接合と同程度の接合面積で形成す
ることができる。これにより接合面積が小さくな
り回路の集積度が向上すること、および接合面積
の縮小にともない接合容量が減少しジヨセフソン
接合のスイツチング時間が短縮されるため回路の
高速動作が促進されること等の利点を有する。ま
た上記複数種類のジヨセフソン接合は同一平面上
に形成されるため、他の層との接続や配線のため
の特別な設計、製造上の工夫をする必要がなく、
第４図に示す従来例に比べて、設計、製造の期間
が短縮できる。また、製造方法が簡単なため信頼
性の高いジヨセフソン集積回路が製造できる。さ
らにジヨセフソン接合部分より上部の配線のイン
ダクタンスが増加することがないので高速の動作
が可能になる等の利点を有する。(Effects of the Invention) As explained above, by using the manufacturing method of the present invention, a plurality of types of Josephson junctions having different tunnel barrier layer materials and thicknesses can be formed on the same plane. Therefore, by using Josephson junctions with different critical current densities, a Josephson junction with a large critical current can be formed with a junction area comparable to that of a Josephson junction with a small critical current. This reduces the junction area and improves the degree of circuit integration, and the reduction in junction area reduces the junction capacitance and shortens the switching time of the Josephson junction, promoting high-speed operation of the circuit. has. In addition, since the multiple types of Josephson junctions mentioned above are formed on the same plane, there is no need for special design or manufacturing efforts for connections with other layers or wiring.
Compared to the conventional example shown in FIG. 4, the design and manufacturing period can be shortened. Furthermore, since the manufacturing method is simple, highly reliable Josephson integrated circuits can be manufactured. Furthermore, since the inductance of the wiring above the Josephson junction does not increase, it has the advantage of enabling high-speed operation.
第１図Ａ〜Ｊは本発明による製造方法を説明す
るための素子断面図、第２図はジヨセフソン接合
の臨界電流密度と酸化時の酸素圧力の関係を示す
ための図、第３図Ａ〜Ｄ、第４図は従来の製造方
法を説明するための断面図である。
図において、１１……基板、１２……第１の接
合構成層、１３……第１のエツチングマスク、１
４……第２の接合構成層、１５……第２のエツチ
ングマスク、１６……接合領域規定エツチングマ
スク、１７……第１の接合、１８……第２の接
合、２１……基板、２２……下部電極、２３……
トンネル障壁層、２４……上部電極、２５……第
１のエツチングマスク、２６……第２のエツチン
グマスク、３１……第１の接合、３２……第２の
接合、３３……第１の絶縁層、３４……第２の絶
縁層、３５……第１の上部配線、３６……第２の
上部配線。
1A to 1J are device cross-sectional views for explaining the manufacturing method according to the present invention, FIG. 2 is a diagram showing the relationship between critical current density of Josephson junction and oxygen pressure during oxidation, and FIGS. 3A to 3 D and FIG. 4 are cross-sectional views for explaining the conventional manufacturing method. In the figure, 11... substrate, 12... first bonding constituent layer, 13... first etching mask, 1
4...Second bonding constituent layer, 15...Second etching mask, 16...Bonding area defining etching mask, 17...First bonding, 18...Second bonding, 21...Substrate, 22 ...Lower electrode, 23...
Tunnel barrier layer, 24... Upper electrode, 25... First etching mask, 26... Second etching mask, 31... First junction, 32... Second junction, 33... First etching mask. Insulating layer, 34... second insulating layer, 35... first upper wiring, 36... second upper wiring.
Claims (1)
ネル障壁層を介して結合した接合構成層をエツチ
ングで加工する手法により形成されるジヨセフソ
ン接合を有する超伝導集積回路の製造方法におい
て、第１の接合構成層を基板全面に形成する工程
と、第１の接合構成層上の必要部分に第１のエツ
チングマスクを形成する工程と、前記第１のエツ
チングマスクで覆われていない前記第１の接合構
成層をエツチングで除去する工程と、前記第１の
接合構成層と異なる材質もしくは異なる厚さから
なるトンネル障壁層を有する第２の接合構成層を
基板全面に形成する工程と、前記第１のエツチン
グマスク上の前記第２の接合構成層を前記第１の
エツチングマスクを用いたリフトオフで除去する
工程と、前記第１、第２の接合構成層上の必要部
分に第２のエツチングマスクを形成する工程と、
前記第２のエツチングマスクで覆われていない前
記第１、第２の接合構成層をエツチングで除去す
る工程とを含み、同一平面上に複数種類の接合構
成層を形成することを特徴とする超伝導集積回路
の製造方法。1. In a method for manufacturing a superconducting integrated circuit having a Josephson junction formed by etching a junction constituting layer in which a lower electrode and an upper electrode made of a superconductor are coupled via a tunnel barrier layer, the first junction a step of forming a constituent layer on the entire surface of the substrate; a step of forming a first etching mask on a necessary portion of the first bonding constituent layer; and a step of forming the first bonding structure not covered by the first etching mask. a step of removing the layer by etching, a step of forming a second bonding layer having a tunnel barrier layer made of a different material or a different thickness from the first bonding layer over the entire surface of the substrate, and removing the first bonding layer by etching. removing the second bonding layer on the mask by lift-off using the first etching mask; and forming a second etching mask on necessary portions of the first and second bonding layers. process and
a step of removing by etching the first and second bonding constituent layers that are not covered with the second etching mask, and forming a plurality of types of bonding constituent layers on the same plane. Method of manufacturing conductive integrated circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195947A JPS6257264A (en) | 1985-09-06 | 1985-09-06 | Manufacture of superconducting integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195947A JPS6257264A (en) | 1985-09-06 | 1985-09-06 | Manufacture of superconducting integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6257264A JPS6257264A (en) | 1987-03-12 |
| JPH0260231B2 true JPH0260231B2 (en) | 1990-12-14 |
Family
ID=16349621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60195947A Granted JPS6257264A (en) | 1985-09-06 | 1985-09-06 | Manufacture of superconducting integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257264A (en) |
-
1985
- 1985-09-06 JP JP60195947A patent/JPS6257264A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6257264A (en) | 1987-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322711B2 (en) | ||
| JPH0260231B2 (en) | ||
| JP2827572B2 (en) | Layered superconductor circuit and manufacturing method thereof | |
| CN114497344B (en) | Deep submicron Josephson tunnel junction and preparation method thereof | |
| JP2646440B2 (en) | Method of manufacturing Josephson junction device | |
| US4525730A (en) | Buried junction Josephson interferometer | |
| JP2994304B2 (en) | Superconducting integrated circuit and method of manufacturing superconducting integrated circuit | |
| JPS603796B2 (en) | Contacts for superconducting circuits | |
| JPS5979585A (en) | Manufacture of josephson junction element | |
| JP2656364B2 (en) | Superconducting element manufacturing method | |
| JPS61144892A (en) | Production of josephson integrated circuit | |
| JP2616745B2 (en) | Contact structure between superconducting layers and method of manufacturing the same | |
| JPS6164178A (en) | Manufacture of superconductive circuit | |
| JPS6060787A (en) | Fabrication of insulating region in superconducting circuit device | |
| JPS58145177A (en) | Manufacture of josephson junction element | |
| JPS58147183A (en) | Manufacture of josephson integrated circuit | |
| JP2989943B2 (en) | Superconducting integrated circuit manufacturing method | |
| JPH0260230B2 (en) | ||
| JPH053754B2 (en) | ||
| JPH0149025B2 (en) | ||
| JPS61244078A (en) | Manufacture of superconducting lines | |
| EP0080532A1 (en) | Buried junction Josephson interferometer | |
| JPH0234195B2 (en) | ||
| JPS6224677A (en) | Formation of ground plane for superconducting circuit | |
| JPH0511432B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |