JPH0261896A - 電気的消去可能なプログラマブル読出し専用メモリ - Google Patents
電気的消去可能なプログラマブル読出し専用メモリInfo
- Publication number
- JPH0261896A JPH0261896A JP63211164A JP21116488A JPH0261896A JP H0261896 A JPH0261896 A JP H0261896A JP 63211164 A JP63211164 A JP 63211164A JP 21116488 A JP21116488 A JP 21116488A JP H0261896 A JPH0261896 A JP H0261896A
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- address
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 101100490184 Drosophila melanogaster Ack gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、プログラム可能な読出し専用メモリ（Ｐ Ｒ
ＯＭ ： Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ０ｎ
ｌｙ Ｍｅｍｏｒｙ ）に関し、特にデータを電気的に
消去可能なＰＲＯＭ （Ｅ Ｅ Ｐ ＲＯＭ ： Ｅｌ
ｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ＰＲＯＭ）
に関する。
ＯＭ ： Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ０ｎ
ｌｙ Ｍｅｍｏｒｙ ）に関し、特にデータを電気的に
消去可能なＰＲＯＭ （Ｅ Ｅ Ｐ ＲＯＭ ： Ｅｌ
ｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ＰＲＯＭ）
に関する。
［従来の技術］
従来より、不揮発性メモリとしてＥＥＰＲＯＭが知られ
ている。ＥＥＰＲＯＭは、電気的に消去可能なＰＲＯＭ
であるため、リード・ライトメモリとしてのＲＡＭはど
頻繁にデータのリード・ライトは行なえないものの、比
較的柔軟にデータの書替えが可能であるという利点があ
る。ＥＥＰＲＯＭにデータを書込むには、第５図に示す
ように、データを書込むべきアドレスを選択しくｓｌ）
、選択されたアドレスに対応したセルに消去電圧を印加
して、例えば浮遊ゲート等に蓄積された電荷を放出させ
てデータを消去する（Ｓ２）。この消去が完了した後、
上記セルに書込み電圧を印加してデータの書込みを行な
う（Ｓ３）。通常、この消去開始から書込み終了までに
は数ミリ秒の時間を要する。
ている。ＥＥＰＲＯＭは、電気的に消去可能なＰＲＯＭ
であるため、リード・ライトメモリとしてのＲＡＭはど
頻繁にデータのリード・ライトは行なえないものの、比
較的柔軟にデータの書替えが可能であるという利点があ
る。ＥＥＰＲＯＭにデータを書込むには、第５図に示す
ように、データを書込むべきアドレスを選択しくｓｌ）
、選択されたアドレスに対応したセルに消去電圧を印加
して、例えば浮遊ゲート等に蓄積された電荷を放出させ
てデータを消去する（Ｓ２）。この消去が完了した後、
上記セルに書込み電圧を印加してデータの書込みを行な
う（Ｓ３）。通常、この消去開始から書込み終了までに
は数ミリ秒の時間を要する。
［発明が解決しようとする課題］
上述した従来のＥＥＰＲＯＭは、−度データの書込み動
作が開始されると、書込み動作に伴う消去及び書込みに
数ミリ秒を要し、しかも、この期間中は書込みの対象と
なっていない他のアドレスのデータの読出しも不可能で
あったため、書込み期間中の数ミリ秒の間、他のデータ
は全く利用できないという問題点があった。
作が開始されると、書込み動作に伴う消去及び書込みに
数ミリ秒を要し、しかも、この期間中は書込みの対象と
なっていない他のアドレスのデータの読出しも不可能で
あったため、書込み期間中の数ミリ秒の間、他のデータ
は全く利用できないという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
データの書込み期間中においてもデータの読出しが可能
なＥＥＰＲＯＭを提供することを目的とする。
データの書込み期間中においてもデータの読出しが可能
なＥＥＰＲＯＭを提供することを目的とする。
［課題を解決するための手段］
本発明に係るＥＥＰＲＯＭは、データの電気的な消去と
書込みが可能なメモリ本体と、このメモリ本体に対する
書込みアドレスを保持するアドレス記憶回路と、前記メ
モリ本体の前記書込みアドレスで指定される記憶領域へ
の書込みデータを保持するデータ記憶回路と、前記メモ
リ本体の前記書込みアドレスで指定される記憶領域に消
去電圧を印加した後、前記記憶領域に前記書込みデータ
に基づく書込み電圧を印加するデータ書込み動作を制御
すると共に、このデータ書込み動作の期間中にデータの
読出し指示が与えられた場合、データの書込み動作を一
時中断してデータの読出し動作を実行し、しかる後前記
アドレス記憶回路に格納された書込みアドレスと前記デ
ータ記憶回路に格納された書込みデータとに基づいて書
込み動作を再開すべく制御を行なう制御回路とを有して
いる。
書込みが可能なメモリ本体と、このメモリ本体に対する
書込みアドレスを保持するアドレス記憶回路と、前記メ
モリ本体の前記書込みアドレスで指定される記憶領域へ
の書込みデータを保持するデータ記憶回路と、前記メモ
リ本体の前記書込みアドレスで指定される記憶領域に消
去電圧を印加した後、前記記憶領域に前記書込みデータ
に基づく書込み電圧を印加するデータ書込み動作を制御
すると共に、このデータ書込み動作の期間中にデータの
読出し指示が与えられた場合、データの書込み動作を一
時中断してデータの読出し動作を実行し、しかる後前記
アドレス記憶回路に格納された書込みアドレスと前記デ
ータ記憶回路に格納された書込みデータとに基づいて書
込み動作を再開すべく制御を行なう制御回路とを有して
いる。
［作用］
本発明によれば、データ書込みの際の書込みアドレスを
アドレス記憶回路に格納し、書込みデータをデータ記憶
回路に格納したうえで書込み動作を行ない、その最中に
読出し指示が与えられると、書込み動作を一旦中断して
、読出し動作を優先的に実行する。従って、速やかにデ
ータの読出しが行なわれる。データが読出された後は、
データの書込み動作が再開されるが、このとき、書込み
アドレスはアドレス記憶回路から与えられ、書込みデー
タはデータ記憶回路から与えられる。
アドレス記憶回路に格納し、書込みデータをデータ記憶
回路に格納したうえで書込み動作を行ない、その最中に
読出し指示が与えられると、書込み動作を一旦中断して
、読出し動作を優先的に実行する。従って、速やかにデ
ータの読出しが行なわれる。データが読出された後は、
データの書込み動作が再開されるが、このとき、書込み
アドレスはアドレス記憶回路から与えられ、書込みデー
タはデータ記憶回路から与えられる。
［実施例］
以下、添付の図面を参照して本発明の実施例について説
明する。
明する。
第１図は本発明の実施例に係るＥＥＰＲＯＭを示すブロ
ック図である。ＥＥＰＲＯＭセルアレイ１１は、電気的
に消去・書込みが可能な不揮発性の複数のセルからなり
、Ｘデコーダ１２及びＹセレクタ１３と共にメモリ本体
を構成する。Ｘデコーダ１２及びＹセレクタ１３は、ア
ドレスバス１４を介して与えられたアドレスに基づいて
ＥＥＰＲＯＭセルアレイ１１の対応するセルを選択する
。
ック図である。ＥＥＰＲＯＭセルアレイ１１は、電気的
に消去・書込みが可能な不揮発性の複数のセルからなり
、Ｘデコーダ１２及びＹセレクタ１３と共にメモリ本体
を構成する。Ｘデコーダ１２及びＹセレクタ１３は、ア
ドレスバス１４を介して与えられたアドレスに基づいて
ＥＥＰＲＯＭセルアレイ１１の対応するセルを選択する
。
アドレスバス１４に与えられたアドレスは、データの書
込み動作時にはアドレス記憶回路１５に格納される。一
方、セルアレイ１１は、Ｙセレクタ１３を介してデータ
バス１６とデータのやりとりを行なう。データバス１６
に与えられたデータもデータ書込み動作時にはデータ記
憶回路１７に格納される。制御回路１８は、Ｘデコーダ
１２、Ｙセレクタ１３、アドレス記憶回路１５及びデー
タ記憶回路１７の各部を制御する。
込み動作時にはアドレス記憶回路１５に格納される。一
方、セルアレイ１１は、Ｙセレクタ１３を介してデータ
バス１６とデータのやりとりを行なう。データバス１６
に与えられたデータもデータ書込み動作時にはデータ記
憶回路１７に格納される。制御回路１８は、Ｘデコーダ
１２、Ｙセレクタ１３、アドレス記憶回路１５及びデー
タ記憶回路１７の各部を制御する。
次に、以上のように構成されたＥＥＰＲＯＭの動作を第
２図のフローチャートに従って説明する。
２図のフローチャートに従って説明する。
先ず、書込み動作を開始するため、制御回路１８に入力
されるリード／ライト信号Ｒ／Ｗをライト状態にすると
、制御回路１８からはＸデコーダ１２に対してデコーダ
制御信号ＤＣが出力され、Ｙセレクタ１３に対してセレ
クタ制御信号ＳＣが出力される。これによりアドレスバ
ス１４上のアドレスＡＤに対応したセルアレイ１１のセ
ルが選択される。また、制御回路１８は、アドレス記憶
回路１５に対し、アドレスリード／ライト信号ＡＲ／Ｗ
としてライト信号を出力し、アドレス承認信号ＡＡＣＫ
をディセーブルにする。これによりアドレス記憶回路１
５にアドレスＡＤが保持される。更に制御回路１８は、
データ記憶回路１７に対しデータリード／ライト信号Ｄ
Ｒ／Ｗとしてライト信号を出力し、データ承認信号ＤＡ
ＣＫをディセーブルにする。これによりデータ記憶回路
１７にデータＤＡが保持される。以上でアドレス選択動
作（Ｓｌｌ）が終了する。
されるリード／ライト信号Ｒ／Ｗをライト状態にすると
、制御回路１８からはＸデコーダ１２に対してデコーダ
制御信号ＤＣが出力され、Ｙセレクタ１３に対してセレ
クタ制御信号ＳＣが出力される。これによりアドレスバ
ス１４上のアドレスＡＤに対応したセルアレイ１１のセ
ルが選択される。また、制御回路１８は、アドレス記憶
回路１５に対し、アドレスリード／ライト信号ＡＲ／Ｗ
としてライト信号を出力し、アドレス承認信号ＡＡＣＫ
をディセーブルにする。これによりアドレス記憶回路１
５にアドレスＡＤが保持される。更に制御回路１８は、
データ記憶回路１７に対しデータリード／ライト信号Ｄ
Ｒ／Ｗとしてライト信号を出力し、データ承認信号ＤＡ
ＣＫをディセーブルにする。これによりデータ記憶回路
１７にデータＤＡが保持される。以上でアドレス選択動
作（Ｓｌｌ）が終了する。
次に、セルアレイ１１中の選択されたセルに対し、制御
回路１８から消去電圧が印加される（Ｓ１２）。その後
、一定時間が経過し、消去が完了した時点で、制御回路
１８は消去電圧の印加を終了する（３１３）。続いて、
制御回路１８は、データ記憶回路１７にデータリード／
ライト信号ＤＲ／Ｗとしてリード信号を出力し、データ
承認信号ＤＡＣＫをディセーブルにすることにより読出
される。データ記憶回路１７中のデータに基いて、消去
したばかりのセルに書込み電圧を印加する（Ｓ１４）。
回路１８から消去電圧が印加される（Ｓ１２）。その後
、一定時間が経過し、消去が完了した時点で、制御回路
１８は消去電圧の印加を終了する（３１３）。続いて、
制御回路１８は、データ記憶回路１７にデータリード／
ライト信号ＤＲ／Ｗとしてリード信号を出力し、データ
承認信号ＤＡＣＫをディセーブルにすることにより読出
される。データ記憶回路１７中のデータに基いて、消去
したばかりのセルに書込み電圧を印加する（Ｓ１４）。
この状態でデータの読出し要求（リード／ライト信号Ｒ
／Ｗがリード状態となる）が外部から制御回路１８に与
えられたとすると（Ｓ１５）、制御回路１８は、アドレ
ス承認信号ＡＡＣＫ及びデータ承認信号ＤＡＣＫをイネ
ーブルにして書込み電圧の印加を一旦中断しく５１６）
、読出し要求と共にアドレスバス１４に与えられたアド
レスＡＤに基づき、Ｘデコーダ１２及びＹセレクタ１３
で選択されたセルアレイ１１中のセルからＹセレクタ１
３を介してデータバス１６上にデータを読出す（Ｓ１７
）。読出しが完了した後、制御回路１８は、アドレス記
憶回路１５にアドレスリード／ライト信号ＡＲ／Ｗとし
てリード信号を出力し、アドレス承認信号ＡＡＣＫをデ
ィセーブルにすることによりアドレス記憶回路１５から
アドレスを読出し、このアドレスＡＤに基づき、Ｘデコ
ーダ１２及びＹセレクタ１３によりセルアレイ１１の中
からデータを書込むべきセルを選択する。そして、デー
タ記憶回路１７中のデータに基づいて書込み電圧の印加
を再開する（Ｓ１８）。その後、一定時間が経過して書
込みが完了すると、制御回路１８は書込み電圧の印加を
終了する（Ｓ１９）。
／Ｗがリード状態となる）が外部から制御回路１８に与
えられたとすると（Ｓ１５）、制御回路１８は、アドレ
ス承認信号ＡＡＣＫ及びデータ承認信号ＤＡＣＫをイネ
ーブルにして書込み電圧の印加を一旦中断しく５１６）
、読出し要求と共にアドレスバス１４に与えられたアド
レスＡＤに基づき、Ｘデコーダ１２及びＹセレクタ１３
で選択されたセルアレイ１１中のセルからＹセレクタ１
３を介してデータバス１６上にデータを読出す（Ｓ１７
）。読出しが完了した後、制御回路１８は、アドレス記
憶回路１５にアドレスリード／ライト信号ＡＲ／Ｗとし
てリード信号を出力し、アドレス承認信号ＡＡＣＫをデ
ィセーブルにすることによりアドレス記憶回路１５から
アドレスを読出し、このアドレスＡＤに基づき、Ｘデコ
ーダ１２及びＹセレクタ１３によりセルアレイ１１の中
からデータを書込むべきセルを選択する。そして、デー
タ記憶回路１７中のデータに基づいて書込み電圧の印加
を再開する（Ｓ１８）。その後、一定時間が経過して書
込みが完了すると、制御回路１８は書込み電圧の印加を
終了する（Ｓ１９）。
このように、本実施例のＥＥＰＲＯＭによれば、書込み
動作期間中に読出し要求が与えられた場合、書込み動作
を一旦中断させて読出しを優先させるので、データ書込
み動作中においてもデータを読出してこれを利用するこ
とができる。
動作期間中に読出し要求が与えられた場合、書込み動作
を一旦中断させて読出しを優先させるので、データ書込
み動作中においてもデータを読出してこれを利用するこ
とができる。
なお、以上は書込み電圧印加期間中に読出し要求が与え
られた場合の例について説明したが、消去電圧印加期間
中に読出し要求が与えられた場合には、第３図に示すよ
うに消去電圧の印加が一時中断され（Ｓ２４）、データ
が読出された後（Ｓ２５）、消去電圧の印加が再開され
る（Ｓ２６）。
られた場合の例について説明したが、消去電圧印加期間
中に読出し要求が与えられた場合には、第３図に示すよ
うに消去電圧の印加が一時中断され（Ｓ２４）、データ
が読出された後（Ｓ２５）、消去電圧の印加が再開され
る（Ｓ２６）。
第４図は本発明の他の実施例に係るＥＥＰＲＯＭのブロ
ック図である。なお、第４図において第１図と同一部分
には同一符号を付す。この実施例は、先の実施例に、コ
ンパレータ２１を付加している。このコンパレータ２１
は、アドレス記憶回路１５に記憶されている書込み中の
アドレスＡＤと読出しが要求されたアドレスＡＤとを比
較して、両者が一致したらデータ記憶回路１７にデータ
出力信号ＤＯＵＴを出力する。
ック図である。なお、第４図において第１図と同一部分
には同一符号を付す。この実施例は、先の実施例に、コ
ンパレータ２１を付加している。このコンパレータ２１
は、アドレス記憶回路１５に記憶されている書込み中の
アドレスＡＤと読出しが要求されたアドレスＡＤとを比
較して、両者が一致したらデータ記憶回路１７にデータ
出力信号ＤＯＵＴを出力する。
書込み又は消去電圧印加期間中に読出し要求が出された
ときの動作は先の実施例の場合と同じである。
ときの動作は先の実施例の場合と同じである。
この実施例においては、消去・書込み電圧印加期間中に
読出しを要求されたアドレスが書込み中のアドレスと同
一であるか否かをコンパレータ２１で判断し、同一であ
った場合はデータ記憶回路１７の内容を出力し、同一で
なかった場合はセルアレイ１１からデータを読出す。こ
の実施例では書込み中のアドレスのデータも正しく読出
せるため、書込み期間中であってもＥＥＰＲＯＭの全て
のアドレスに対して読出しが可能となる。
読出しを要求されたアドレスが書込み中のアドレスと同
一であるか否かをコンパレータ２１で判断し、同一であ
った場合はデータ記憶回路１７の内容を出力し、同一で
なかった場合はセルアレイ１１からデータを読出す。こ
の実施例では書込み中のアドレスのデータも正しく読出
せるため、書込み期間中であってもＥＥＰＲＯＭの全て
のアドレスに対して読出しが可能となる。
［発明の効果］
以上説明したように本発明は、ＥＥＰＲＯＭに対するデ
ータの書込み動作期間中にデータの読出し要求があった
場合でも、書込み動作中断機能によって、速やかにデー
タが読出されるので、常にＥＥＰＲＯＭに記憶されてい
るデータを利用できるという効果がある。
ータの書込み動作期間中にデータの読出し要求があった
場合でも、書込み動作中断機能によって、速やかにデー
タが読出されるので、常にＥＥＰＲＯＭに記憶されてい
るデータを利用できるという効果がある。
第１図は本発明の実施例に係るＥＥＰＲＯＭのブロック
図、第２図は同ＥＥＰＲＯＭの書込み電圧印加期間中に
読出し要求があった場合の手順を示す流れ図、第３図は
同ＥＥＰＲＯＭの消去電圧印加期間中に読出し要求があ
った場合の手順を示す流れ図、第４図は本発明の他の実
施例に係るＥＥＰＲＯＭのブロック図、第５図は従来の
ＥＥＰＲＯＭのデータ書込み手順を示す流れ図である。 １１ 、ＥＥＰＲＯＭセルアレイ、１２；Ｘデコーダ、
１３；Ｙセレクタ、１４；アドレスバス、１５、アドレ
ス記憶回路、１６；データバス、１７；データ記憶回路
、１８−制御回路、２１；コンパレータ
図、第２図は同ＥＥＰＲＯＭの書込み電圧印加期間中に
読出し要求があった場合の手順を示す流れ図、第３図は
同ＥＥＰＲＯＭの消去電圧印加期間中に読出し要求があ
った場合の手順を示す流れ図、第４図は本発明の他の実
施例に係るＥＥＰＲＯＭのブロック図、第５図は従来の
ＥＥＰＲＯＭのデータ書込み手順を示す流れ図である。 １１ 、ＥＥＰＲＯＭセルアレイ、１２；Ｘデコーダ、
１３；Ｙセレクタ、１４；アドレスバス、１５、アドレ
ス記憶回路、１６；データバス、１７；データ記憶回路
、１８−制御回路、２１；コンパレータ
Claims (1)
- （１）データの電気的な消去と書込みが可能なメモリ本
体と、このメモリ本体に対する書込みアドレスを保持す
るアドレス記憶回路と、前記メモリ本体の前記書込みア
ドレスで指定される記憶領域への書込みデータを保持す
るデータ記憶回路と前記メモリ本体の前記書込みアドレ
スで指定される記憶領域に消去電圧を印加した後、前記
記憶領域に前記書込みデータに基づく書込み電圧を印加
するデータ書込み動作を制御すると共に、このデータ書
込み動作の期間中にデータの読出し指示が与えられた場
合、データの書込み動作を一時中断してデータの読出し
動作を実行し、しかる後前記アドレス記憶回路に格納さ
れた書込みアドレスと前記データ記憶回路に格納された
書込みデータとに基づいて書込み動作を再開すべく制御
を行なう制御回路とを具備したことを特徴とする電気的
消去可能なプログラマブル読出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211164A JPH0261896A (ja) | 1988-08-25 | 1988-08-25 | 電気的消去可能なプログラマブル読出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211164A JPH0261896A (ja) | 1988-08-25 | 1988-08-25 | 電気的消去可能なプログラマブル読出し専用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0261896A true JPH0261896A (ja) | 1990-03-01 |
Family
ID=16601461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211164A Pending JPH0261896A (ja) | 1988-08-25 | 1988-08-25 | 電気的消去可能なプログラマブル読出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0261896A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319281A (ja) * | 2001-04-19 | 2002-10-31 | Canon Inc | 磁気メモリ及びその駆動方法 |
| JP2014186787A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム |
-
1988
- 1988-08-25 JP JP63211164A patent/JPH0261896A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319281A (ja) * | 2001-04-19 | 2002-10-31 | Canon Inc | 磁気メモリ及びその駆動方法 |
| JP2014186787A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム |
| US9558837B2 (en) | 2013-03-25 | 2017-01-31 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0931289B1 (en) | Nonvolatile writeable memory with program suspend command | |
| KR100631770B1 (ko) | 플래시 메모리의 실시간 처리방법 | |
| KR100265266B1 (ko) | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| KR970066888A (ko) | 불 휘발성 메모리를 사용한 마이크로컴퓨터 | |
| TWI529717B (zh) | 於半導體裝置中位址分配與驗證之方法及裝置 | |
| JPH0261896A (ja) | 電気的消去可能なプログラマブル読出し専用メモリ | |
| JP3641066B2 (ja) | フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法 | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| JP7813639B2 (ja) | 半導体装置 | |
| US20050188148A1 (en) | Data access controlling method in flash memory and data access controlling program | |
| JP6877265B2 (ja) | 半導体装置、及びフラッシュメモリ制御方法 | |
| JP3593622B2 (ja) | 不揮発性メモリのデータ書き換え方法 | |
| JPWO2004092962A1 (ja) | 半導体装置、リセット制御システム及びメモリリセット方法 | |
| JPH07111092A (ja) | 不揮発性半導体記憶装置の制御方法 | |
| JP2000285092A (ja) | マイクロコンピュータ | |
| JPH1173784A (ja) | 半導体記憶装置及び該装置のデータ読出し方法 | |
| JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
| JPH0496156A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2000276883A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH08101794A (ja) | ファームウェアのプログラム書き換え方式 | |
| JP2002229853A (ja) | メモリ制御回路 | |
| JPS62266796A (ja) | 半導体不揮発性記憶装置の書き替え方法 | |
| JP2000276880A (ja) | 不揮発性メモリの書き込み回路 | |
| JPS637597A (ja) | メモリ回路 |