JPH026205B2 - - Google Patents

Info

Publication number
JPH026205B2
JPH026205B2 JP58172344A JP17234483A JPH026205B2 JP H026205 B2 JPH026205 B2 JP H026205B2 JP 58172344 A JP58172344 A JP 58172344A JP 17234483 A JP17234483 A JP 17234483A JP H026205 B2 JPH026205 B2 JP H026205B2
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
leakage current
ferroelectric
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58172344A
Other languages
English (en)
Other versions
JPS59115511A (ja
Inventor
Kento Hawaado Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59115511A publication Critical patent/JPS59115511A/ja
Publication of JPH026205B2 publication Critical patent/JPH026205B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
〔技術分野〕 本発明は、キヤパシタ構造体及びその製造方法
に係り、更に具体的には、１つの誘電体層がレー
ザ・アニーリングにより形成されている複合誘電
体層を有するキヤパシタ構造体及びその製造方法
に係る。 半導体製造技術に於て、集積回路の性能及び応
答を改善するためにキヤパシタを用いることに
益々多くの関心が持たれている。最近の集積回路
の構成は、高誘電率及び低漏洩電流を有するキヤ
パシタ構造体の製造を必要としている。同様に、
集積回路をパツケージングするための多層セラミ
ツク基板も、高誘電率及び低漏洩電流を有する減
結合キヤパシタ構造体の製造を必要としている。 〔従来技術〕 チタン酸塩及びジルコニウム酸塩は、結晶の形
で高誘電体特性を示す、複雑な有機化合物であ
る。それらが高誘電率を与えるので、強誘電体を
形成するチタン酸塩及びジルコニウム酸塩がキヤ
パシタの誘電体として従来用いられている。キヤ
パシタへの適用例に用いられている通常のチタン
酸塩には、CaTiO3、SrTiO3、BaTiO3、PbTiO3
等がある。キヤパシタへの適用例に用いられてい
る通常のジルコニウム酸塩には、チタン酸ジルコ
ニウム酸鉛（lead zirconate titanate−PZT）、
ランタン変性チタン酸ジルコニウム酸鉛（lead
zirconate lanthanum modified titanate−
PZLT）等がある。 単位面積当り最大のキヤパシタンスを得るため
には、チタン酸塩又はジルコニウム酸塩の結晶薄
膜を形成する必要がある。しかしながら、強誘電
体を形成するチタン酸塩又はジルコニウム酸塩
は、薄膜の形で付着されたとき、概して非晶質で
あり、低誘電率を示す。チタン酸塩又はジルコニ
ウム酸塩の結晶薄膜を形成するためには、該薄膜
は、例えばスパツタリングにより高温で付着され
ねばならず、又は低温で付着された後に高温でア
ニーリングされねばならない。 しかしながら、高温による付着又は付着後の高
温によるアニーリングは、望ましくない影響を与
える。例えば、それらの高温による方法は、薄膜
構造体中にPbの空隙、酸素の拡散、又は他の化
学量論的変化を生ぜしめ、それらは該薄膜の誘電
率に影響を与える。それらの変化は、製造の度毎
に異なり、誘電率に予測し得ない大きな変動が生
じる。更に、高温処理は集積回路チツプ上の他の
能動素子（例えば、トランジスタ）に有害な影響
を与え、チツプ全体の性能が低下する。 高温による付着又は付着後の高温によるアニー
リングを用いずにPbTiO3の強誘電体の薄膜を形
成する試みが、the Journal of Applied
Physics、第52巻、第８号、1981年８月、第5107
頁乃至第5111頁に於ける“Laser Annealing to
Produce Ferroelectric―Phase PbTiO3 Thin
Films”と題する文献に記載されており、低温で
高周波スパツタリングしそしてCO2レーザを用い
たレーザ・ビームの照射によりアニーリングする
ことによつて、PbTiO3の強誘電体の薄膜を形成
する方法が開示されている。 チタン酸塩又はジルコニウム酸塩の薄膜を集積
回路のキヤパシタのための誘電体として用いる場
合には、又漏洩電流の問題を生じる。更に具体的
に言えば、強誘電体のジルコニウム酸塩又はチタ
ン酸塩は、その結晶構造により、大きな直流漏洩
電流を有することが知られている。この大きな直
流漏洩電流は、殆んどのキヤパシタへの適用例に
於て、望ましくない値の誘電損失を生ぜしめる。 大きなキヤパシタンス及び小さな直流漏洩電流
を有する薄膜キヤパシタ構造体が、本出願人によ
る特願昭56−89765号明細書に記載されており、
窒化シリコン、酸化アルミニウム又は二酸化シリ
コンより成る第１誘電体層と、Ta2O5、HfO2、
PbTiO3、BaTiO3、CaTiO2及びSrTiO3の群から
選択された金属酸化物及びチタン酸塩より成る第
２誘電体層を含む、キヤパシタ構造体が記載され
ている。 〔発明の目的及び概要〕 本発明の目的は、高誘電率及び低漏洩電流を有
する、改良されたキヤパシタ構造体を提供するこ
とである。 本発明の他の目的は、他に好ましくない影響を
与えずに、形成することが出来、制御可能な再現
性のある特性を有するキヤパシタ構造体を提供す
ることである。 本発明の上記目的は、２つのキヤパシタ電極の
間の複合誘電体層より成るキヤパシタを集積回
路、セラミツク又は他の基板上に形成することに
よつて達成される。その複合誘電体層は、一方の
電極に隣接して設けられ、両電極間に流れる漏洩
電流を防ぐ第１誘電体層と、強誘電体を形成する
チタン酸塩又はジルコニウム酸塩の非晶質薄膜層
をレーザ・アニーリングにより強誘電体結晶にす
ることによつて形成された高誘電率の層より成る
第２誘電体層とを含む。 本発明のキヤパシタ構造体は、漏洩電流を防ぐ
第１誘電体層を有することにより低漏洩電流の値
を示し、強誘電体のチタン酸塩又はジルコニウム
酸塩の第２誘電体層を有することにより強誘電率
を示す。更に、第２誘電体層が強誘電体を形成す
るチタン酸塩又はジルコニウム酸塩の非晶質薄膜
をレーザ・アニーリングにより強誘電体結晶にす
ることによつて形成されるので、高温による付着
又は付着後の高温によるアニーリングの好ましく
ない影響が生じない。更に具体的に言えば、レー
ザ・パルスの強度及び幅が容易に制御されるの
で、チツプ毎に均一なキヤパシタ特性が得られ
る。又、レーザ・アニーリングは、Pbの空隙、
酸素の拡散又は他の化学量論的変化は生じない様
に、瞬間的加熱を生じる。 本発明のキヤパシタ構造体は、基板上に下部電
極を付着し、上記下部電極上に強誘電体を形成す
るチタン酸塩又はジルコニウム酸塩の非晶質薄膜
層を付着し、上記非晶質薄膜上に漏洩電流を防ぐ
誘電体層を付着し、上記非晶質薄膜層をレーザ・
アニーリングにより強誘電体結晶相にし、上記誘
電体層上に上部電極を付着する方法によつて形成
することが出来る。この方法を用いる場合には、
上記漏洩電流を防ぐ誘電体層は又、レーザ・エネ
ルギが上記非晶質薄膜層に良好に結合される様
に、上記非晶質薄膜層のための反射防止膜として
も働いてもよい。 〔実施例〕 第１図は、本発明に従つて形成されたキヤパシ
タ構造体１０を示している。キヤパシタ構造体１
０は、集積回路チツプ又は多層セラミツク構造体
の一部として示されているシリコン半導体基板又
はセラミツク基板１１上に形成される。基板１１
は、キヤパシタ構造体を該基板から分離するため
に、薄い（略500乃至5000Å）SiO2層を有しても
よい。 キヤパシタ構造体１０は、下部電極１３、複合
誘電体層１４、及び上部電極１５を含む。下部電
極１３は、以下に詳述する如く、２重の下部電極
構造体より成ることが好ましい。複合誘電体層１
４は、以下に詳述する如く、第１図の実施例に於
ては、２重の誘電体構造体より成る。上部電極１
５は、単一層として示されているが、多層構造体
を用いてもよい。最後に、上部電極１５上に
SiO2表面安定化層が形成される。 次に、本発明による集積回路のためのキヤパシ
タの形成方法について述べる。前述の如く、キヤ
パシタ構造体１０は、直接基板１１上に形成され
ても、又は該基板上に成長されたSiO2表面安定
化層１２上に形成されてもよい。次に、下部電極
１３が形成される。下部電極１３は、例えば直接
基板１１上に形成されたPtSi、TiN又はTi10W90
の合金、又はSiO2表面安定化層１２上に形成さ
れたTiN、TiW、Ti又はTaの如き、単一層であ
つてもよいが、本出願人による特願昭57−182216
号明細書に記載の２重の下部電極構造体より成る
ことが好ましい。更に具体的に言えば、下部電極
１３は、SiO2表面安定化層１２上にZr、Hf又は
Taの第１層（厚さ500乃至700Å）を電子ビーム
蒸着又はスパツタリングし、次に該第１層上に
Ptの第２層をスパツタリングすることにより形
成される。それから、上記２重の下部電極構造体
が、上記特許明細書に記載の如く、熱処理され
て、ZrPt3、HfPt3又はTaPt3の金属間化合物の
相にされる。 それから、複合誘電体層１４が下部電極１３上
に形成される。第１図に於て、複合誘電体層１４
は、高誘電率の層１７と、漏洩電流を防ぐ誘電体
層１８とより成る。 高誘電率の層１７は、例えばPbTiO3、
BaTiO3、CaTiO3、SrTiO3、PZT又はPZLTの
強誘電体を形成するチタン酸塩又はジルコニウム
酸塩の非晶質薄膜層（略200乃至8000Å）より成
る。BaTiO3の非晶質薄膜層は、高周波ダイオー
ド（2kw）装置に於て略80％の理論密度のプレス
されたターゲツト材料を有する直径約20cmのター
ゲツトを用いてスパツタリングすることにより形
成することができる。アルゴン（Ar）・プラズマ
中に於て750乃至1000ワツト及び10ミリトルの圧
力下でスパツタリングされたとき、毎分93乃至
110Åの付着速度が得られる。1.91乃至1.93の屈
折率及び略18の誘電率が得られる。匹敵する厚さ
のBaTiO3の薄膜層は、Ar―10％O2のプラズマ中
で形成される。PZT又はPZLTの薄膜層は、同様
な付着条件を用いて、直径約20cmのターゲツト
（80％の理論密度）から形成される。同一の電力
レベルの場合、毎分略200Åの付着速度が得られ
る。1.9乃至2.2の屈折率及び略45の誘電率が得ら
れる。他の強誘電体を形成するジルコニウム酸塩
及びチタン酸塩の非晶質薄膜層も同様にして形成
される。 次に、強誘電体を形成するチタン酸塩又はジル
コニウム酸塩の非晶質薄膜層１７がレーザ・アニ
ーリングされて、高誘電率の強誘電体結晶相にさ
れる。CW−Ar、Ｑスイツチングされたルビー、
Nd−YAG、CO2又は他のレーザが用いられる。
例えば、略65ワツトのピーク・パワーを有する10
ナノ秒のパルスの4200Åの色素レーザが、
BaTiO3の非晶質薄膜層をアニーリングするため
に用いられる。これらの条件の下で、レーザ・ア
ニーリングは、BaTiO3の誘電率を略18から500
以上に30倍増加させる。他のチタン酸塩又はジル
コニウム酸塩をレーザ・アニーリングした場合に
は、誘電率が10乃至50倍増加する。更に、低い照
射が用いられた場合には、層１７に化学量論的変
化が生じない。そのレーザは、層１７全体をアニ
ーリングするために用いられてもよく、又は、レ
ーザ・アニーリングされた及びレーザ・アニーリ
ングチタン酸塩又はジルコニウム酸塩の部分が交
互に形成される様に、細いレーザ・ビームが層１
７を走査してもよい。 層１７がレーザ・アニーリングされた後、該層
１７上に漏洩電流を誘電体層１８が付着される。
層１８は、Si3N4、Al2O3又はSiO2（略200乃至
2000Å）から成り、当業者に周知の方法で付着さ
れる。しかしながら、その様な付着方法は、高温
による処理の有害な影響がレーザ・アニーリング
された誘電体層１８に与えられない様に、例えば
低温による化学的気相付着（CVD）、プラズマ付
着、又は水で冷却されている基板上の高周波スパ
ツタリングの如き、低温（約350℃よりも低い温
度）付着方法でなければならない。 複合誘電体層１４が形成された後、Al、その
合金又は複数の金属層より成る上部電極１５が該
層１４上に付着される。上部電極１５上にSiO2
表面安定化層１６が形成される。最後に、上部電
極１５への接点が標準的フオトリソグラフイ方法
を用いて形成される。 第２図に於ては、逆の配列の複合誘電体層１４
が示されている。第１図の場合と異なり、初めに
漏洩を防ぐ誘電体層１９が付着され、それからレ
ーザ・アニーリングされた高誘電率の層１７が設
けられている。高誘電率の層１７の組成及び形成
方法は第１図の場合と同じである。漏洩電流を防
ぐ誘電体層１９の組成も、第１図の漏洩電流を防
ぐ誘電体層１８の場合と同じである。しかしなが
ら、漏洩電流を防ぐ誘電体層１９（第２図）は、
レーザ・アニーリングされた層１７が形成される
前に形成されるので、高温（略800℃）による
CVD、スパツタリング又は他の高温付着技術に
より形成することが出来る。これは、レーザ・ア
ニーリングされた層１７に好ましくない化学量論
的影響を与えない様に、漏洩電流を防ぐ層１８が
低温（約350℃よりも低い温度）技術により形成
されねばならなかつた第１図の場合と対照的であ
る。 次に、本発明による複合誘電体層を形成ための
１つの好ましい方法について述べる。再び第１図
に於て、強誘電体を形成するジルコニウム酸塩又
はチタン酸塩の非晶質薄膜層１７が形成される。
次に、層１７上に、漏洩電流を防ぐ誘電体層１８
が付着される。それから、層１８を経て層１７中
にレーザ・ビームを通すことにより、層１７がレ
ーザ・アニーリングされる。この方法を用いた場
合には、漏洩電流を防ぐ誘電体層１８は又、反射
を最小限にして層１７中へのレーザの吸収を増す
ために、反射防止膜としても働く。 反射防止膜は当技術分野に於周知である。例え
ば、Harold J.Hovelによる“Semiconductors
and Semimetals”の第11巻、第203頁乃至第207
頁は、太陽電池の設計に反射防止膜を用いること
を開示しており、或る所与の適用例に於ける最適
な反射防止膜の組成及び厚さを算出するための式
を導き出している。本発明に従つて、漏洩電流を
防ぐ誘電体層１８は又、強誘電体を形成するジル
コニウム酸塩又はチタン酸塩の非晶質薄膜層１７
のための反射防止膜としても働く。反射防止膜１
８の組成及び厚さは、層１７の組成及び用いられ
るレーザの関数である。反射防止膜１８の最適な
組成及び厚さは次の様にして算出される。 強誘電体を形成する層１７が厚さd1を有する単
一の非吸収性の層１８で被覆されていると仮定す
ると、レーザ波長λの全反射は次式により示され
る。 Ｒ＝r1 2＋r2 2＋2r1r2cos2θ／１＋r1 2r2 2＋2r1r2cos2
θ…(1) 上記式に於て、 r1＝n0−n1／n0＋n1、r2＝n1−n2／n1＋n2 …(2) であり、 n0＝空気の屈折率＝１ n1＝反射防止膜１８の屈折率 n2＝強誘電体を形成する層１７の屈折率、及び θ＝2πn1d1／λ である。 反射率（Ｒ）は、４分の１波長に於て最小値を
有し、その場合に於て、 n1d1＝λ／４ …(3) 及び Ｒ（λ／４）＝［n1 2−n0n2／n1 2＋n0n2］ …(4) n1 2＝n0n2の場合には、反射率は零に等しい。
従つて、n0＝１（空気）であるから、 n1＝√2 ……(5) の場合に於てＲ＝０である。従つて、反射防止膜
１８の厚さd1及び屈折率n1は、レーザの波長λ及
び層１７の屈折率n2が与えられれば、式(3)及び(5)
を用いて計算する事が出来る。この計算に於て
は、下部電極１３による影響が無視されており、
レーザ・エネルギが下部電極１３に全く達しない
場合にのみ、厳密に正しい。 下部電極による影響は、多層反射防止膜のため
の式を用いることにより、考慮に入れてもよい。
多層反射防止膜及びそのパラメータを算出するた
めの式については、K.L.Chopraによる“Thin
Film Phenomena”（1969年）の第773頁に記載
されている。多層反射防止膜の場合には、式(4)
は、 Ｒ（λ／４）＝［n1 2n3−n2 2n0／n1 2n3＋n2 2n0］……
(6) となり、この式は次の条件に基づいており、 n1d1＝n2d2＝λ／４、３／4λ ……(7) 上記式に於て、n1、d1、n2及びd2は各々反射防
止膜１８強誘電体を形成する層１７の屈折率及び
厚さであり、n3及びd3は下部電極１３の屈折率及
び厚さである。Ｒ＝０のための条件は、 n2／n1＝√3 ……(8) である。従つて、吸収性の下部電極１３上に強誘
電体を形成する層１７が付着されている場合に単
一層の反射防止膜１８を選択するために、式(7)及
び(8)を用いることが出来る。 第１近似として、レーザ・アニーリングされる
べき、種々の強誘電体を形成する層のための最適
な反射防止膜及びその厚さを算出するために、式
(5)が用いられる。例えば、BaTiO3（ｎ＝2.0）が
用いられる場合には、反射防止膜１８のための好
ましい屈折率（n1）は1.414であるが、PZLT又は
PZT（ｎ＝1.8）が用いられる場合には、反射防止
膜１８のための好ましい屈折率（n1）は1.34であ
る。次に示す表１は、用いることの出来る反射防
止膜材料及びそれらの屈折率の値（ｎ）のリスト
であり、誘電率（ε）の値も示している。それら
の誘電体材料は、P.J.Harrop及びD.S.Cambellに
よる“Thin Solid Films”、第２巻、第273頁
（1968年）に示されている如く、キヤパシタへの
適用例のための適当な低漏洩電流の誘電体である
ことが知られている。
【表】
【表】 上記表１は、BaTiO3、PZT及びPZLTのため
の最良の反射防止膜がSiO2（ｎ＝1.44）であるこ
とを示している。しかしながら、上記表１に示さ
れている他の材料を用いることも出来、それらの
最適ではない屈折率はそれらの大きな誘電率又は
他の望ましい特性によつて相当に補償される。特
に、Si3N4（スパツタリング、低温CVD、又はプ
ラズマ付着された）は、最適ではない屈折率を有
しているが、SiO2の場合よりも低い漏洩電流、
高い誘電率及び高い破壊電圧を有しているため
に、優れた反射防止膜であることが解つた。
Si3N4はPZT又はPZLTには良好に付着せず、従
つてそれらの材料のための好ましい反射防止膜
は、PZT又はPZLT上の薄いSiO2層と、該SiO2
層上のSi3N4層とより成る複合反射防止膜であ
る。Si3N4はBaTiO3に付着するので、間にSiO2
層を設ける必要はない。 反射防止膜１８の厚さd1は、式(3)を用いて、
種々のレーザ波長λについて算出することが出来
る。次に示す表２は、幾つかのレーザ材料、それ
らの波長、そしてBaTiO3のための反射防止膜と
して用いられた場合のＲ＝０に於けるSiO2及び
Si3N4の厚さ（d1）を示している。
【表】 以上の記載に於ては、反射防止膜としても働
く、漏洩電流を防ぐ誘電体層１８（第１図）につ
いて述べたが、それらの機能が２つの別個の層に
よつて達成されてもよい。更に具体的に言えば、
第３図に於て、下部電極１３上に、漏洩電流を防
ぐ誘電体層２１が付着される。該誘電体層２１上
に、強誘電体を形成するジルコニウム酸塩又はチ
タン酸塩の非晶質薄膜層１７が付着される。層１
７上に反射防止膜２０が付着され、該層１７が反
射防止膜２０を経てレーザ・アニーリングされ
る。反射防止膜２０は、キヤパシタ構造体の一部
として残されてもよく、又は上部電極１５を付着
する前に除去されてもよい。反射防止膜２０が除
去される場合には、それは表１に示されている誘
電体の１つである必要がなく、半導体（例えば、
非晶質又は多結晶のSi又はGe）又は低反射率の
金属であつてもよい。 漏洩電流を防ぐ誘電体層と反射防止膜とが別個
に設けられる場合（第３図）には、反射防止膜の
パラメータは式(7)及び(8)を用いて算出される。従
つて、例えば、漏洩電流を防ぐSi3N4層２１上に
BaTiO3層１７が付着された場合には、SiO2の屈
折率（表２）であるn1＝1.414が得られる。
【図面の簡単な説明】
第１図乃至第３図は本発明によるキヤパシタ構
造体を示す縦断面図である。 １０……キヤパシタ構造体、１１……シリコン
半導体又はセラミツクの基板、１２，１６……
SiO2表面安定化層、１３……下部電極、１４…
…複合誘電体層、１５……上部電極、１７……高
誘電率の層（強誘電体を形成するチタン酸塩又は
ジルコニウム酸塩の非晶質薄膜層）、１８……漏
洩電流を防ぐ誘電体層（反射防止膜としても働
く）、１９，２１……漏洩電流を防ぐ誘電体層
（反射防止膜として働かない）、２０……反射防止
膜。

Claims (1)

  1. 【特許請求の範囲】 １ ２つの電極の間に下記イ及びロより成る複合
    誘電体層を有するキヤパシタ構造体。 (イ) 漏洩電流を防ぐ第１誘電体層。 (ロ) アニーリングにより強誘電性の結晶にされ
    た、チタン酸塩及びジルコニウム酸塩からなる
    群から選択された薄膜層。 ２ 下記工程を含むキヤパシタ構造体の製造方
    法。 (イ) 第１の電極上にチタン酸塩及びジルコニウム
    酸塩からなる群から選択された非晶質の薄膜層
    及び漏洩電流を防ぐ誘電体層をこの順にもしく
    は逆の順に設ける工程。 (ロ) 上記非晶質の薄膜層を強誘電性の結晶になる
    様にレーザ・アニーリングする工程。 (ハ) 上記(イ)の工程によつて形成された構造体上に
    第２の電極を設ける工程。
JP58172344A 1982-12-17 1983-09-20 キヤパシタ構造体及びその製造方法 Granted JPS59115511A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US450629 1982-12-17
US06/450,629 US4437139A (en) 1982-12-17 1982-12-17 Laser annealed dielectric for dual dielectric capacitor

Publications (2)

Publication Number Publication Date
JPS59115511A JPS59115511A (ja) 1984-07-04
JPH026205B2 true JPH026205B2 (ja) 1990-02-08

Family

ID=23788871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58172344A Granted JPS59115511A (ja) 1982-12-17 1983-09-20 キヤパシタ構造体及びその製造方法

Country Status (4)

Country Link
US (1) US4437139A (ja)
EP (1) EP0114228B1 (ja)
JP (1) JPS59115511A (ja)
DE (1) DE3381156D1 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
EP0464866A3 (en) * 1984-02-21 1992-07-15 Mosaic Systems, Inc. Wafer and method of making same
DE3442790A1 (de) * 1984-11-23 1986-06-05 Dieter Prof. Dr. Linz Bäuerle Verfahren zur herstellung von duennschichtkondensatoren
JPS62222512A (ja) * 1986-03-20 1987-09-30 キヤノン株式会社 誘電体材料
JPH0770431B2 (ja) * 1987-04-22 1995-07-31 松下電器産業株式会社 薄膜コンデンサの製造方法
JPH07120609B2 (ja) * 1987-04-22 1995-12-20 松下電器産業株式会社 薄膜コンデンサの製造方法
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
DE68906219T2 (de) * 1988-08-25 1993-08-05 Matsushita Electric Ind Co Ltd Duennfilmkapazitaet und verfahren zur herstellung einer integrierten hybridmikrowellenschaltung.
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
US5064684A (en) * 1989-08-02 1991-11-12 Eastman Kodak Company Waveguides, interferometers, and methods of their formation
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JP3092140B2 (ja) * 1990-06-01 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
US5273927A (en) * 1990-12-03 1993-12-28 Micron Technology, Inc. Method of making a ferroelectric capacitor and forming local interconnect
EP0490288A3 (en) * 1990-12-11 1992-09-02 Ramtron Corporation Process for fabricating pzt capacitors as integrated circuit memory elements and a capacitor storage element
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
US5310990A (en) * 1991-06-03 1994-05-10 The United Stated Of America As Represented By The Secretary Of The Navy Method of laser processing ferroelectric materials
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
US5218512A (en) * 1991-08-16 1993-06-08 Rohm Co., Ltd. Ferroelectric device
JPH0582801A (ja) * 1991-09-20 1993-04-02 Rohm Co Ltd 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
JPH05182857A (ja) * 1991-12-27 1993-07-23 Rohm Co Ltd 薄膜コンデンサ
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
JP2877618B2 (ja) * 1992-07-06 1999-03-31 シャープ株式会社 強誘電体膜の形成方法
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5390072A (en) * 1992-09-17 1995-02-14 Research Foundation Of State University Of New York Thin film capacitors
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US5471364A (en) 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5338999A (en) * 1993-05-05 1994-08-16 Motorola, Inc. Piezoelectric lead zirconium titanate device and method for forming same
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
KR100360468B1 (ko) * 1995-03-20 2003-01-24 삼성전자 주식회사 강유전성박막제조방법및이를적용한캐패시터및그제조방법
KR100416733B1 (ko) * 1995-03-20 2004-07-05 삼성전자주식회사 강유전성캐패시터
US5590017A (en) * 1995-04-03 1996-12-31 Aluminum Company Of America Alumina multilayer wiring substrate provided with high dielectric material layer
KR100215861B1 (ko) * 1996-03-13 1999-08-16 구본준 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법
JP3067641B2 (ja) * 1996-05-31 2000-07-17 日本電気株式会社 誘電体膜の製造方法
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
KR19980031893A (ko) * 1996-10-31 1998-07-25 김광호 계면 공학을 이용한 강유전체 캐패시터 및 그 제조 방법
US5742471A (en) * 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5983472A (en) * 1997-11-12 1999-11-16 Pacesetter, Inc. Capacitor for an implantable cardiac defibrillator
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6441419B1 (en) 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US6417535B1 (en) 1998-12-23 2002-07-09 Lsi Logic Corporation Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6361837B2 (en) 1999-01-15 2002-03-26 Advanced Micro Devices, Inc. Method and system for modifying and densifying a porous film
GB2347788A (en) * 1999-03-06 2000-09-13 Secr Defence Forming devices such as ferroelectric infra-red sensors by annealing
US6640403B2 (en) * 1999-03-22 2003-11-04 Vanguard International Semiconductor Corporation Method for forming a dielectric-constant-enchanced capacitor
US6504202B1 (en) 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP4445091B2 (ja) * 2000-04-07 2010-04-07 康夫 垂井 強誘電体記憶素子
US6342734B1 (en) 2000-04-27 2002-01-29 Lsi Logic Corporation Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
JP2002170938A (ja) 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
US6341056B1 (en) * 2000-05-17 2002-01-22 Lsi Logic Corporation Capacitor with multiple-component dielectric and method of fabricating same
US6566186B1 (en) 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
JP4513172B2 (ja) * 2000-05-26 2010-07-28 宇部興産株式会社 Ｐｚｔ系結晶膜素子およびその製造方法
US6849909B1 (en) * 2000-09-28 2005-02-01 Intel Corporation Method and apparatus for weak inversion mode MOS decoupling capacitor
JP4014819B2 (ja) * 2001-05-14 2007-11-28 Ｎｅｃトーキン株式会社 チップ型コンデンサおよびその製造方法
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US7060557B1 (en) * 2002-07-05 2006-06-13 Newport Fab, Llc, Inc. Fabrication of high-density capacitors for mixed signal/RF circuits
US6955997B1 (en) * 2003-05-16 2005-10-18 Advanced Micro Devices, Inc. Laser thermal annealing method for forming semiconductor low-k dielectric layer
FR2859820B1 (fr) * 2003-09-17 2006-06-09 Commissariat Energie Atomique Structure multi-zones apte a subir un recuit par irradiation lumineuse et procede de mise en oeuvre de ladite structure
US20060270166A1 (en) * 2005-05-31 2006-11-30 Liang-Gi Yao Laser spike annealing for gate dielectric materials
US20080107885A1 (en) * 2006-07-12 2008-05-08 Alpay S P High-capacity, low-leakage multilayer dielectric stacks
JP2007251210A (ja) * 2007-06-20 2007-09-27 Texas Instr Inc <Ti> キャパシタ及びその製造方法
US20120113561A1 (en) * 2010-11-04 2012-05-10 National Chiao Tung University Capacitor device and method for forming the same
KR102926515B1 (ko) * 2020-10-29 2026-02-10 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法
US12295151B2 (en) 2021-03-09 2025-05-06 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US20240381662A1 (en) * 2023-05-12 2024-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device comprising a chimney seed structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3085052A (en) 1960-09-09 1963-04-09 Lockheed Aircraft Corp Method for making film capacitors
US3201667A (en) 1960-12-20 1965-08-17 Texas Instruments Inc Titanium dioxide capacitor and method for making same
US3257305A (en) 1961-08-14 1966-06-21 Texas Instruments Inc Method of manufacturing a capacitor by reactive sputtering of tantalum oxide onto a silicon substrate
US3305394A (en) 1964-06-30 1967-02-21 Ibm Method of making a capacitor with a multilayered ferroelectric dielectric
US3420719A (en) 1965-05-27 1969-01-07 Ibm Method of making semiconductors by laser induced diffusion
US3568014A (en) 1969-06-09 1971-03-02 Fritz L Schuermeyer Graded insulator thin film capacitor and method of making
JPS4870855A (ja) 1971-12-29 1973-09-26
US3969197A (en) 1974-02-08 1976-07-13 Texas Instruments Incorporated Method for fabricating a thin film capacitor
US4151008A (en) 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
US4181538A (en) 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4267014A (en) 1980-02-29 1981-05-12 The United States Of America As Represented By The Secretary Of The Navy Semiconductor encapsulant for annealing ion-implanted GaAs
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit

Also Published As

Publication number Publication date
DE3381156D1 (de) 1990-03-01
JPS59115511A (ja) 1984-07-04
US4437139A (en) 1984-03-13
EP0114228A3 (en) 1987-03-25
EP0114228B1 (en) 1990-01-24
EP0114228A2 (en) 1984-08-01

Similar Documents

Publication Publication Date Title
JPH026205B2 (ja)
US5978207A (en) Thin film capacitor
EP0905723B1 (en) Amorphous dielectric materials and capacitors employing the same
US5587870A (en) Nanocrystalline layer thin film capacitors
US6075691A (en) Thin film capacitors and process for making them
US6743292B2 (en) Oriented conductive oxide electrodes on SiO2/Si and glass
US5973911A (en) Ferroelectric thin-film capacitor
JPS6349907B2 (ja)
US5390072A (en) Thin film capacitors
US6255122B1 (en) Amorphous dielectric capacitors on silicon
US5853500A (en) Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
US6340621B1 (en) Thin film capacitor and method of manufacture
US5397446A (en) Method of forming a ferroelectric film
JPH10189881A (ja) 高温電極バリアを備えるキャパシタおよびその製造方法
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
Lin et al. The temperature dependence of the conduction current in Ba 0.5 Sr 0.5 TiO 3 thin-film capacitors for memory device applications
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
US20120113561A1 (en) Capacitor device and method for forming the same
KR20070089638A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
Chang et al. Single and multilayer ferroelectric PbZrxTi1− xO3 (PZT) on BaTiO3
KR102276021B1 (ko) 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법
Jia et al. Microstructure properties of Ba0. 5Sr0. 5TiO3 thin films on Si with conductive SrRuO3 bottom electrodes
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법