JPH0262078A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0262078A JPH0262078A JP63213316A JP21331688A JPH0262078A JP H0262078 A JPH0262078 A JP H0262078A JP 63213316 A JP63213316 A JP 63213316A JP 21331688 A JP21331688 A JP 21331688A JP H0262078 A JPH0262078 A JP H0262078A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- gate electrode
- insulating film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
薄膜トランジスタに係り、特に背面露光法を用いた自己
整合型薄膜トランジスタの構造に関し、背面露光に要す
る時間を最短時間に短縮できるとともに、動作時のオフ
電流を小さくし得るＴＦＴ構造を提供することを目的と
し、 透光性の絶縁性基板」二に、非透光性のゲーｉ・電極、
ゲート絶縁膜、半導体層が積層されてなり、且つ、該動
作半導体層上に前記ゲート電極をマスクとする位置整合
法により形成されたソース・ドレイン電極を具（Ｉｉｆ
ｆする薄膜トランジスタ構成において、前記ゲート絶縁
膜が屈折率が異なる２種板りの絶縁材料膜の積層膜から
なり、且つ、各絶縁材料膜それぞれの膜厚と屈折率との
積が、前記位置整合法に使用するレジスト膜を露光する
光の半波長の整数倍に略等しく選ばれてなる構成とする
。
整合型薄膜トランジスタの構造に関し、背面露光に要す
る時間を最短時間に短縮できるとともに、動作時のオフ
電流を小さくし得るＴＦＴ構造を提供することを目的と
し、 透光性の絶縁性基板」二に、非透光性のゲーｉ・電極、
ゲート絶縁膜、半導体層が積層されてなり、且つ、該動
作半導体層上に前記ゲート電極をマスクとする位置整合
法により形成されたソース・ドレイン電極を具（Ｉｉｆ
ｆする薄膜トランジスタ構成において、前記ゲート絶縁
膜が屈折率が異なる２種板りの絶縁材料膜の積層膜から
なり、且つ、各絶縁材料膜それぞれの膜厚と屈折率との
積が、前記位置整合法に使用するレジスト膜を露光する
光の半波長の整数倍に略等しく選ばれてなる構成とする
。
本発明は、液晶駆動用の薄膜トランジスタ（ＴＦＴ）に
係り、特に背面露光法を用いた自己整合型薄膜トランジ
スタを製造する際に、背面露光時間を最短にすることを
可能ならしめる構造に関する。
係り、特に背面露光法を用いた自己整合型薄膜トランジ
スタを製造する際に、背面露光時間を最短にすることを
可能ならしめる構造に関する。
ＴＰＴはガラス基板−ヒに大面積にわたって形成できる
ため、大型液晶表示装置のスイッチング素子として開発
が進められている。ＴＰＴが液晶を動作させるためには
、オン抵抗とオフ抵抗で十分な○Ｎ１０ Ｆ Ｆ比を得
ることが必要であるが、ａ−Ｓｉは光照射によって低抵
抗化するため、光照射時でも十分高いオフ抵抗を持つこ
とが必要である。
ため、大型液晶表示装置のスイッチング素子として開発
が進められている。ＴＰＴが液晶を動作させるためには
、オン抵抗とオフ抵抗で十分な○Ｎ１０ Ｆ Ｆ比を得
ることが必要であるが、ａ−Ｓｉは光照射によって低抵
抗化するため、光照射時でも十分高いオフ抵抗を持つこ
とが必要である。
一部記ＴＦＴのゲート電極とソース、ドレイン電極の重
なりは、寄生容量およびリーク電流を生じる原因となる
。これらをできるでけ小さくするため、ゲート電極端部
とソース、ドレイン電極端部との重なりをできるだけ小
さくせねばならない。
なりは、寄生容量およびリーク電流を生じる原因となる
。これらをできるでけ小さくするため、ゲート電極端部
とソース、ドレイン電極端部との重なりをできるだけ小
さくせねばならない。
そこで、かねてよりＴＰＴの製造に際しては、背面露光
法を用いてゲート電極とソース電極、ドレイン電極を自
己整合法により形成し、電極端部同士の重なりをなくし
ている。
法を用いてゲート電極とソース電極、ドレイン電極を自
己整合法により形成し、電極端部同士の重なりをなくし
ている。
上記自己整合法により作製した従来の逆スタガード型Ｔ
ＰＴの構造は、第５図に見られる如く、ガラス基板Ｉ上
に形成されたＴｉ膜のような非透光性導電材料膜２から
なるゲート電極Ｇ上に、５ｉＮ（窒化シリコン）膜のよ
うなゲート絶縁膜３゜ａ−３ｉ（アモルファス・シリコ
ン）７１２いハ多結晶Ｓｉ層のような動作半導体層４を
積層し、そのににソース電極Ｓおよびドレイン電極りが
ゲート電極２に位置整合して形成されている。
ＰＴの構造は、第５図に見られる如く、ガラス基板Ｉ上
に形成されたＴｉ膜のような非透光性導電材料膜２から
なるゲート電極Ｇ上に、５ｉＮ（窒化シリコン）膜のよ
うなゲート絶縁膜３゜ａ−３ｉ（アモルファス・シリコ
ン）７１２いハ多結晶Ｓｉ層のような動作半導体層４を
積層し、そのににソース電極Ｓおよびドレイン電極りが
ゲート電極２に位置整合して形成されている。
対向ガラス基板ビには、ガラス基板Ｉに対向する面上に
フィルタＦと、ＴＰＴの形成部にはブラックマトリクス
Ｂが設けられ、ガラス基板１と対向ガラス基板ビとの間
に液晶１、が封入されている。
フィルタＦと、ＴＰＴの形成部にはブラックマトリクス
Ｂが設けられ、ガラス基板１と対向ガラス基板ビとの間
に液晶１、が封入されている。
かかる構成の液晶表示装置を作製する過程で、ＴＰＴの
ソース電極Ｓおよびドレイン電極りの形成には、前述し
たようにゲート電極Ｇをマスクとして、動作半導体層４
上に形成したレジスト膜（図示せず）を、ガラス基板１
の背面から紫外光９を照射して露光する、いわゆる自己
整合法を用いて行う。
ソース電極Ｓおよびドレイン電極りの形成には、前述し
たようにゲート電極Ｇをマスクとして、動作半導体層４
上に形成したレジスト膜（図示せず）を、ガラス基板１
の背面から紫外光９を照射して露光する、いわゆる自己
整合法を用いて行う。
この背面露光において、上記紫外光９がレジスト膜に到
達するまでには、ゲート絶縁膜３．及び動作半導体層４
を透過して行かねばならない。
達するまでには、ゲート絶縁膜３．及び動作半導体層４
を透過して行かねばならない。
上記紫外光９はその進行途中で通過するゲート絶縁ＩＩ
り３内で多重反射を起こすため、ゲート絶縁膜３を透過
した時の位相は一般に一定とはならない。そのため、こ
れら位相の異なる光が干渉し合って、レジスト膜に入射
する透過光の強度は、著しく減衰する。更に、上記動作
半導体層４のａ −３ｉ層や多結晶Ｓｉ層は、紫外光９
に対して大きな吸収係数を持ち、水銀灯から出た紫外光
はこれらの膜を透過する際にかなり減衰する。これらの
原因により、背面露光には長時間を要していた。
り３内で多重反射を起こすため、ゲート絶縁膜３を透過
した時の位相は一般に一定とはならない。そのため、こ
れら位相の異なる光が干渉し合って、レジスト膜に入射
する透過光の強度は、著しく減衰する。更に、上記動作
半導体層４のａ −３ｉ層や多結晶Ｓｉ層は、紫外光９
に対して大きな吸収係数を持ち、水銀灯から出た紫外光
はこれらの膜を透過する際にかなり減衰する。これらの
原因により、背面露光には長時間を要していた。
更に完成したＴＰＴの動作時に、動作半導体層４ヘゲー
ト電極Ｇおよび対向ガラス基板１′側のブラックマトリ
クスＢを通して光が入射する。この入射光は、前音が表
示用のバックライトであり、後者は室内光である。ゲー
ト電極２を通してのもれ光は、ゲート電極Ｇの膜厚を厚
くすれば小さくなるが、ゲート電極Ｇの膜厚を厚くする
とＴＰＴの耐圧が低下するため、１０００Å以下にする
ことが必要である。このためゲート電極Ｇを通過した動
作半導体層４への入射光は無視できず、オフ電流を増大
させる原因となる。
ト電極Ｇおよび対向ガラス基板１′側のブラックマトリ
クスＢを通して光が入射する。この入射光は、前音が表
示用のバックライトであり、後者は室内光である。ゲー
ト電極２を通してのもれ光は、ゲート電極Ｇの膜厚を厚
くすれば小さくなるが、ゲート電極Ｇの膜厚を厚くする
とＴＰＴの耐圧が低下するため、１０００Å以下にする
ことが必要である。このためゲート電極Ｇを通過した動
作半導体層４への入射光は無視できず、オフ電流を増大
させる原因となる。
〔発明が解決しようとする課題］
このような理由により、従来は背面露光に長い露光時間
を必要とし、更にＴＰＴの動作時に動作半導体層に入射
する光の影響でオフ電流が増大するという問題を有して
いた。
を必要とし、更にＴＰＴの動作時に動作半導体層に入射
する光の影響でオフ電流が増大するという問題を有して
いた。
本発明は、背面露光に要する時間を最短時間に短縮でき
るとともに、動作時のオフ電流を小さくし得るＴＰＴ構
造を提供することを目的とする。
るとともに、動作時のオフ電流を小さくし得るＴＰＴ構
造を提供することを目的とする。
〔課題を解決するための手段）
本発明は第１図に示すように、ゲート電極Ｇを被覆する
ゲート絶縁膜３を、屈折率の異なる２種以上（図には２
種とした例を示す）の絶縁材からなる絶縁膜３−ｉをそ
れぞれ少なくとも一層づつ積層しく図には、絶縁膜３−
１を３層と絶縁膜３−２を２層とを、交互に積層した例
を示す）、且つ、露光用の光の波長をλとした時、上記
各絶縁膜３−ｉの膜厚ｄ、と屈折率ｎｉに対して、次の
関係を満たすよう構成する。
ゲート絶縁膜３を、屈折率の異なる２種以上（図には２
種とした例を示す）の絶縁材からなる絶縁膜３−ｉをそ
れぞれ少なくとも一層づつ積層しく図には、絶縁膜３−
１を３層と絶縁膜３−２を２層とを、交互に積層した例
を示す）、且つ、露光用の光の波長をλとした時、上記
各絶縁膜３−ｉの膜厚ｄ、と屈折率ｎｉに対して、次の
関係を満たすよう構成する。
２ｄ、＝ｍλ／ｎｔ （ｍは正の整数） ■即ち、
ゲート絶縁膜３を、膜厚ｄ、とその屈折率ｎ、の積が、
露光用の光の半波長λ／２の整数倍に略等しくなるよう
に選択した絶縁膜３−４を積層した構成とする。図には
、２種類の絶縁材からなる５層の絶縁膜３−１ａ、 ３
４ｂ、 ３−１ｃ、 ３−２ａ、 ３−２ｂを、同種絶
縁材が重ならないよう積層した例を示す。ここで、絶縁
膜３−ｉのｉは１．２．・・・で絶縁材の種類を示し、
３−１ａ、 ３−１ｂ、 ３−１ｃのａ。
ゲート絶縁膜３を、膜厚ｄ、とその屈折率ｎ、の積が、
露光用の光の半波長λ／２の整数倍に略等しくなるよう
に選択した絶縁膜３−４を積層した構成とする。図には
、２種類の絶縁材からなる５層の絶縁膜３−１ａ、 ３
４ｂ、 ３−１ｃ、 ３−２ａ、 ３−２ｂを、同種絶
縁材が重ならないよう積層した例を示す。ここで、絶縁
膜３−ｉのｉは１．２．・・・で絶縁材の種類を示し、
３−１ａ、 ３−１ｂ、 ３−１ｃのａ。
ｂ、ｃは同種の絶縁材からなる絶縁膜が複数面存在する
場合に、膜を区別するために付した符号である。
場合に、膜を区別するために付した符号である。
上述の関係を水銀灯波長λに対して成立つように構成す
れば、波長λの露光用の光は共鳴するので、背面露光は
効果的に行うことが可能であり、他の波長の光は減衰す
るため、ＴＦＴの光電流を制御できる。
れば、波長λの露光用の光は共鳴するので、背面露光は
効果的に行うことが可能であり、他の波長の光は減衰す
るため、ＴＦＴの光電流を制御できる。
吸収係数の小さい材料は、膜中で多重反射を起こすため
、透過光強度は干渉によって支配される。
、透過光強度は干渉によって支配される。
そこで膜厚ｄ８を−Ｆ述のようにｍλ／ ｎ（を満足す
るように選べば、波長が上記λの光は、各絶縁膜３−１
中における実効波長（λ／ｎ、）が、各絶縁膜３−ｉ中
の光路差２ｄ、の整数倍に等しくなり、透過光の位相が
揃うので干渉は起こらず、その強度は最大となる。一方
波長が上記λ以外の光は干渉しあうので減衰する。その
ため、第２図（ｂ）に示すような強度分布の光を入射さ
せても、ゲート絶縁膜３を透過する光、即ち、レジスト
１１々に入射する光は第２図（Ｃ）のように、上記λな
る波長に強いピークを有し、他の波長の光は大幅に減衰
した強度分布となる。
るように選べば、波長が上記λの光は、各絶縁膜３−１
中における実効波長（λ／ｎ、）が、各絶縁膜３−ｉ中
の光路差２ｄ、の整数倍に等しくなり、透過光の位相が
揃うので干渉は起こらず、その強度は最大となる。一方
波長が上記λ以外の光は干渉しあうので減衰する。その
ため、第２図（ｂ）に示すような強度分布の光を入射さ
せても、ゲート絶縁膜３を透過する光、即ち、レジスト
１１々に入射する光は第２図（Ｃ）のように、上記λな
る波長に強いピークを有し、他の波長の光は大幅に減衰
した強度分布となる。
従って本発明によれば背面露光時の露光時間を最短時間
に短縮できる。
に短縮できる。
なお、動作半導体層４であるａ ５ｉｒｆＪの厚さを
薄くすることが出来れば、露光時間をより短くできるが
、この厚さは素子特性等の他の要因により規制されるの
で、任意に選ぶことはできない。
薄くすることが出来れば、露光時間をより短くできるが
、この厚さは素子特性等の他の要因により規制されるの
で、任意に選ぶことはできない。
）Ｆた、ゲーｉ・絶縁膜３の厚さも、絶縁耐圧等の要因
によって規制され、これも任意に選ぶことはできない。
によって規制され、これも任意に選ぶことはできない。
そこで、このデー１−絶縁膜３を）１ ｉ＃ｃしたよう
に構成することによって、ゲート絶縁膜３の１１り厚を
必要な厚さとするとともに、露光光の無駄な減衰を避け
ることが可能となり、これによって透過光８の強度は最
大となり、背面露光時間が最短となる。
に構成することによって、ゲート絶縁膜３の１１り厚を
必要な厚さとするとともに、露光光の無駄な減衰を避け
ることが可能となり、これによって透過光８の強度は最
大となり、背面露光時間が最短となる。
更に、本発明の構成とすれば、完成したＴＰＴの動作時
に、ゲート電極を透過した光は水銀灯の光の波長と異な
るため減衰が大きく、ａ Ｓｉ層への入ｎ＝１が抑制
されるため、ＴＰＴのオフ電流を十分小さくできる。
に、ゲート電極を透過した光は水銀灯の光の波長と異な
るため減衰が大きく、ａ Ｓｉ層への入ｎ＝１が抑制
されるため、ＴＰＴのオフ電流を十分小さくできる。
以下本発明の一実施例を図面により説明する。
本実施例は第３図（ａ）、 （ｂ）に示す如く、ゲート
絶縁膜３を３層のＳｉＮ膜３−１ａ、 ３−１ｂ、 ３
−１ｃと、２層のＴａｚＯｓ膜３−２ａ、 ３−２ｂを
積層した構成とし、且つ、良好なＴＰＴ特性を得るため
、動作半導体層としてのａ−３ｉｊｉ４との界面はＳｉ
Ｎ膜３−１０とした。
絶縁膜３を３層のＳｉＮ膜３−１ａ、 ３−１ｂ、 ３
−１ｃと、２層のＴａｚＯｓ膜３−２ａ、 ３−２ｂを
積層した構成とし、且つ、良好なＴＰＴ特性を得るため
、動作半導体層としてのａ−３ｉｊｉ４との界面はＳｉ
Ｎ膜３−１０とした。
ＳｉＮ及びＴａ、Ｏ９の屈折率ｎｌ、ｎｚはそれぞれ、
ｎ１ζ２．０＋ ｎ２ζ４．２
であり、ａ−３ｉを通過する水銀灯の光のうち、有効な
波長は４３５ｎｍであるから、前述の０式％式％ かかる構成のＴＰＴを作製するための製造工程は、まず
第３図（ａ）に示すように、ゲート電極Ｇを形成したガ
ラス基板１上に、３層のＳｉＮ膜３−１ａ、 ３−１ｂ
、 ３−１ｃと、２層のＴａ、Ｏ，膜３−２ａ、 ３−
２ｂを交互に積層した後、レジストを塗布し、このレジ
スト膜５にガラス基板１背面から紫外光９を照射して、
ゲート電極Ｇをマスクとする背面露光を行う。
波長は４３５ｎｍであるから、前述の０式％式％ かかる構成のＴＰＴを作製するための製造工程は、まず
第３図（ａ）に示すように、ゲート電極Ｇを形成したガ
ラス基板１上に、３層のＳｉＮ膜３−１ａ、 ３−１ｂ
、 ３−１ｃと、２層のＴａ、Ｏ，膜３−２ａ、 ３−
２ｂを交互に積層した後、レジストを塗布し、このレジ
スト膜５にガラス基板１背面から紫外光９を照射して、
ゲート電極Ｇをマスクとする背面露光を行う。
ゲート絶縁膜３は上述のように構成しているので、上記
λ＝４３５１ｍの紫外光９は共鳴し、この光によってゲ
ート電極」二部以外のレジストは短い時間で効果的に露
光される。従って、現像後は（ｂ）に見られるように、
ゲート電極Ｇの上層部にレジスト膜６が形成される。
λ＝４３５１ｍの紫外光９は共鳴し、この光によってゲ
ート電極」二部以外のレジストは短い時間で効果的に露
光される。従って、現像後は（ｂ）に見られるように、
ゲート電極Ｇの上層部にレジスト膜６が形成される。
そこで引き続いてＡ２膜（図示せず）を真空蒸着し、リ
フトオフを行えば、前記第１図に示す自己整合したＴＰ
Ｔが完成する。
フトオフを行えば、前記第１図に示す自己整合したＴＰ
Ｔが完成する。
このようにして形成した本実施例の、ＴＰＴのゲート電
圧■。に対するドレイン電流■。特性を第４図に示す。
圧■。に対するドレイン電流■。特性を第４図に示す。
同図はゲート電極Ｇ側から２０００ｆｆｉｘの光を照射
した時の特性であって、Ａは本実施例のＴＰＴ、Ｂは従
来のＴＰＴの特性である。同図より明らかな如く、本実
施例では従来のＴＦＴより１桁光電流を抑制でき、実用
上十分に高いオフ抵抗を得ることができた。
した時の特性であって、Ａは本実施例のＴＰＴ、Ｂは従
来のＴＰＴの特性である。同図より明らかな如く、本実
施例では従来のＴＦＴより１桁光電流を抑制でき、実用
上十分に高いオフ抵抗を得ることができた。
これは、ゲート電極Ｇを透過した光は、デーｌ−絶縁膜
３を構成する各絶縁膜３−４において、波長が前述の０
式の関係を満足しないため、ゲート絶縁膜３内で減衰す
る。そのため、ゲート電極Ｇを比較的薄くしても、動作
半導体層４へ入射する光量が大幅に減少するためである
。
３を構成する各絶縁膜３−４において、波長が前述の０
式の関係を満足しないため、ゲート絶縁膜３内で減衰す
る。そのため、ゲート電極Ｇを比較的薄くしても、動作
半導体層４へ入射する光量が大幅に減少するためである
。
以上述べた如く、ゲート絶縁膜３を、膜厚と屈折率の積
が背面露光に使用する先の半波長の整数倍となるよう制
御された絶縁膜の積層膜としたことにより、ゲート電極
Ｇを薄＜シても光電流の発生を抑制できるＴＰＴを、自
己整合法を用いて短時間露光により製造できる。
が背面露光に使用する先の半波長の整数倍となるよう制
御された絶縁膜の積層膜としたことにより、ゲート電極
Ｇを薄＜シても光電流の発生を抑制できるＴＰＴを、自
己整合法を用いて短時間露光により製造できる。
以上の説明から明らかなように本発明によれば、ゲート
絶縁膜を、背面露光において使用する紫外光は減衰する
ことなく透過し、他の波長の光は減衰させることができ
るので、光電流の少ないＴＰＴを自己整合法により容易
に作製できる。
絶縁膜を、背面露光において使用する紫外光は減衰する
ことなく透過し、他の波長の光は減衰させることができ
るので、光電流の少ないＴＰＴを自己整合法により容易
に作製できる。
第１図は本発明の構成説明図、
第２図は本発明の原理説明図、
第３図（ａ）、 （ｂ）は本発明一実施例の説明図、第
４図は上記一実施例の効果を示すための電圧電流特性図
、 第５図は従来のＴＦＴの問題点説明図である。 ９は紫外光、 Ｇはゲート電極、 Ｓはソース電極、 Ｄはドレイン電極、 ｎｉ （但しｉは鳳 ２．・・・）は屈折率、ｄ、（但
しｉは１．２．・・・）は膜厚、λは波長、 を示す。 図において、 ｌは透明絶縁性基板（ガラス基板）、 ３はゲート絶縁膜、 ３−１ａ、 ３−１ｂ、 ３−１ｃは絶縁膜（ＳｉＮ膜
）、３−２ａ、 ３−２ｂは絶縁１ｉ （Ｔ ａ ２０
ｓ ）、４は動作半導体層（ａ−Ｓｉ層）、 ５．６はレジスト膜、 澤発明／ｌ、ＦＩＬへ′がＥｉｌｆ図 第 １ 図 （Ｃン 、ｌｖ亮咽の原理岐明ｍ 第２図 しす≦ｉ ０ｇ−４メＴ地ｆンフの９４と を 宋電
り乙ハの電五七１Ｌ斜姓ｍ 第 ４ 図 （Ｑ） １５Ｌシ一スＬ番Ｆ 、≧トラ９ぢｅｕ−ｐで鎚イ列寥ｊ４θ万四σ第 ３
図 ８フ・フ・ｔ ７７ トリ７ス ｆｉ ／ｌ Ｔ Ｆ Ｔ／ｌ ｒｔ’ｌ ｍ！、、ｔｔ
明＠第 ５ 図
４図は上記一実施例の効果を示すための電圧電流特性図
、 第５図は従来のＴＦＴの問題点説明図である。 ９は紫外光、 Ｇはゲート電極、 Ｓはソース電極、 Ｄはドレイン電極、 ｎｉ （但しｉは鳳 ２．・・・）は屈折率、ｄ、（但
しｉは１．２．・・・）は膜厚、λは波長、 を示す。 図において、 ｌは透明絶縁性基板（ガラス基板）、 ３はゲート絶縁膜、 ３−１ａ、 ３−１ｂ、 ３−１ｃは絶縁膜（ＳｉＮ膜
）、３−２ａ、 ３−２ｂは絶縁１ｉ （Ｔ ａ ２０
ｓ ）、４は動作半導体層（ａ−Ｓｉ層）、 ５．６はレジスト膜、 澤発明／ｌ、ＦＩＬへ′がＥｉｌｆ図 第 １ 図 （Ｃン 、ｌｖ亮咽の原理岐明ｍ 第２図 しす≦ｉ ０ｇ−４メＴ地ｆンフの９４と を 宋電
り乙ハの電五七１Ｌ斜姓ｍ 第 ４ 図 （Ｑ） １５Ｌシ一スＬ番Ｆ 、≧トラ９ぢｅｕ−ｐで鎚イ列寥ｊ４θ万四σ第 ３
図 ８フ・フ・ｔ ７７ トリ７ス ｆｉ ／ｌ Ｔ Ｆ Ｔ／ｌ ｒｔ’ｌ ｍ！、、ｔｔ
明＠第 ５ 図
Claims (1)
- 【特許請求の範囲】 透光性の絶縁性基板（１）上に、非透光性のゲート電極
（Ｇ）、ゲート絶縁膜（３）、動作半導体層（４）が積
層されてなり、且つ、該動作半導体層（４）上に前記ゲ
ート電極（Ｇ）をマスクとする位置整合法により形成さ
れたソース・ドレイン電極（Ｓ、Ｄ）を具備する薄膜ト
ランジスタ構成において、 前記ゲート絶縁膜（Ｇ）が屈折率（ｎ＿ｉ）が異なる２
種以上の絶縁材料膜（３−ｉ）の積層膜からなり、且つ
、各絶縁材料膜（３−ｉ）それぞれの膜厚（ｄ＿ｉ）と
屈折率との積が、前記位置整合法に使用するレジスト膜
を露光する光の半波長の整数倍に略等しく選ばれてなる
ことを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213316A JPH0262078A (ja) | 1988-08-26 | 1988-08-26 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213316A JPH0262078A (ja) | 1988-08-26 | 1988-08-26 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262078A true JPH0262078A (ja) | 1990-03-01 |
Family
ID=16637128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213316A Pending JPH0262078A (ja) | 1988-08-26 | 1988-08-26 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190923A (ja) * | 2004-12-06 | 2006-07-20 | Toppan Printing Co Ltd | 薄膜トランジスタ |
| JP2010141141A (ja) * | 2008-12-11 | 2010-06-24 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
-
1988
- 1988-08-26 JP JP63213316A patent/JPH0262078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190923A (ja) * | 2004-12-06 | 2006-07-20 | Toppan Printing Co Ltd | 薄膜トランジスタ |
| JP2010141141A (ja) * | 2008-12-11 | 2010-06-24 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| CN100407036C (zh) | 液晶显示装置及其制造方法 | |
| KR0139346B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| CN1637530B (zh) | 透反射型液晶显示装置的制造方法 | |
| EP1939673B1 (en) | Liquid crystal display panel and manufacturing method of the same | |
| KR910009040B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| US5610082A (en) | Method for fabricating thin film transistor using back light exposure | |
| US9373701B2 (en) | Method for fabricating array substrate | |
| US5441905A (en) | Process of making self-aligned amorphous-silicon thin film transistors | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| CN102566179A (zh) | 液晶显示装置的制造方法 | |
| CN107393932B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| JPH0695527B2 (ja) | 薄膜トランジスタ及びその形成方法 | |
| US7550327B2 (en) | Method for fabricating thin film transistor substrate | |
| US9612379B2 (en) | Wire grid polarizer and method of fabricating the same | |
| TWI356955B (en) | Color filter panel, manufacturing method thereof a | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR20070080476A (ko) | 3 마스크 공정에 의한 액정표시장치의 제조방법 | |
| JPH0262078A (ja) | 薄膜トランジスタ | |
| TWI335005B (en) | Thin film array panel and manufacturing method thereof | |
| US7605889B2 (en) | Pixel structure and fabrication method thereof | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| US7280168B2 (en) | Liquid crystal display and fabricating method thereof | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JPH09199728A (ja) | 薄膜トランジスタおよび液晶表示装置 |