JPH0262196B2 - - Google Patents
Info
- Publication number
- JPH0262196B2 JPH0262196B2 JP59226647A JP22664784A JPH0262196B2 JP H0262196 B2 JPH0262196 B2 JP H0262196B2 JP 59226647 A JP59226647 A JP 59226647A JP 22664784 A JP22664784 A JP 22664784A JP H0262196 B2 JPH0262196 B2 JP H0262196B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- output
- service
- value
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
- G04G15/006—Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明はタイマ装置に関し、特に単一のタイマ
手段で複数のタイマサービス要求を同時進行させ
るタイマ装置に関するものである。
手段で複数のタイマサービス要求を同時進行させ
るタイマ装置に関するものである。
［従来技術］
タイマ機能はあらゆる装置の時間制御に欠かせ
ない。例えば、パルスモータでは各相の励磁制御
に、オンライン通信では通信ブロトコールのタイ
ミング監視に、複写装置では紙送りシーケンス、
露光現像シーケンス等の制御に不可欠である。今
日、これらの装置のほとんどは、１チツプCPU
により制御される所であるが、この１チツプ
CPUには通常１〜２個のタイマ手段が内蔵され
ている。しかし、実際上はタイマ機能の使用要求
が多いためCPU内蔵のタイマ手段では到底足り
ず、タイマ機能を疑似マルチ化して要求に応じて
いた。
ない。例えば、パルスモータでは各相の励磁制御
に、オンライン通信では通信ブロトコールのタイ
ミング監視に、複写装置では紙送りシーケンス、
露光現像シーケンス等の制御に不可欠である。今
日、これらの装置のほとんどは、１チツプCPU
により制御される所であるが、この１チツプ
CPUには通常１〜２個のタイマ手段が内蔵され
ている。しかし、実際上はタイマ機能の使用要求
が多いためCPU内蔵のタイマ手段では到底足り
ず、タイマ機能を疑似マルチ化して要求に応じて
いた。
第１図ａ及びｂは従来のタイマ機能疑似マルチ
化方法を示し、同面ａは１つのタイマ手段を時分
割して使用する方法を示す図である。例えばある
装置では、夫々に特定機能を司る制御部３〜５が
あり、これらがタイマ手段１を共有する方式の時
間制御はよくみられる。時分割使用の場合では、
例えば制御部２がタイマ手段１にトリガ信号TG
を出力するタイマ手段１はこれにより専有され、
制御部２にタイムアウト信号TOを出力するまで
は他の制御部３〜５はタイマ手段１を使用できな
い関係にある。これでは実際上限られた目的の制
御にしか本構成を使用できないし、タイマ使用優
先順位の決定等、複雑な管理、制御を必要とす
る。
化方法を示し、同面ａは１つのタイマ手段を時分
割して使用する方法を示す図である。例えばある
装置では、夫々に特定機能を司る制御部３〜５が
あり、これらがタイマ手段１を共有する方式の時
間制御はよくみられる。時分割使用の場合では、
例えば制御部２がタイマ手段１にトリガ信号TG
を出力するタイマ手段１はこれにより専有され、
制御部２にタイムアウト信号TOを出力するまで
は他の制御部３〜５はタイマ手段１を使用できな
い関係にある。これでは実際上限られた目的の制
御にしか本構成を使用できないし、タイマ使用優
先順位の決定等、複雑な管理、制御を必要とす
る。
同図ｂは各制御部がタイマ機能を疑似分散して
有する場合を示す図である。クロツク手段６は発
振器でも良いが、通常良く用いられるのはCPU
内蔵のタイマ手段を利用した一定のインターバル
（例えば5ms）で発生するタイマサービス処理で
ある。この場合、制御部７〜１０は夫々にタイマ
手段（例えばカウンタと比較手段）を有し、タイ
マサービスの要求発生に応じ独自の設定値をカウ
ンタに保持させる。従つてクロツク手段のサービ
ス発生の度に各カウンタの内容が−１され、結果
として各制御部７〜１０は独自タイマ手段を同時
に進行させられることになる。従つてこの構成は
用途が広い。しかしながら、クロツク手段６が
CPUのタイマサービスであるときは必然的にサ
ービスインターバルが長くなり、高速、高精度の
タイマ機能は望めない。一方、これをハードウエ
アで実現すると、各制御部７〜１０は夫々に相当
のタイマハードウエアを備えなくてはならないか
ら、装置が大型化し、不経済である。
有する場合を示す図である。クロツク手段６は発
振器でも良いが、通常良く用いられるのはCPU
内蔵のタイマ手段を利用した一定のインターバル
（例えば5ms）で発生するタイマサービス処理で
ある。この場合、制御部７〜１０は夫々にタイマ
手段（例えばカウンタと比較手段）を有し、タイ
マサービスの要求発生に応じ独自の設定値をカウ
ンタに保持させる。従つてクロツク手段のサービ
ス発生の度に各カウンタの内容が−１され、結果
として各制御部７〜１０は独自タイマ手段を同時
に進行させられることになる。従つてこの構成は
用途が広い。しかしながら、クロツク手段６が
CPUのタイマサービスであるときは必然的にサ
ービスインターバルが長くなり、高速、高精度の
タイマ機能は望めない。一方、これをハードウエ
アで実現すると、各制御部７〜１０は夫々に相当
のタイマハードウエアを備えなくてはならないか
ら、装置が大型化し、不経済である。
［目 的］
本発明は上述した従来技術の欠点に鑑みてなさ
れたものであつて、その目的とする所は、複数の
タイマサービス要求を同時進行させるために、タ
イマ手段のタイマ値と複数のタイマ値入力手段の
複数のタイマ値とを加算した加算タイマ値を記憶
させ、記憶させた複数の加算タイマ値の大小を比
較し、更にタイマのタイマ値と加算タイマ値とを
比較することによりタイムアウト信号を出力する
ようにしたタイマ装置を提供するものである。
れたものであつて、その目的とする所は、複数の
タイマサービス要求を同時進行させるために、タ
イマ手段のタイマ値と複数のタイマ値入力手段の
複数のタイマ値とを加算した加算タイマ値を記憶
させ、記憶させた複数の加算タイマ値の大小を比
較し、更にタイマのタイマ値と加算タイマ値とを
比較することによりタイムアウト信号を出力する
ようにしたタイマ装置を提供するものである。
［実施例］
以下、添付図面に従い本発明に好適な実施例を
詳細に説明する。
詳細に説明する。
一般に、タイマサービス要求の形態は制御部の
制御目的に依存し、一様ではない。
制御目的に依存し、一様ではない。
第２図はタイマサービス要求が時間で与えられ
る場合の本発明の実施例の回路図を示し、第３図
は第２図の動作を示すタイミングチヤートであ
る。
る場合の本発明の実施例の回路図を示し、第３図
は第２図の動作を示すタイミングチヤートであ
る。
第３図において、あるタイミングに制御部３３
から時間△TB1後のサービス要求があると、タイ
マ装置３１はサービスを開始する。そしてこのサ
ービス途中のあるタイミングに制御部３２から時
間△TA1後のサービス要求があると、タイマ装
置３１は単一のタイマ手段で同時に両タイマサー
ビスを進行させる。やがて最初の△TB1を経過す
ると制御部３３にタイムアウト信号TOBを出力
し、そのまま△TA1のサービスを続行する。こ
の状態で制御部３３から再び△TB2のサービス要
求があると、該△TB2のサービスを△TA1のサー
ビスと並行して進める。図より解るように、△
TB2のタイムアウト時刻は△TA1のタイムアウト
時刻より早くくるから、タイマ装置３１は前記同
様にして制御部３３にタイムアウト信号TOBを
出力し、引き続き△TA1のサービスを続行する。
こうして次に△TA1の時間が経過すると制御部
３２にタイムアウト信号TOAを出力する。
から時間△TB1後のサービス要求があると、タイ
マ装置３１はサービスを開始する。そしてこのサ
ービス途中のあるタイミングに制御部３２から時
間△TA1後のサービス要求があると、タイマ装
置３１は単一のタイマ手段で同時に両タイマサー
ビスを進行させる。やがて最初の△TB1を経過す
ると制御部３３にタイムアウト信号TOBを出力
し、そのまま△TA1のサービスを続行する。こ
の状態で制御部３３から再び△TB2のサービス要
求があると、該△TB2のサービスを△TA1のサー
ビスと並行して進める。図より解るように、△
TB2のタイムアウト時刻は△TA1のタイムアウト
時刻より早くくるから、タイマ装置３１は前記同
様にして制御部３３にタイムアウト信号TOBを
出力し、引き続き△TA1のサービスを続行する。
こうして次に△TA1の時間が経過すると制御部
３２にタイムアウト信号TOAを出力する。
以下、第３図のタイミングチヤートに従い、第
２図の動作を説明する。第２図において、制御部
３３はあるタイミングにトリガデータ△TB1をト
リガバス３４に出力する。トリガバス３４には複
数の制御部を接続可能であり、各制御部は３ステ
ート素子でバス３４を駆動する。△TB1は加算器
３５のＢ側に入力され、カウンタ４０のカウント
出力は加算器３５のＡ側に入力されている。従つ
て、この時点のカウンタ計数値をｌとすれば加算
結果はｌ＋△TB1＝ｎである。この加算結果ｎは
制御部３３からのロード信号LDBによりレジス
タ３７にセツトされる。一方、レジスタ３６は初
期化により最大値（Ｆ〜Ｆ）に強制セツトされて
いる。従つて比較器４１は＞Ｂ出力端子にHICH
レベルを出力し、データセレクタ３８はレジスタ
３７の出力を選択し、比較器３９のＡ＝Ｂ出力端
子はカウントｔ＝ｎのときにHIGHレベルを出力
することになる。ところで、カウンタ４０がｌか
らｎまで上昇する途中のｍにおいて、制御部３２
はトリガデータ△TA1をバス３４に出力する。
加算器３５はこの時点のカウント値ｍと△TA1
（図の場合はｐ）を加算し、ロード信号LDAは加
算結果の値ｍ−１と加算オーバフロービツトOV
をレジスタ３６にセツトする。カウンタ４０はカ
ウント（Ｐ＋１）を周期に計数するから、トリガ
データ△Ｔの最大値をｐとしておけばサービス可
能である。比較器４１はレジスタ３６にオーバフ
ロービツトOVが立つているのでｍ−１＞ｎと判
定し、依然として出力端子Ａ＞ＢにHIGHレベル
を出力する。従つてカウンタ４０の出力ｔがｎに
等しくなるとタイムアウト信号TOB1を出力し、
制御部３３はタイマサービスを受けられる。
ANDゲート４３の出力はレジスタ３７のプリセ
ツト端子PRSに入力され、レジスタ３７の内容
を強制的にＦ〜Ｆにセツトし、一時的不使用の状
態にする。またタイマサービスを受けた制御部３
３は特定の制御を実行する。この制御に要する時
間及び次のトリガ要求までに要する時間は一般に
各制御部に固有のものであり、予め知ることがで
きる。これが再トリガをかけるまでの時間△PB1
であり、制御部３３はカウンタ４０の出力がｏの
時点で再びトリガデータ△TB2を出力する。△
TB2の値は、例えばタイマサービスが同一周期で
発生して欲しいような場合は△TB1−△PB1で求
められる。この場合、例えば点線で示すライン４
６を介してカウンタ４０の出力を読み取れば、よ
り正確な制御ができる。さて、この時点で加算器
３５の出力はｏ＋△TB2＝ｑでオーバフロービツ
トOV付きである。従つてカウンタ４０がｐまで
上昇しても比較器３９の出力端子Ａ＝Ｂを満足す
ることはない。カウンタ４０がｐを計数すると次
のクロツクCLKで０になる。そしてこのカウン
トｐ出力の立下りでレジスタ３６，３７のオーバ
フロービツトOVを夫々リセツトする。共に新し
いカウントサイクルに更新されたからである。従
つて比較器４１は単純にレジスタ３，３７の出力
を比較することになり、次の時点ではｑ＜ｍ−１
より出力端子Ａ＞ＢにHIGHレベルを出力する。
カウンタ４０の出力がｑになるとデータセレクタ
３８の出力ｑとの一致がとれ、ANDゲート４３
からタイムアウト信号TOBを出力する。以後、
制御部３３は次のサービス要求がないのでトリガ
データを出力しない。よつてレジスタ３７は
ANDゲート４３出力でＦ〜Ｆにプリセツトされ
たままである。比較器４１はこの時点で出力端子
Ａ＜ＢにHIGHレベルを出力する。やがてカウン
タ４０の出力がｍ−１になるとデータセレクタ３
８の出力ｍ−１と一致がとれ、ANDゲート４２
を介して制御部３２にタイムアウト信号TOAを
出力する。この時点で制御部３２は初めて時間△
TA1のタイマサービスを受ける。制御部３２は
△TA1にサービス実行後、トリガデータ△TA2
をバス３４に出力して次のタイムアウト信号
TOAを持つ。
２図の動作を説明する。第２図において、制御部
３３はあるタイミングにトリガデータ△TB1をト
リガバス３４に出力する。トリガバス３４には複
数の制御部を接続可能であり、各制御部は３ステ
ート素子でバス３４を駆動する。△TB1は加算器
３５のＢ側に入力され、カウンタ４０のカウント
出力は加算器３５のＡ側に入力されている。従つ
て、この時点のカウンタ計数値をｌとすれば加算
結果はｌ＋△TB1＝ｎである。この加算結果ｎは
制御部３３からのロード信号LDBによりレジス
タ３７にセツトされる。一方、レジスタ３６は初
期化により最大値（Ｆ〜Ｆ）に強制セツトされて
いる。従つて比較器４１は＞Ｂ出力端子にHICH
レベルを出力し、データセレクタ３８はレジスタ
３７の出力を選択し、比較器３９のＡ＝Ｂ出力端
子はカウントｔ＝ｎのときにHIGHレベルを出力
することになる。ところで、カウンタ４０がｌか
らｎまで上昇する途中のｍにおいて、制御部３２
はトリガデータ△TA1をバス３４に出力する。
加算器３５はこの時点のカウント値ｍと△TA1
（図の場合はｐ）を加算し、ロード信号LDAは加
算結果の値ｍ−１と加算オーバフロービツトOV
をレジスタ３６にセツトする。カウンタ４０はカ
ウント（Ｐ＋１）を周期に計数するから、トリガ
データ△Ｔの最大値をｐとしておけばサービス可
能である。比較器４１はレジスタ３６にオーバフ
ロービツトOVが立つているのでｍ−１＞ｎと判
定し、依然として出力端子Ａ＞ＢにHIGHレベル
を出力する。従つてカウンタ４０の出力ｔがｎに
等しくなるとタイムアウト信号TOB1を出力し、
制御部３３はタイマサービスを受けられる。
ANDゲート４３の出力はレジスタ３７のプリセ
ツト端子PRSに入力され、レジスタ３７の内容
を強制的にＦ〜Ｆにセツトし、一時的不使用の状
態にする。またタイマサービスを受けた制御部３
３は特定の制御を実行する。この制御に要する時
間及び次のトリガ要求までに要する時間は一般に
各制御部に固有のものであり、予め知ることがで
きる。これが再トリガをかけるまでの時間△PB1
であり、制御部３３はカウンタ４０の出力がｏの
時点で再びトリガデータ△TB2を出力する。△
TB2の値は、例えばタイマサービスが同一周期で
発生して欲しいような場合は△TB1−△PB1で求
められる。この場合、例えば点線で示すライン４
６を介してカウンタ４０の出力を読み取れば、よ
り正確な制御ができる。さて、この時点で加算器
３５の出力はｏ＋△TB2＝ｑでオーバフロービツ
トOV付きである。従つてカウンタ４０がｐまで
上昇しても比較器３９の出力端子Ａ＝Ｂを満足す
ることはない。カウンタ４０がｐを計数すると次
のクロツクCLKで０になる。そしてこのカウン
トｐ出力の立下りでレジスタ３６，３７のオーバ
フロービツトOVを夫々リセツトする。共に新し
いカウントサイクルに更新されたからである。従
つて比較器４１は単純にレジスタ３，３７の出力
を比較することになり、次の時点ではｑ＜ｍ−１
より出力端子Ａ＞ＢにHIGHレベルを出力する。
カウンタ４０の出力がｑになるとデータセレクタ
３８の出力ｑとの一致がとれ、ANDゲート４３
からタイムアウト信号TOBを出力する。以後、
制御部３３は次のサービス要求がないのでトリガ
データを出力しない。よつてレジスタ３７は
ANDゲート４３出力でＦ〜Ｆにプリセツトされ
たままである。比較器４１はこの時点で出力端子
Ａ＜ＢにHIGHレベルを出力する。やがてカウン
タ４０の出力がｍ−１になるとデータセレクタ３
８の出力ｍ−１と一致がとれ、ANDゲート４２
を介して制御部３２にタイムアウト信号TOAを
出力する。この時点で制御部３２は初めて時間△
TA1のタイマサービスを受ける。制御部３２は
△TA1にサービス実行後、トリガデータ△TA2
をバス３４に出力して次のタイムアウト信号
TOAを持つ。
尚、上述した説明では独立した制御部を２個設
けたが、１個でもよく、この１個の制御部がタイ
マサービス要求をオーバラツプさせるようにして
複雑に出力する場合でもそのまま対処できる。
けたが、１個でもよく、この１個の制御部がタイ
マサービス要求をオーバラツプさせるようにして
複雑に出力する場合でもそのまま対処できる。
［効果］
以上述べたように本発明によれば、タイマ手段
と、複数のタイマ設定値入力手段と、前記タイマ
手段のタイマ値と前記複数のタイマ値入力手段の
複数のタイマ値とを加算した加算タイマ値を記憶
する複数の記憶手段と、前記複数の記憶手段のそ
れぞれに記憶された加算タイマ値の大小を比較す
る第１の比較手段と、前記第１の比較手段により
大小比較され選択された加算されたタイマ値と前
記タイマ手段のタイマ値との比較をする第２の比
較手段と、前記第２の比較手段の比較結果に応答
して複数の加算タイマ値に対応する複数のタイム
アウト信号を出力する出力手段とを設け、複数の
タイマサービス要求を同時進行させることができ
るようになる。
と、複数のタイマ設定値入力手段と、前記タイマ
手段のタイマ値と前記複数のタイマ値入力手段の
複数のタイマ値とを加算した加算タイマ値を記憶
する複数の記憶手段と、前記複数の記憶手段のそ
れぞれに記憶された加算タイマ値の大小を比較す
る第１の比較手段と、前記第１の比較手段により
大小比較され選択された加算されたタイマ値と前
記タイマ手段のタイマ値との比較をする第２の比
較手段と、前記第２の比較手段の比較結果に応答
して複数の加算タイマ値に対応する複数のタイム
アウト信号を出力する出力手段とを設け、複数の
タイマサービス要求を同時進行させることができ
るようになる。
第１図ａは１つのタイマ手段を時分割して使用
する従来方法を示す図、第１図ｂは複数制御部が
タイマ機能を疑似分散して有する従来方法を示す
図、第２図はタイマサービス要求が時間で与えら
れる場合の本発明の実施例の回路図、第３図は第
２図の動作を示すタイミングチヤートである。 ここで、１１……タイマ装置、３１……タイマ
装置、３２，３３……制御部である。
する従来方法を示す図、第１図ｂは複数制御部が
タイマ機能を疑似分散して有する従来方法を示す
図、第２図はタイマサービス要求が時間で与えら
れる場合の本発明の実施例の回路図、第３図は第
２図の動作を示すタイミングチヤートである。 ここで、１１……タイマ装置、３１……タイマ
装置、３２，３３……制御部である。
Claims (1)
- 【特許請求の範囲】 １ タイマ手段と、 複数のタイマ設定値入力手段と、 前記タイマ手段のタイマ値と前記複数のタイマ
値入力手段の複数のタイマ値とを加算した加算タ
イマ値を記憶する複数の記憶手段と、 前記複数の記憶手段のそれぞれに記憶された加
算タイマ値の大小を比較する第１の比較手段と、 前記第１の比較手段により大小比較され選択さ
れた加算タイマ値と前記タイマ手段のタイマ値と
の比較をする第２の比較手段と、 前記第２の比較手段の比較結果に応答して複数
の加算タイマ値に対応する複数のタイムアウト信
号を出力する出力手段とを備えて、 前記複数のタイム設定値のための時間計数を同
時進行させることを特徴とするタイマ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226647A JPS61105486A (ja) | 1984-10-30 | 1984-10-30 | タイマ装置 |
| US06/792,493 US4712072A (en) | 1984-10-30 | 1985-10-28 | Timer apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226647A JPS61105486A (ja) | 1984-10-30 | 1984-10-30 | タイマ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105486A JPS61105486A (ja) | 1986-05-23 |
| JPH0262196B2 true JPH0262196B2 (ja) | 1990-12-25 |
Family
ID=16848455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59226647A Granted JPS61105486A (ja) | 1984-10-30 | 1984-10-30 | タイマ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4712072A (ja) |
| JP (1) | JPS61105486A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939659A (en) * | 1988-01-15 | 1990-07-03 | Allied-Signal, Inc. | Speed/rpm transmitting device |
| US5012435A (en) * | 1988-11-17 | 1991-04-30 | International Business Machines Corporation | Multiple event timer circuit |
| US5010560A (en) * | 1989-01-17 | 1991-04-23 | Marconi Instruments, Inc. | Data logging apparatus |
| JPH04167738A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 調歩同期通信速度検出装置 |
| US5982841A (en) * | 1995-11-13 | 1999-11-09 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit, pulse converting circuit and FM demodulating circuit |
| US6334191B1 (en) * | 2000-05-19 | 2001-12-25 | Visteon Global Technologies, Inc. | Multi-function timer with shared hardware |
| JP2007220026A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 |
| US8219845B2 (en) * | 2007-05-09 | 2012-07-10 | Microsoft Corporation | Timer service uses a single timer function to perform timing services for both relative and absolute timers |
| US8521016B2 (en) | 2008-03-28 | 2013-08-27 | Panasonic Corporation | Camera system |
| US8311407B2 (en) | 2008-03-28 | 2012-11-13 | Panasonic Corporation | Camera system, camera body, and interchangeable lens |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657571A (en) * | 1970-05-21 | 1972-04-18 | Hamilton Watch Co | Solid state timer |
| US3909620A (en) * | 1972-02-23 | 1975-09-30 | New Nippon Electric Co | Time controlled switching system with override control of manual operation |
| US4068179A (en) * | 1976-05-17 | 1978-01-10 | Design And Manufacturing Corporation | Electronic cycle-select switching system |
| US4081754A (en) * | 1977-01-31 | 1978-03-28 | Jackson Joseph N | Programmable television receiver controllers |
| US4127823A (en) * | 1977-02-23 | 1978-11-28 | Frost R Jack | Programmable controller |
| US4206612A (en) * | 1977-07-15 | 1980-06-10 | Emhart Industries, Inc. | Refrigeration system control method and apparatus |
| US4168525A (en) * | 1977-11-29 | 1979-09-18 | Russell John H | Universal timer |
| US4390965A (en) * | 1980-06-05 | 1983-06-28 | Jovanita Inc. | Micro-wave ovens |
| DE3034734A1 (de) * | 1980-09-15 | 1982-04-22 | Siemens AG, 1000 Berlin und 8000 München | Mehrfunktionszeitrelais |
-
1984
- 1984-10-30 JP JP59226647A patent/JPS61105486A/ja active Granted
-
1985
- 1985-10-28 US US06/792,493 patent/US4712072A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61105486A (ja) | 1986-05-23 |
| US4712072A (en) | 1987-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6263450B1 (en) | Programmable and resettable multifunction processor timer | |
| EP0880738A1 (en) | Data processing circuit with a self-timed instruction execution unit | |
| JPH0262196B2 (ja) | ||
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
| JPH0464431B2 (ja) | ||
| US6092164A (en) | Microcomputer having division of timing signals to initialize flash memory | |
| SU1656548A1 (ru) | Устройство дл вывода информации | |
| SU655073A1 (ru) | Многофункциональное счетное устройство | |
| SU1167736A1 (ru) | Преобразователь код-частота | |
| SU1163334A1 (ru) | Устройство дл вычислени отношени временных интервалов | |
| JPH10254576A (ja) | マイクロコンピュータの制御装置 | |
| JPS6236586A (ja) | デイジタル計時装置 | |
| JP2765038B2 (ja) | パルスモータ用の速度指令装置 | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
| SU1290285A1 (ru) | Устройство дл управлени энергопотреблением микропроцессорной системы | |
| SU1677870A1 (ru) | Управл емый делитель частоты с дробным коэффициентом делени | |
| SU1410033A1 (ru) | Логический анализатор | |
| SU1417000A2 (ru) | Устройство переменного приоритета | |
| SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
| SU1211821A1 (ru) | Программное реле времени | |
| SU1187099A1 (ru) | Устройство дл дискретной регулировки фазы | |
| JP2517943B2 (ja) | タイマ装置 |