JPH0262594A - Character display device - Google Patents
Character display deviceInfo
- Publication number
- JPH0262594A JPH0262594A JP63214160A JP21416088A JPH0262594A JP H0262594 A JPH0262594 A JP H0262594A JP 63214160 A JP63214160 A JP 63214160A JP 21416088 A JP21416088 A JP 21416088A JP H0262594 A JPH0262594 A JP H0262594A
- Authority
- JP
- Japan
- Prior art keywords
- data
- character
- video signal
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、テレビジョン受信機、ビデオテープレコー
ダなどに組み合せあるいは組込まれて使用されるキャラ
クタディスプレイ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a character display device used in combination with or incorporated in a television receiver, a video tape recorder, or the like.
(従来の技術)
近年、テレビジョン受像機やビデオテープレコーダにお
いてそのチャンネル表示や音量表示は、従来の発光素子
表示器や液晶表示に代って、モニタ画面上に直接画像の
一部として表示する方式が多くなっている。表示内容も
、チャンネル表示の他に時刻、日付、タイトル、機器の
取扱い説明、グラフ表示等を行なうことができるものが
ある。(Prior Art) In recent years, channel display and volume display in television receivers and video tape recorders are displayed directly as part of the image on the monitor screen, instead of the conventional light emitting element display or liquid crystal display. There are many methods. In addition to channel display, display contents include time, date, title, equipment handling instructions, graph display, etc.
この種のデイスプレィ回路は、放送局から送られて来た
信号をそのまま表示するのではなく、ユーザが指定した
内容の信号をビデオ信号の一部に合成する機能を備えて
いる。This type of display circuit does not display the signal sent from the broadcasting station as it is, but has a function of combining a signal with the content specified by the user into a part of the video signal.
第4図は、いわゆるオンスクリーンキャラクタディスプ
レイ回路として開発された集積回路の構成ブロックを示
している。FIG. 4 shows the building blocks of an integrated circuit developed as a so-called on-screen character display circuit.
表示しようとする文字や図形を指定するためのキャラク
タ指定データ、かつその表示色を指定するためのカラー
指定データ、文字や図形の大きさをしているためのサイ
ズ指定データ、さらに表示位置を指定するための位置指
定データは、デコーダ10を介して入力される。Character specification data to specify the characters and figures to be displayed, color specification data to specify the display color, size specification data to specify the size of the letters and figures, and display position. Position designation data for this purpose is input via the decoder 10.
キャラクタジェネレータ11には、種々の文字1図形等
のパターンデータが格納されており、ROM (リード
オンリーメモリ)を有し、またデコーダ10を介してそ
のRAM (ランダムアクセスメモリ)には外部からの
パターンデータを格納することもできる。The character generator 11 stores pattern data of various characters, figures, etc., has a ROM (read only memory), and also stores external patterns into its RAM (random access memory) via the decoder 10. It can also store data.
キャラクタ指定データ、カラー指定データは、書込みア
ドレスカウンタ13を介して表示用RAM (ランダム
アクセスメモリ)に書込まれる。Character designation data and color designation data are written to a display RAM (random access memory) via a write address counter 13.
さらに、表示する文字等の大きさを指定するデータは、
文字サイズレジスタ14へ格納され、表示画面のどの位
置に表示するかを決めるデータは、位置レジスタ15に
格納される。Furthermore, the data that specifies the size of characters etc. to be displayed is
Data stored in the character size register 14 and determining where on the display screen to display is stored in the position register 15.
表示用RAM12から読み出されるキャラクタ指定デー
タCHD、カラー指定データCRDは、それぞれキャラ
クタジェネレータ11のアドレスと出力制御部30の制
御端子に供給される。この場合、表示用RAM12には
、位置・文字サイズ制御回路16から制御パルスが供給
される。The character designation data CHD and color designation data CRD read from the display RAM 12 are supplied to the address of the character generator 11 and the control terminal of the output control section 30, respectively. In this case, control pulses are supplied to the display RAM 12 from the position/character size control circuit 16.
一方、入力部20にはデジタルコンポジットビデオ信号
が供給され、同期分離回路23に導入される。同期分離
回路21で分離された水平同期信号及び垂直同期信号は
、それぞれ水平位置カウンタ23及び垂直位置カウンタ
24のリセット端子に供給される。水平位置カウンタ2
3は、タイミングジェネレータ22の出力パルスを計数
しており、その水平周期の出力パルスは、垂直位置カウ
ンタ24のクロック入力端子に供給されている。On the other hand, a digital composite video signal is supplied to the input section 20 and introduced into the sync separation circuit 23 . The horizontal synchronization signal and vertical synchronization signal separated by the synchronization separation circuit 21 are supplied to reset terminals of the horizontal position counter 23 and the vertical position counter 24, respectively. Horizontal position counter 2
3 counts the output pulses of the timing generator 22, and the output pulses of the horizontal period are supplied to the clock input terminal of the vertical position counter 24.
従って、水平位置カウンタ23と垂直位置カウンタ24
の計数内容は、現在表示されている表示画面の位置情報
を表わすことになる。水平位置カウンタ23と垂直位置
カウンタ24で得られる位置情報は、位置・文字サイズ
制御回路16に入力され、位置レジスタ15の位置指定
データと比較される。位置指定データは、サイズ指定デ
ータに応じて補正されている場合もある。その位置指定
データが、位置情報と一致したときに、位置・文字サイ
ズ制御回路16は、表示RAM12に先にもべた制御パ
ルスを供給し、キャラクタ指定データとカラー指定デー
タを出力せしめる。このとき、位置・文字サイズ制御回
路16は、表示用RAM12に対して与える制御パルス
を、表示文字の大きさに応じて制御している。Therefore, the horizontal position counter 23 and the vertical position counter 24
The count content represents the position information of the currently displayed display screen. The position information obtained by the horizontal position counter 23 and the vertical position counter 24 is input to the position/character size control circuit 16 and compared with the position designation data in the position register 15. The position designation data may be corrected according to the size designation data. When the position designation data matches the position information, the position/character size control circuit 16 supplies the control pulse described above to the display RAM 12 to output character designation data and color designation data. At this time, the position/character size control circuit 16 controls the control pulses given to the display RAM 12 in accordance with the size of the displayed character.
表示用RAM12から読み出された指定カラーデータは
、出力制御部30に供給されまた、キャラクタ指定デー
タは、キャラクタジェネレータ11に供給される。キャ
ラクタジェネレータ11から読み出された指定キャラク
タデータは、出力制御部30に入力される。The designated color data read from the display RAM 12 is supplied to the output control section 30, and the character designated data is supplied to the character generator 11. The specified character data read from the character generator 11 is input to the output control section 30.
出力制御部30は、キャラクタデータの内容と指定カラ
ーデータの内容に応じて、R(赤)、G(緑)、B(青
)信号の各レベルを設定して出力する。例えば、指定カ
ラーデータが赤を指定するデータであった場合、R信号
をキャラクタデータの例えばハイレベルのタイミングで
出力する。The output control unit 30 sets and outputs the levels of R (red), G (green), and B (blue) signals according to the contents of the character data and the contents of the designated color data. For example, if the specified color data is data specifying red, the R signal is output at the timing of, for example, a high level of the character data.
さらにこのシステムには、文字などの背景を制御する手
段も設けられている。背景制御データも、デコーダ10
を介して背景制御レジスタ18に格納することができ、
背景制御データは、背景制御部19に供給される。背景
制御部19は、背景制御データの内容に応じて出力制御
部30を制御し、文字等の隙間の例えば色制御を行なう
。例えば、文字色が赤に指定されていたとすると、キャ
ラクタデータがハイレベルのときはR信号が出力され、
キャラクタデータがローレベルのときはG信号が選択さ
れて出力される。The system also includes means for controlling the background of characters and the like. The background control data is also sent to the decoder 10.
can be stored in the background control register 18 via
The background control data is supplied to the background control section 19. The background control section 19 controls the output control section 30 according to the content of the background control data, and performs, for example, color control of gaps between characters and the like. For example, if the character color is specified as red, when the character data is at a high level, an R signal is output,
When the character data is at a low level, the G signal is selected and output.
従来のキャラクタディスプレイ回路は上記のように構成
されている。A conventional character display circuit is configured as described above.
(発明が解決しようとする課題)
上記したように、従来のキャラクタディスプレイ回路に
よると、文字の色を決める出力信号がR,G、B信号で
ある。従って、キャラクタ表示される周辺画面が表示キ
ャラクタと同様な系統の色であると文字が見にくいとい
う問題がある。これを回避するために、キャラクタ信号
が重畳されるビデオ信号の一部分を予めレベル低下させ
てこの位置に重畳することが考えられる。しかし、その
ためには、R,に、Bデコーダによりアナログビデオ信
号に変換して出力し、ビデオ信号に合成する必要がある
。(Problems to be Solved by the Invention) As described above, according to the conventional character display circuit, the output signals that determine the color of characters are R, G, and B signals. Therefore, if the surrounding screen on which the characters are displayed has a color similar to that of the displayed characters, there is a problem that the characters are difficult to see. In order to avoid this, it is conceivable to reduce the level of a part of the video signal on which the character signal is superimposed in advance and superimpose it at this position. However, in order to do this, it is necessary to convert the R and B signals into analog video signals using a B decoder, output them, and synthesize them into a video signal.
即ち、アナログビデオ信号をクランプ回路31において
、ペデスタルレベルを安定化し、アッテネータ32に入
力する。アッテネータ32では、R,G、Bデコーダ3
4からの例えばキャラクタ信号に応答してキャラクタ信
号が重畳される映像信号部分を減衰し、その出力ビデオ
信号を合成部33入力する。合成部33には、キャラク
タ信号を減衰部分に対応して重畳する。That is, the pedestal level of the analog video signal is stabilized in the clamp circuit 31 and inputted to the attenuator 32. Attenuator 32, R, G, B decoder 3
In response to, for example, a character signal from 4, the video signal portion on which the character signal is superimposed is attenuated, and the output video signal is input to the combining section 33. The synthesizing section 33 superimposes the character signal corresponding to the attenuated portion.
しかしこの方法によると、回路構成が複雑となり、追加
部分がアナログ部分であるために、キャラクタ信号の合
成位置が不正確となりやすい。However, according to this method, the circuit configuration is complicated and the additional part is an analog part, so the position at which the character signals are synthesized tends to be inaccurate.
そこでこの発明は、簡単な構成によりキャラクタ信号を
コンポジットビデオ信号に最初から重畳した形で得るこ
とができ、しかもキャラクタを見易くすることができる
るキャラクタディスプレイ装置を提供することを目的と
する。SUMMARY OF THE INVENTION An object of the present invention is to provide a character display device that can obtain a character signal in a form superimposed on a composite video signal from the beginning with a simple configuration, and can also make the characters easy to see.
〔発明の構成]
(課題を解決するための手段)
この発明は、外部から入力されるキャラクタ指定データ
及びカラー指定データを記憶する表示用RAMと、各種
のキャラクタデータを記憶し。[Structure of the Invention] (Means for Solving the Problems) The present invention includes a display RAM that stores character designation data and color designation data input from the outside, and a display RAM that stores various character data.
前記表示用RAMからのキャラクタ指定データが与えら
れることによって指定キャラクタデータを出力するキャ
ラクタジェネレータと、表示するキャラクタの縁や該キ
ャラクタ表示のために割当てられる領域の背景の信号レ
ベルを制御するための背景制御データが外部から入力さ
れ、これを格納する背景制御部と、入力デジタルビデオ
信号の同期信号に同期して前記表示用RAMのキャラク
タ指定データの読出しタイミングを得る表示タイミング
制御部と、出力制御手段を設け、
前記出力制御手段を、前記入力デジタルビデオ信号、キ
ャラクタデータ及び背景制御データと取込み、前記背景
制御データに基づいて前記キャラクタの背景位置に対応
する前記デジタルビデオ信号の構成データをデジタル減
衰させ、かつ前記デジタルビデオ信号に前記キャラクタ
データを重畳して出力するように構成したものである。a character generator that outputs designated character data in response to character designation data from the display RAM; and a background for controlling the signal level of the edge of the character to be displayed and the background of the area allocated for displaying the character. a background control unit that receives control data from the outside and stores it; a display timing control unit that obtains timing for reading character designation data from the display RAM in synchronization with a synchronization signal of an input digital video signal; and an output control unit. and the output control means receives the input digital video signal, character data, and background control data, and digitally attenuates constituent data of the digital video signal corresponding to the background position of the character based on the background control data. , and the character data is superimposed on the digital video signal and output.
(作用)
上記の手段により、出力制御部は、全ての信号がデジタ
ルの状態でキャラクタ信号をデジタルビデオ信号に重畳
することになる。ここで、デジタルビデオ信号は、その
デジタル化処理のときにクランプレベルが安定化されて
いる。よって、減衰部分(キャラクタデータを重畳する
部分)は、簡単なビットシフトにより正確なレベルシフ
トを実現できる。また、デジタル処理部においてキャラ
クタデータを重畳するために、11畳位置も正確となり
表示キャラクタを見易くすることができる。(Operation) With the above means, the output control section superimposes the character signal on the digital video signal with all the signals being digital. Here, the clamp level of the digital video signal is stabilized during digitization processing. Therefore, in the attenuation portion (the portion where character data is superimposed), accurate level shifting can be achieved by simple bit shifting. Furthermore, since the character data is superimposed in the digital processing section, the 11-tatami position is also accurate and the displayed characters can be easily seen.
(実施例) 以下、この発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例である。第1図において第
3図の従来回路と異なる部分は、出力制御部41にデジ
タルコンポジットビデオ信号が入力され、ここでキャラ
クタデータがf!畳されて出力されるように構成されて
いることである。さらにこの出力制御部41では、表示
キャラクタの背景内容をも処理されることである。FIG. 1 shows an embodiment of the present invention. The difference in FIG. 1 from the conventional circuit in FIG. 3 is that a digital composite video signal is input to an output control section 41, where character data is input to f! It is configured to be folded and output. Furthermore, this output control section 41 also processes the background content of the displayed character.
出力制御部41には、アナログデジタル(A/D)変換
器50からのデジタルコンポジットビデオ信号が供給さ
れており、キャラクタ挿入が行われない場合はそのまま
、デジタルアナログ変換器51に供給される。しかしキ
ャラクタ信号が重畳される場合には、上述した動作によ
りキャラクタ信号の重畳及びその背景処理がされたビデ
オ信号としてデジタルアナログ変換器51に供給される
。A digital composite video signal from an analog-to-digital (A/D) converter 50 is supplied to the output control section 41, and if no characters are inserted, the signal is supplied to the digital-to-analog converter 51 as is. However, when a character signal is superimposed, the video signal is supplied to the digital-to-analog converter 51 as a video signal on which the character signal has been superimposed and its background processed by the above-described operation.
さらに、この実施例では、表示用RAM12のカラー指
定データが供給されるカラーROM40が設けられてい
る。このカラーROM40は、位相が異なる複数のカラ
ーバーストデータをそれぞれ少なくとも1周期分格納し
ており、この複数種のデータのうち繰返して読み出すカ
ラーバーストを切換え指定することにより各種の指定カ
ラーデータとして出力することができる。つまり、カラ
ーROM40には、第3図に示すように、複数種類のバ
ーストデータ4a、4b、4c、・・・が格納されてお
り、読出しデータを選択切換えすることができる。そし
てこのカラーデータは、出力制御部41において、キャ
リアデータに加算される。Further, in this embodiment, a color ROM 40 is provided to which color designation data of the display RAM 12 is supplied. This color ROM 40 stores a plurality of color burst data having different phases for at least one cycle each, and outputs various specified color data by switching and specifying a color burst to be repeatedly read out of the plurality of types of data. be able to. That is, as shown in FIG. 3, the color ROM 40 stores a plurality of types of burst data 4a, 4b, 4c, . . . , and the read data can be selectively switched. This color data is then added to the carrier data in the output control section 41.
従って、出力制御部41から出力されるデジタルビデオ
信号のキャラクタデータは、既に信号着色されているこ
とになる。Therefore, the character data of the digital video signal output from the output control section 41 has already been signal-colored.
なお、他の部分は、第4図に示した従来の回路と同じで
あり、第4図と同一符号を付している。Note that other parts are the same as the conventional circuit shown in FIG. 4, and are given the same reference numerals as in FIG. 4.
上記した実施例によると、出力制御部において、例えば
第2図に示すようにキャラクタ信号の加算とその表示位
置の背景信号処理が一挙に行われることになる。第2図
はデジタル処理の様子をアナログ信号に置換えて示して
いる。According to the embodiment described above, in the output control section, addition of character signals and background signal processing of the display position thereof are performed all at once, as shown in FIG. 2, for example. FIG. 2 shows the state of digital processing replaced with analog signals.
出力制御部41としては各種の実施形態が可能である。Various embodiments are possible for the output control section 41.
例えば、背景制御信号に応答して、ビデオ信号が1ビツ
ト(6dB減衰の場合)シフタを通過するように構成し
、この1ビツトシフタの出力がさらにキャラクタデータ
を加算する演算器を通過する用に構成することにより実
現できる。さらにその後に、カラーデータを加算する演
算器を通過するように構成することで、信号着色された
キャラクタを含むビデオ信号を得ることができる。For example, in response to a background control signal, the video signal may be configured to pass through a 1-bit (with 6 dB attenuation) shifter, and the output of this 1-bit shifter may be configured to further pass through an arithmetic unit that adds character data. This can be achieved by doing this. Furthermore, by configuring the video signal to pass through an arithmetic unit that adds color data after that, a video signal including signal-colored characters can be obtained.
[発明の効果]
以上説明したようにこの発明によれば、簡単な構成によ
りキャラクタ信号をコンポジットビデオ信号に最初から
重畳した形で得ることができ、しかもキャラクタを見易
くすることができる。[Effects of the Invention] As described above, according to the present invention, a character signal can be obtained in a form superimposed on a composite video signal from the beginning with a simple configuration, and the characters can be made easier to see.
第1図はこの発明の一実施例を示す構成説明図、第2図
は第1図の出力制御回路の動作を説明するために示した
信号波形図、第3図は第1図のカラーROMの説明図、
第4図は従来のキャラクタディスプレイ装置を示す構成
説明図である。
10・・・デコーダ、11・・・キャラクタジェネレー
タ、12・・・表示用ROM、13・・・書込みアドレ
スカウンタ、14・・・文字サイズレジスタ、15・・
・位置レジスタ、16・・・位置・文字サイズ制御回路
、18・・・背景レジスタ、19・・・背景制御部、2
1・・・同期分離回路、22・・・タイミングジェネレ
ータ、23・・・水平位置カウンタ、24・・・垂直位
置シフタ、40・・・カラーROM、41・・・出力制
御部、50・・・アナログデジタル変換器、51・・・
デジタルアナログ変換器。
出願人代理人 弁理士 鈴江武彦
第2凶1 is a configuration explanatory diagram showing one embodiment of the present invention, FIG. 2 is a signal waveform diagram shown to explain the operation of the output control circuit of FIG. 1, and FIG. 3 is a color ROM of the color ROM of FIG. 1. An explanatory diagram of
FIG. 4 is a configuration explanatory diagram showing a conventional character display device. 10... Decoder, 11... Character generator, 12... Display ROM, 13... Write address counter, 14... Character size register, 15...
・Position register, 16...Position/character size control circuit, 18...Background register, 19...Background control unit, 2
DESCRIPTION OF SYMBOLS 1... Synchronization separation circuit, 22... Timing generator, 23... Horizontal position counter, 24... Vertical position shifter, 40... Color ROM, 41... Output control unit, 50... Analog-digital converter, 51...
Digital to analog converter. Applicant's agent Patent attorney Takehiko Suzue No. 2
Claims (1)
定データを記憶する表示用RAMと、各種のキャラクタ
データを記憶し、前記表示用RAMからのキャラクタ指
定データが与えられることによって指定キャラクタデー
タを出力するキャラクタジェネレータと、 表示するキャラクタの縁や該キャラクタ表示のために割
当てられる領域の背景の信号レベルを制御するための背
景制御データが外部から入力され、これを格納する背景
制御部と、入力デジタルビデオ信号の同期信号に同期し
て前記表示用RAMのキャラクタ指定データの読出しタ
イミングを得る表示タイミング制御部と、前記入力デジ
タルビデオ信号、キャラクタデータ及び背景制御データ
が入力され、前記背景制御データに基づいて前記キャラ
クタの背景位置に対応する前記デジタルビデオ信号の構
成データをデジタル減衰させ、かつ前記デジタルビデオ
信号に前記キャラクタデータを重畳して出力する出力制
御手段とを具備したことを特徴とするキャラクタディス
プレイ装置。[Scope of Claims] A display RAM that stores character designation data and color designation data that are input from the outside; a character generator that outputs data; a background control unit that receives and stores externally input background control data for controlling the signal level of the edge of a character to be displayed and the background of an area allocated for displaying the character; , a display timing control unit that obtains the read timing of the character designation data of the display RAM in synchronization with a synchronization signal of the input digital video signal; and the input digital video signal, character data, and background control data are input, and the background control unit The present invention is characterized by comprising an output control means for digitally attenuating constituent data of the digital video signal corresponding to the background position of the character based on the data, and superimposing the character data on the digital video signal and outputting the superimposed data. character display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214160A JPH0262594A (en) | 1988-08-29 | 1988-08-29 | Character display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214160A JPH0262594A (en) | 1988-08-29 | 1988-08-29 | Character display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262594A true JPH0262594A (en) | 1990-03-02 |
Family
ID=16651227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214160A Pending JPH0262594A (en) | 1988-08-29 | 1988-08-29 | Character display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262594A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289642A (en) * | 1991-09-13 | 1993-11-05 | Nec Ic Microcomput Syst Ltd | Character display |
-
1988
- 1988-08-29 JP JP63214160A patent/JPH0262594A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289642A (en) * | 1991-09-13 | 1993-11-05 | Nec Ic Microcomput Syst Ltd | Character display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855831A (en) | Video signal processing apparatus | |
| US6166777A (en) | Picture-in-picture type video signal processing circuit and method of using the same for a multi-picture display circuit | |
| US5107254A (en) | Address producing circuit for zoom function | |
| JPS6473892A (en) | Reproducing device for stereoscopic image | |
| JPH0556053B2 (en) | ||
| EP0258803A2 (en) | Improved television receiver | |
| JPS62181A (en) | Video processing device | |
| JPS612478A (en) | Multi-screen display television receiver | |
| JPH0262593A (en) | Character display device | |
| JPH0547024B2 (en) | ||
| KR900003476Y1 (en) | Picture inserting circuit for on screen displayer | |
| JPS643429B2 (en) | ||
| JPH0646350A (en) | Display device | |
| JPH0468680A (en) | television receiver | |
| JPH0282765A (en) | Double screen display control circuit and video equipment provided with same | |
| KR100189528B1 (en) | A pattern display circuit of television receiver | |
| KR0157481B1 (en) | Vertical magnification improvement circuit of wide tv | |
| JPH01137889A (en) | magnetic recording and reproducing device | |
| US5917555A (en) | Composite video signal generator | |
| KR100332745B1 (en) | Picture-by-picture device of television receiver | |
| KR0143167B1 (en) | Pip display circuit of wide screen television receiver | |
| KR970001889Y1 (en) | An equipment for controlling wide-screen | |
| US5568182A (en) | Teletext and videotex processing system and method | |
| JPH0884304A (en) | Video multiplexer | |
| JPS61199391A (en) | Method for correcting delay signal |