JPH0262794A - Ｅｐｒｏｍの書き込み方法 - Google Patents
Ｅｐｒｏｍの書き込み方法Info
- Publication number
- JPH0262794A JPH0262794A JP63214607A JP21460788A JPH0262794A JP H0262794 A JPH0262794 A JP H0262794A JP 63214607 A JP63214607 A JP 63214607A JP 21460788 A JP21460788 A JP 21460788A JP H0262794 A JPH0262794 A JP H0262794A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- terminal
- data
- writing
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＥＰＲＯＭの書き込み方法に関し、特にＥＰＲ
ＯＭをプリント板に実装して書き込むＥ〔従来の技術〕 ＥＰＲＯＭは書き込みできるデータ量に対してチップの
サイズが小さく、所定の回数書き換えができるので、数
値制御装置、ロボット装置等に広く使用されている。
ＯＭをプリント板に実装して書き込むＥ〔従来の技術〕 ＥＰＲＯＭは書き込みできるデータ量に対してチップの
サイズが小さく、所定の回数書き換えができるので、数
値制御装置、ロボット装置等に広く使用されている。
一方、これらの装置に使用するＥＰＲＯＭの量は相当の
個数を必要とし、通常は一枚のプリント板に相当量のＥ
ＰＲＯＭを実装する。そして実装した状態でデータを各
ＥＰＲＯＭに書き込むことが行われている。
個数を必要とし、通常は一枚のプリント板に相当量のＥ
ＰＲＯＭを実装する。そして実装した状態でデータを各
ＥＰＲＯＭに書き込むことが行われている。
また、記憶容量がＩＭビット程度のＥＰＲＯＭではデー
タを書き込む方法として、バイト書き込みモードの他に
、より凹き込み速度の速いページ書き込みモードがある
が、どちらもデータバスのビット幅分のＥＰＲＯＭに対
して書き込みを行っていた。
タを書き込む方法として、バイト書き込みモードの他に
、より凹き込み速度の速いページ書き込みモードがある
が、どちらもデータバスのビット幅分のＥＰＲＯＭに対
して書き込みを行っていた。
しかし、この場合、書き込みを行うＥＰＲＯＭを選択す
るデコーダと、そのＥＰＲＯＭに書き込み信号を選択し
て与えるデコーダの２個のデコーダが必要である。この
ようなデコーダはＥＰＲＯＭの書き込み時のみ必要であ
り、ＥＰＲＯＭを実装したプリント板が制御装置に実装
されて使用されるときは不要である。
るデコーダと、そのＥＰＲＯＭに書き込み信号を選択し
て与えるデコーダの２個のデコーダが必要である。この
ようなデコーダはＥＰＲＯＭの書き込み時のみ必要であ
り、ＥＰＲＯＭを実装したプリント板が制御装置に実装
されて使用されるときは不要である。
本発明はこのような点に鑑みてなされたものであり、Ｅ
ＰＲＯＭをプリント板に実装して書き込むＥＰＲＯＭの
書き込み方法であって、デコーダの個数を減らすととも
に書き込みスピードをあげるＥＰＲＯＭの書き込み方法
を提供することを目的とする。
ＰＲＯＭをプリント板に実装して書き込むＥＰＲＯＭの
書き込み方法であって、デコーダの個数を減らすととも
に書き込みスピードをあげるＥＰＲＯＭの書き込み方法
を提供することを目的とする。
本発明では上記課題を解決するために、複数のＥＰＲＯ
Ｍをプリント板に実装して書き込むＥＰＲＯＭの書き込
み方法において、ページ・データ・ラッチモードで各Ｅ
ＰＲＯＭのラッチ回路に所定のデータを記憶させ、ペー
ジ・プログラムモードで前記各ＥＰＲＯＭに共通に書き
込み信号を与え、 前記各ＥＰＲＯＭに前記所定のデータを一度に書き込む
ことを特徴とするＥＰＲＯＭの書き込み方法が、 提供される。
Ｍをプリント板に実装して書き込むＥＰＲＯＭの書き込
み方法において、ページ・データ・ラッチモードで各Ｅ
ＰＲＯＭのラッチ回路に所定のデータを記憶させ、ペー
ジ・プログラムモードで前記各ＥＰＲＯＭに共通に書き
込み信号を与え、 前記各ＥＰＲＯＭに前記所定のデータを一度に書き込む
ことを特徴とするＥＰＲＯＭの書き込み方法が、 提供される。
ページ・データ・ラッチモードを使用して各ＥＰＲＯＭ
のラッチ回路に所定のデータを記憶させる。次に、ペー
ジ・プログラムモードで各ＥＰＲＯＭに共通に書き込み
信号を与えることによって、各ラッチに記憶させていた
データを各ＥＰＲＯＭに一度に書き込む。従って、書き
込み信号選択用のデコーダが不要となるとともに書き込
みスピードがあがる。
のラッチ回路に所定のデータを記憶させる。次に、ペー
ジ・プログラムモードで各ＥＰＲＯＭに共通に書き込み
信号を与えることによって、各ラッチに記憶させていた
データを各ＥＰＲＯＭに一度に書き込む。従って、書き
込み信号選択用のデコーダが不要となるとともに書き込
みスピードがあがる。
以下、本発明の一実施例を図面に基づいて説明する。な
お、以下の説明では第１図から第３図の端子あるいは信
号を示す記号の上に付しであるネガティブな状態を表す
記号のバーを省略する。
お、以下の説明では第１図から第３図の端子あるいは信
号を示す記号の上に付しであるネガティブな状態を表す
記号のバーを省略する。
第２図にＥＰＲＯＭの概要を示す。図において、１０は
ＥＰＲＯＭである。１１はラッチ回路であり、内部にラ
ッチがある。１２はメモリセルであり、ＩＭビット程度
の記憶容量を有する。１３はバスであり、アドレスバス
とデータバスの両方を含んでいる。
ＥＰＲＯＭである。１１はラッチ回路であり、内部にラ
ッチがある。１２はメモリセルであり、ＩＭビット程度
の記憶容量を有する。１３はバスであり、アドレスバス
とデータバスの両方を含んでいる。
端子ＣＥ、端子ＯＥ及び端子ＰＧＭに後述する所定の信
号レベルを与えるとページ・データ・ラッチモードとな
り、データバス上のデータがラッチ回路１１に記憶され
る。続いて、端子ＣＥ及び端子ＯＥに後述する別の信号
レベルを与え、端子ＰＧＭに書き込み信号を与えること
によってページ・プログラムモードとなり、ランチ回路
１１に記憶されたデータがメモリセル１２に書き込まれ
る。
号レベルを与えるとページ・データ・ラッチモードとな
り、データバス上のデータがラッチ回路１１に記憶され
る。続いて、端子ＣＥ及び端子ＯＥに後述する別の信号
レベルを与え、端子ＰＧＭに書き込み信号を与えること
によってページ・プログラムモードとなり、ランチ回路
１１に記憶されたデータがメモリセル１２に書き込まれ
る。
第３図にページ・データ・ラッチモード及びページ・プ
ログラムモードの設定条件を示す。２１はページモード
の種類を表す欄である。２２．２３、及び２４は、それ
ぞれＥＰＲＯＭの端子ＣＥの信号レベル、端子ＯＥの信
号レベル、端子ＰＧＭの信号レベルを示す欄である。２
５は端子ＶＰＰに印加する電圧を示す欄であり、２６は
端子■ＣＣに印加する電圧を示す欄である。
ログラムモードの設定条件を示す。２１はページモード
の種類を表す欄である。２２．２３、及び２４は、それ
ぞれＥＰＲＯＭの端子ＣＥの信号レベル、端子ＯＥの信
号レベル、端子ＰＧＭの信号レベルを示す欄である。２
５は端子ＶＰＰに印加する電圧を示す欄であり、２６は
端子■ＣＣに印加する電圧を示す欄である。
ページ・データ・ラッチモードにするためには、端子Ｃ
Ｅと端子ＰＧＭをハイレベルにし、端子ＯＥをローレベ
ルにする。ページ・プログラムモードにするためには、
端子ＣＥと端子ＯＥをハイレベルにし、端子ＰＧＭに０
．１〜１ｍ５ｅｃ程度のローレベルのパルスの書き込み
信号を与える。
Ｅと端子ＰＧＭをハイレベルにし、端子ＯＥをローレベ
ルにする。ページ・プログラムモードにするためには、
端子ＣＥと端子ＯＥをハイレベルにし、端子ＰＧＭに０
．１〜１ｍ５ｅｃ程度のローレベルのパルスの書き込み
信号を与える。
なお、いずれの場合においても端子ＶＰＰには＋１２．
５Ｖ、端子ｖ ｃ ｃ ニは＋６Ｖ（７）電圧を印加し
てお（。
５Ｖ、端子ｖ ｃ ｃ ニは＋６Ｖ（７）電圧を印加し
てお（。
第１図は本発明を実施するためのＥＰＲＯＭを実装した
プリント板のブロック図である。図において、ｌはメモ
リボードであり、２はアドレスバス、３はデータバスで
ある。４はデコーダであり、アドレスバス２よりの入力
信号によって信号ＯＥｌ〜０Ｅ４（ローレベル信号）の
中から一つを選沢して出力する。１０ａ〜１０ｄはＥＰ
ＲＯＭであり、ここでは四個のＥＰＲＯＭを表している
が、実際には必要に応じて多数のＥＰＲＯＭが実装され
る。端子ＰＧＭＩはＥＰＲＯＭ Ｉ Ｏａ−１０ｄの端
子ＰＧＭを共通に接続した端子、端子ＣＥＬはＥＰＲＯ
ＭＩ Ｏａ 〜１０ ｄの端子ＣＥを共通に接続した端
子である。
プリント板のブロック図である。図において、ｌはメモ
リボードであり、２はアドレスバス、３はデータバスで
ある。４はデコーダであり、アドレスバス２よりの入力
信号によって信号ＯＥｌ〜０Ｅ４（ローレベル信号）の
中から一つを選沢して出力する。１０ａ〜１０ｄはＥＰ
ＲＯＭであり、ここでは四個のＥＰＲＯＭを表している
が、実際には必要に応じて多数のＥＰＲＯＭが実装され
る。端子ＰＧＭＩはＥＰＲＯＭ Ｉ Ｏａ−１０ｄの端
子ＰＧＭを共通に接続した端子、端子ＣＥＬはＥＰＲＯ
ＭＩ Ｏａ 〜１０ ｄの端子ＣＥを共通に接続した端
子である。
まず、端子ＣＥＩと端子ＰＧＭＩをハイレベルに設定す
る。デコーダ４により信号ＯＥＩを出力するとＥＰＲＯ
Ｍ１０ａがページ・データ・ラッチモードとなり、デー
タバス３上のデータがＥＰＲＯＭｌｏａのラッチ回路に
記憶される。次に、信号ＯＥ２を出力することによって
データバス３上のデータがＥＰＲＯＭ１０ｂのラッチ回
路に記憶される。同様にして、信号ＯＥ３、ＯＥ４を出
力することによってＥＰＲＯＭＩ Ｏｃ、１０ｄの各ラ
ッチにも所定のデータが記憶される。
る。デコーダ４により信号ＯＥＩを出力するとＥＰＲＯ
Ｍ１０ａがページ・データ・ラッチモードとなり、デー
タバス３上のデータがＥＰＲＯＭｌｏａのラッチ回路に
記憶される。次に、信号ＯＥ２を出力することによって
データバス３上のデータがＥＰＲＯＭ１０ｂのラッチ回
路に記憶される。同様にして、信号ＯＥ３、ＯＥ４を出
力することによってＥＰＲＯＭＩ Ｏｃ、１０ｄの各ラ
ッチにも所定のデータが記憶される。
次に、デコーダ４の出力を停止させて各ＥＰＲＯＭのＯ
Ｅ端子をハイレベルにする。また、端子ＣＥＩはハイレ
ベルに設定しておく。ここで、端子ＰＧＭＩに書き込み
信号を与えると、全てのＥＰＲＯＭがページ・プログラ
ムモードになるので、各ＥＰＲＯＭのラッチ回路に記憶
されているデータが各ＥＰＲＯＭのメモリセルに一度に
書き込まれる。このように、メモリボードｌ上の複数の
ＥＰＲＯＭに対して一度に書き込みを行うことができる
。
Ｅ端子をハイレベルにする。また、端子ＣＥＩはハイレ
ベルに設定しておく。ここで、端子ＰＧＭＩに書き込み
信号を与えると、全てのＥＰＲＯＭがページ・プログラ
ムモードになるので、各ＥＰＲＯＭのラッチ回路に記憶
されているデータが各ＥＰＲＯＭのメモリセルに一度に
書き込まれる。このように、メモリボードｌ上の複数の
ＥＰＲＯＭに対して一度に書き込みを行うことができる
。
以上説明したように本発明では、各ＥＰＲＯＭに同時に
書き込みパルスを与えることにより、予め各ＥＰＲＯＭ
のラッチ回路に記憶させていたデータを一度に書き込む
ことができる。従って、書き込み信号を各ＥＰＲＯＭに
選択して与えるためのデコーダが不要となり、配線を簡
単になり、経済性が向上する。
書き込みパルスを与えることにより、予め各ＥＰＲＯＭ
のラッチ回路に記憶させていたデータを一度に書き込む
ことができる。従って、書き込み信号を各ＥＰＲＯＭに
選択して与えるためのデコーダが不要となり、配線を簡
単になり、経済性が向上する。
また、書き込み信号を与える回数が一回で良いので、書
き込み時間が短縮する。
き込み時間が短縮する。
第１図は本発明を実施するためのＥＰＲＯＭを実装した
プリント板のブロック図、 第２図はＥＰＲＯＭの概要を示した図、第３図はページ
書き込みモードの設定条件を示した図である。 １−−−−−−−−−−−−−・−メモリボード２−・
−−−−−−・−アドレスバス ３・・−・−・・−・・−データバス ４−・−・・・−−−−−・・デコーダ１０ ａ 〜１
０ ｄ−−−−−−−−−ＥＰ ＲＯＭｌｌ−・・−・
−・−・−ラッチ回路 １２・−−−一−・・・・・−・−メモリセル特許出願
人 ファナック株式会社 代理人 弁理士 服部毅巖 第２図
プリント板のブロック図、 第２図はＥＰＲＯＭの概要を示した図、第３図はページ
書き込みモードの設定条件を示した図である。 １−−−−−−−−−−−−−・−メモリボード２−・
−−−−−−・−アドレスバス ３・・−・−・・−・・−データバス ４−・−・・・−−−−−・・デコーダ１０ ａ 〜１
０ ｄ−−−−−−−−−ＥＰ ＲＯＭｌｌ−・・−・
−・−・−ラッチ回路 １２・−−−一−・・・・・−・−メモリセル特許出願
人 ファナック株式会社 代理人 弁理士 服部毅巖 第２図
Claims (1)
- （１）複数のＥＰＲＯＭをプリント板に実装して書き込
むＥＰＲＯＭの書き込み方法において、ページ・データ
・ラッチモードで各ＥＰＲＯＭのラッチ回路に所定のデ
ータを記憶させ、 ページ・プログラムモードで前記各ＥＰＲＯＭに共通に
書き込み信号を与え、 前記各ＥＰＲＯＭに前記所定のデータを一度に書き込む
ことを特徴とするＥＰＲＯＭの書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214607A JPH0262794A (ja) | 1988-08-29 | 1988-08-29 | Ｅｐｒｏｍの書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214607A JPH0262794A (ja) | 1988-08-29 | 1988-08-29 | Ｅｐｒｏｍの書き込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262794A true JPH0262794A (ja) | 1990-03-02 |
Family
ID=16658517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214607A Pending JPH0262794A (ja) | 1988-08-29 | 1988-08-29 | Ｅｐｒｏｍの書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002046929A1 (fr) * | 2000-12-06 | 2002-06-13 | Tdk Corporation | Contrôle de mémoire flash |
-
1988
- 1988-08-29 JP JP63214607A patent/JPH0262794A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002046929A1 (fr) * | 2000-12-06 | 2002-06-13 | Tdk Corporation | Contrôle de mémoire flash |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890694B2 (en) | Latched address multi-chunk write to EEPROM | |
| JPS63146298A (ja) | 可変語長シフトレジスタ | |
| JPH0778997B2 (ja) | 不揮発性半導体メモリ | |
| JPH0457295A (ja) | 電気的書込消去可能メモリ回路 | |
| EP0443775B1 (en) | Signature circuit for non-volatile memory device | |
| US4807114A (en) | Microcomputer with internally and externally programmed eprom | |
| US4639894A (en) | Data transferring method | |
| EP0570977A2 (en) | Semiconductor memory device | |
| JPH03254499A (ja) | 半導体記憶装置 | |
| EP0381940A1 (en) | Register bank circuit | |
| US20030046481A1 (en) | Method and apparatus for reducing the number of programmed bits in a memory array | |
| JPH0279294A (ja) | データ長変更可能メモリ | |
| JPS6076094A (ja) | 読み出し専用メモリ | |
| CN107039067A (zh) | 一种存储器及读写方法 | |
| JPH09213092A (ja) | 半導体集積回路装置 | |
| US6751117B2 (en) | Single ended row select for a MRAM device | |
| JP2618032B2 (ja) | 入出力回路 | |
| US6034921A (en) | Method, apparatus, pager, and cellular telephone for accessing information from a memory unit utilizing a sequential select unit | |
| JP3110192B2 (ja) | プログラマブル・リード・オンリ・メモリ | |
| JP2507103B2 (ja) | メモリシステム | |
| JP2616184B2 (ja) | 半動体メモリ装置 | |
| KR100280391B1 (ko) | 소수의 셀을 갖는 롬 구조 | |
| JP3031581B2 (ja) | ランダムアクセスメモリおよび情報処理装置 | |
| JPH0798991A (ja) | 不揮発性半導体記憶装置 | |
| JPH10241352A (ja) | 半導体記憶装置 |