JPH0263115A - 薄膜の選択成長方法 - Google Patents

薄膜の選択成長方法

Info

Publication number
JPH0263115A
JPH0263115A JP21553588A JP21553588A JPH0263115A JP H0263115 A JPH0263115 A JP H0263115A JP 21553588 A JP21553588 A JP 21553588A JP 21553588 A JP21553588 A JP 21553588A JP H0263115 A JPH0263115 A JP H0263115A
Authority
JP
Japan
Prior art keywords
grown
substrate
thin film
window part
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21553588A
Other languages
English (en)
Inventor
Koichi Ishida
石田 宏一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21553588A priority Critical patent/JPH0263115A/ja
Publication of JPH0263115A publication Critical patent/JPH0263115A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は格子欠陥密度の低い薄膜の選択成長方法に関
するものである。
(従来の技術) これまで基板と格子定数の大きく異なるエピタキシャル
薄膜、たとえばSi基板上のGaAs薄膜の成長は主に
有機金属気相成長法(MOCVD)、分子線エピタキシ
ャル成長法(MBE)を用い、2段階成長法と呼ばれて
いる方法によって行なわれていた。この方法では、まず
低温の成長温度で薄いバッファ層を成長する。このバッ
ファ層と基板との界面にはミスフィツト転位が導入され
、エピタキシャル層と基板との格子定数の相異による応
力は緩和され、バッファ層の格子は本来の格子にもどる
よってこのバッファ層の上に高温成長時に容易にエピタ
キシャル層を成長することができる。
(発明が解決しようとしている問題点)しかし、このよ
うに成長したエピタキシャル薄膜の転位密度は109〜
108cm−2と非常に多い。この転位の一部はミスフ
ィツト転位の端部であり、その他は成長中において局所
的な応力の集中によって生じたものである。
このエピタキシャル層中の転位密度を低減するために、
エピタキシャル層成長中に歪超格子を加えることや、成
長後に熱処理をすることなどが試みられている。しかし
ながら、このような処理をほどこしても、エピタキシャ
ル層中の転位密度はたかだか10’cm−2程度までし
か減少しない。また、歪超格子を加えたり、熱処理をほ
どこすことは、エピタキシャル層の製造方法が非常に煩
雑になる。
本発明の目的はこの問題を解決した簡便な低転位密度の
エピタキシャル薄膜の製造方法を提供することにある。
(問題点を解決するための手段) この発明の要旨とするところは溝部分への(111J面
を転位のすべり面として有する薄膜の選択成長において
溝の高さhと幅Wの比をh>wtanθを満たすように
大きくとることにより(θは(111)面と基板表面の
法線のなす角)、格子欠陥の薄膜の上方への伝播を抑制
することにある。
(作用) 一般にヘテロエピタキシャル層中の格子欠陥は、その多
くは界面近傍で発生し、上方に伝播する。格子欠陥は界
面に発生するミスフィツト転位の端部や、局所的な応力
の集中によって生じるすべり転位や、積層欠陥などがあ
る。ジンクブレンド型の結晶において、転位のすべり面
は(111)面であり、転位線の方向は<110>方向
を向く傾向がある。従って多くの場合、転位はエピタキ
シャル膜中において(111)面上の<110>方向を
斜め上方に進み、基板の法線方向平行に上方に伝播する
ことは稀である。また、積層欠陥は常に(111)面上
にある。
ここでマスク開口部または溝の高さを51幅をWとし、
基板表面と(111)面の法線のなす角をθとする。上
にのべたことより、選択成長において、マスク開口部の
高さと幅がh>wtanθの条件をみたするように高さ
を大きくとれば、界面近傍で発生した格子欠陥の多くは
(111)面上を斜め上方に伝播し、マスク材の側面に
到達し、そこで消滅する。
よって、選択エピタキシャル成長層上方の格子欠陥密度
を大幅に低減することができる。
本発明は原理的に(111)面を転位のすべり面とする
ような結晶であれば有効であり、ジンクブレンド型、ダ
イヤモンド型、面心立方構造の各種結晶に応用可能であ
る。
(実施例) 以下、図示の実施例により、選択へテロエピタキシャル
薄膜の製造方法を説明する。
(1)第1図はこの発明に係る製造方法の一実施例を説
明するための試料要部断面図である。(100)Siの
基板11に熱酸化により膜厚りが4pmのSiO□12
を成長した。次にドライエツチングによりSiO2マス
ク材中に<110>方向を一辺とする長さWが2.5p
mの正方形ウィンド部を形成し、h>wtanθとなる
ようにした。この基板を減圧MOCVD装置に装着し、
900°Cで2分間H2で希釈したAsH3中でウィン
ド部の底部に露出しているSi表面を清浄化した。次に
ジエチルガリウムクロライド(DEGaCl)とAsH
aを原料として原子層成長モードでGaAs13をウィ
ンド部に選択成長した。基板温度は600°Cである。
(2)第2図は他の実施例を説明するための試料要部断
面図である。本実施例はGaAsの成長方法は実施例(
1)と同じであるが基板の形成方法が異なる。まずSi
上21に一辺が<110>方向にある正方形の幅4pm
1深さ7pmのトレンチをドライエツチングにより形成
する。次に熱酸化により0.4pmの5t02膜22を
成長し、さらにトレンチ底部のSiO2膜のみをドライ
エツチングにより除去する。このトレンチ内に実施例(
1)と同じ方法でGaAs23を成長した。
第3図は以上により作製した本発明の薄膜と従来例との
カソードルミネッセンスを比較して示す図である。すな
わち77°Kにおけるカソードルミネッセンスによる選
択成長部のGaAsの発光強度31を通常のSi基板上
に全面GaAsをした場合32と比較して示しである。
実施例(1)と(2)の場合、発光強度は同程度であり
その強度は全面に成長した場合に較らべて約3倍強度が
強かった。
以上の実施例においてはGaAsを用いたが、GaAs
以外の他のジンクブレンド型結晶例えばInPAIGa
Asダイヤモンド型結晶のSiなど及び面心立方構造の
At Agなどにも適用可能である。またマスク材はS
iO□膜に限らすSiNx膜や半導体材料や金属材料で
も、構わない。成長方法は原子層エピタキシャル成長方
法に限らずガスソース分子線エピタキシャル成長方法、
スパッタ法など各種成長方法に応用できる。
(発明の効果) このように本方法により選択的に成長したエピタキシャ
ル薄膜は発光強度が増大しており、このことは格子欠陥
が大幅に減少していることを示している。従って本発明
によれば極めて良質のへテロエピタキシャル膜を成長で
きることを示している。
またこのように選択成長したエピタキシャル層を種とし
てSiO2膜上に横方向にエピタキシャル膜を成長する
ことも可能であり、この場合には格子欠陥密度の低い、
半導体l絶縁膜の構造のエピタキシャル膜を形成するこ
とができる。
【図面の簡単な説明】
第1図と第2図はこの発明に係る成長方法の実施例を説
明するための選択へテロエピタキシャル薄膜の構造を示
す図、第3図はこの発明の効果を示すためのカソードル
ミネッセンスの結果を示す図である。 11、21・・・Si基板、12,22・・・SiO2
膜、13,23・・・GaA4゜

Claims (1)

    【特許請求の範囲】
  1. 基板上に設けられた溝部分に{111}面を転位のすべ
    り面として有する薄膜を選択的に成長させる方法におい
    て、溝部分の幅をw、高さをh、基板表面と{111}
    面の法線のなす角をθとすると、h>wtanθである
    ことを特徴とする薄膜の選択成長方法。
JP21553588A 1988-08-29 1988-08-29 薄膜の選択成長方法 Pending JPH0263115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21553588A JPH0263115A (ja) 1988-08-29 1988-08-29 薄膜の選択成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21553588A JPH0263115A (ja) 1988-08-29 1988-08-29 薄膜の選択成長方法

Publications (1)

Publication Number Publication Date
JPH0263115A true JPH0263115A (ja) 1990-03-02

Family

ID=16674037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21553588A Pending JPH0263115A (ja) 1988-08-29 1988-08-29 薄膜の選択成長方法

Country Status (1)

Country Link
JP (1) JPH0263115A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法

Similar Documents

Publication Publication Date Title
EP0430280B1 (en) Selective and non-selective deposition of Si1-x Gex on a Si substrate that is partially masked with Si O2
EP2171747B1 (en) Method for producing improved epitaxial materials
US5399522A (en) Method of growing compound semiconductor
JP2003277195A (ja) Iii−v族窒化物系半導体基板およびその製造方法
JPH0484418A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
US5356510A (en) Method for the growing of heteroepitaxial layers
JPH04303920A (ja) Iv族基板上の絶縁膜/iii −v族化合物半導体積層構造
Doolittle et al. MBE growth of high quality GaN on LiGaO2 for high frequency, high power electronic applications
Fujimori et al. Growth and characterization of AlInN on AlN template
JPH04315419A (ja) 元素半導体基板上の絶縁膜/化合物半導体積層構造
JPH0263115A (ja) 薄膜の選択成長方法
JPH04260321A (ja) ヘテロエピタキシャル層の成長法
Suzuki et al. Polarity control of GaN epilayers grown on ZnO templates
JP2687445B2 (ja) ヘテロエピタキシャル成長方法
JP4748925B2 (ja) エピタキシャル基板、半導体積層構造及びiii族窒化物層群の転位低減方法
JP7182172B2 (ja) Iii族窒化物半導体装置
JP3074212B2 (ja) 半導体結晶成長方法
JPH0677129A (ja) 半導体薄膜の製造方法
JP2503255B2 (ja) 化合物半導体基板の製造方法
Tanaka et al. Transmission electron microscopy study of an AlN nucleation layer for the growth of GaN on a 7-degree off-oriented (0 0 1) Si substrate by metalorganic vapor phase epitaxy
JPH04125920A (ja) 半導体薄膜の成長方法
JP2742855B2 (ja) 半導体薄膜の製造方法
Wang et al. Epitaxial lateral overgrowth of GaN by the sublimation method and by MOCVD
JPH0737806A (ja) 半導体薄膜成長方法
JPH088184A (ja) 半導体素子の製造方法