JPH0263121U - - Google Patents

Description

【図面の簡単な説明】

第１図は第１の考案のマイクロコンピユータの
リセツト回路の一実施例のブロツク系統図、第２
図は第１図を説明するための波形図、第３図は第
２の考案のマイクロコンピユータのリセツト回路
の一実施例のブロツク系統図、第４図は第３図を
説明するための波形図、第５図は従来のマイクロ
コンピユータのリセツト回路のブロツク系統図で
ある。 １……マイクロコンピユータ、１ｃ……リセツ
ト端子、１ｄ……電源パワー制御端子、２……レ
ギユレータ、３……トリガ回路、４……リセツト
パルス発生回路、５，７，１４，１６，１８……
微分回路、６……シユミツトトリガ回路、８，１
７，１９……ワンシヨツトマルチバイブレータ、
１０……記憶回路、１１……第１パルス発生回路
、１２……第２パルス発生回路、１３……スイツ
チ回路、１５……Ｒ―Ｓマルチバイブレータ、Ｓ
１……接続子、Ｓ３……スイツチ手段。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) バツクアツプ電源が供給された時、この立
   ち上がる供給電圧を微分して波形整形することに
   より前記供給電圧が充分立ち上がる時間の幅を有
   するパルス信号を生成するトリガ回路と、このト
   リガ回路よりのパルス信号によりマイクロコンピ
   ユータをリセツトするためのリセツトパルスを発
   生するリセツトパルス発生回路とより構成した事
   を特徴とするマイクロコンピユータのリセツト回
   路。 (2) マイクロコンピユータのリセツト端子の接
   続を開閉するスイツチ回路と、パルスの発生およ
   び供給をするスイツチ手段と、このスイツチ手段
   よりのパルスから所定時間だけ遅延した第１パル
   スを発生する第１パルス発生回路と、前記マイク
   ロコンピユータにバツクアツプ電源が供給された
   時、これを検知し、前記スイツチ回路を閉状態に
   すると共に、前記バツクアツプ電源が供給された
   後、前記スイツチ手段の１回目の操作により発生
   するパルスにより前記第１パルス発生回路が動作
   して発生する第１パルスにより前記スイツチ回路
   を開状態にしてこれを保持する記憶回路と、前記
   第１パルスからこの第１パルスより所定時間だけ
   遅延した前記マイクロコンピユータの電源パワー
   のオン・オフを制御する第２パルスを発生する第
   ２パルス発生回路とより構成した事を特徴とする
   マイクロコンピユータのリセツト回路。