JPH0263201A

JPH0263201A - 伝送線路スイッチ

Info

Publication number: JPH0263201A
Application number: JP1174307A
Authority: JP
Inventors: Stephen J Flynn; スチィーブン　ジョン　フリン; Gerard King; ジェラード　キング
Original assignee: Marconi Co Ltd
Current assignee: BAE Systems Electronics Ltd
Priority date: 1988-07-08
Filing date: 1989-07-07
Publication date: 1990-03-02
Also published as: ES2023349A4; DE350323T1; DE68910403T2; EP0350323A2; EP0350323A3; DE68910403D1; CN1039338A; EP0350323B1; US4959873A; ES2023349T3; CN1018312B

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】イ、産業上の利用分野この発明は伝送線路スイッチに関し、そして特に、共通
出力線路に接続した複数の入力線路の１つからの信号利
得を有する伝送のためのスイッチに関する。

口、従来の技術多年にわたって、マイクロ波回路のためのスイッチにお
ける制御素子としては、ＰＩＮダイオードが優位を占め
ていた。よシ最近になって、高速スイッチの設計におい
て、単および複のゲートＦＥＴの利用に関心が集ってき
ている。ＦＥＴを利用する構成には直列および分岐の実
装配置があり、両者とも、信号（直列構成）の伝送のた
めの、あるいは線路（分岐構成）を横断する分岐のよう
な低インピーダンス通路としての「オン」状態における
素子のドレーン／ソース抵抗に依存する。直列と分岐実
装素子の組合わせも既知であり、これはスイッチの「オ
フ」状態における分離をより改良している。これらの構
成の全部は広帯域（非同調）応答を与える。

「オン」状態における挿入損は、適切なｒ７ｉＪｖ４成
分を加えることによって幾分、低減することができる。

しかし、このようにスイッチとして利用されたダイオー
ドあるいはＦＥＴのために、ある程度の信号減衰、すな
わち、それが一部分となっている装置全体の雑音指数に
加えられる損失が生ずる。また、これらの構成のうちの
どれも、ＦＥＴ素子の増幅性能を利用していない。伝送
線路スイッチがマイクロ波受信装置のフロントエンドに
あるような、例えば、スイッチが、異なる偏波を有する
２つのＤＢＳ放送信号のうちの１つを選ぶよう要求され
るような応用例において、雑音指数、周波数応答および
分離に関するスイッチの性能は、装置の残ｊＯＫ利用で
きる信号の品質に強い効果を持つであろう。そのような
場合、利得を備えるスイッチとしてのＦＥＴ素子の利用
は、受信装置のフロントエンドに置かれて、雑音性能に
関して最上位段であるスイッチの雑音指数が、はぼ増幅
回路のそれであるという重要な利点を持っている。

（ハ）発明の目的と構成本発明の目的は、現存するスイッチに比較して、改良さ
れた雑音性能を有する伝送線路スイッチを提供すること
である。

発明によれば、複数の入力線が接合点において共通の出
力線に接続している伝送線路スイッチ構成は、各入力線
路において関連する増幅手段を備えておυ、この増幅手
段は「オン」状態において動作可能であって１を超える
利得で信号を送信し、そして「オフ」状態において、増
幅手段の出力インピーダンスは、関連する増幅手段と接
合点間の入力線路の長さに関連して、増幅手段が前記接
合点において高インピーダンスを示すようなもの、とな
っている。

増幅手段のその「オフ」状態における出力インピーダン
スは、入力線路の特性インピーダンスに比較して低イン
ピーダンスであることができる。

各増幅手段はＦＥＴ型素子、素子をその関連入力線路に
整合させる整合回路網、および増幅手段の状態を決定す
るバイアス手段、とを含むことができる。

ＦＥＴ型素子は高電子移動度トランジスタ（ＨＥＭＴ　
）であってよい。

入力線路、出力線路、接合点および、増幅手段の少なく
とも一部はプリントマイクロストリップ形であることが
できる。

伝送線路スイッチング構成は、その「オン」状態におけ
る増幅手段の雑音指数によってはぼ決定される雑音指数
を持っている。

この構成には、各々がマイクロ波アンテナの受信ホーン
からの２つの直交偏波信号の１つを搬送する、２つの入
力伝送線路が含まれていて。

増幅手段はその「オン」状態において、これらの信号の
ための受信機の一部を構成する。

に）実施例次に発明による伝送線路スイッチの実施例について図面
を参照して説明する。

第１図では、接合点４で共通出力線路３に永久接続した
２つの入力伝送線路１と２が示される。入力線路１と２
の各々は、その通路に、バイアス回路網６と７を有する
ＦＥＴ素子９から成る増幅段１０を含んでいる。バイア
ス回路網６と７はＦＥＴ素子９が２つの状態のうちの１
つにおいて動作できるようにさせる。すなわち、増幅段
１０が入力線路によってそれに与えられる信号を増幅す
る高利得「オン」状態、および入力線路に与えられる信
号が増幅段１０の出力においてほぼ減衰され、そして素
子９が低出力インピーダンスを有する分離すなわち「オ
フ」状態である。バイアス機能に加えて、回路網６は素
子９に最適雑音源インピーダンスを示すよう設計されて
おシ、一方回路網７は、素子９の出力インピーダンスを
入力線路の特性インピーダンスに整合する。

動作において、２つの別々の信号は入力線路１と２に別
々に与えられるが、この信号の１つは出力線路５に送信
するすなわちスイッチする必要があシ、他方の信号は基
本的には、出力線路３および他の入力線路から分離され
ている。

例えば、入力線路１に与えられた信号が必要とされる信
号であると考える。この場合、素子９′はそのバイアス
回路網６′と７′の制御によって、その「オン」状態に
バイアスされ、その結果、回路網７′から発生する信号
は、回路網６′を介して素子９′に与えられた必要信号
の増幅された型となっている。その１オン」状態におけ
る素子９′の出力インピーダンスは回路網７′によって
入力線路１の特性インピーダンスに変換される。

これによって最大信号を、増幅器段１０′の出力から入
力線路１へ確実に伝達する。同時に、入力線路２の増幅
器段１０′における素子９＃は、そのバイアス回路６″
と７“によって、「オフ」状態にバイアスされる。従っ
て、素子９“は入力線路２に与えられた信号に対して利
得を与えず、そして増幅器段１０″がその入力線路２へ
の出力において示す低出力インピーダンスによってよう
減衰される。

接合点４において、入力線路１の必要とされる（増幅さ
れた）信号は２つの通路を選択できる。すなわち、接合
点４において線路の特性インピーダンスを示す出力伝送
線路５、および他の入力線路２がそれである。理想的に
は、入力線路１からの必要な信号は出力線路３にのみ伝
送されそして入力線路２には必要な信号の伝送が行なわ
れないことである。入力線路１と２間に最大分離を有す
る、必要な信号の出力線路３への最適伝送は、入力線路
２が接合点４において必要な信号への非常に高インピー
ダンス通路を示すように配置することによって、達成さ
れる。入力線路２によって示されるインピーダンスは、
出力線路３によって示される特性インピーダンスに比較
して高くならなければならない。

その理由は、それが接合点４における挿入損を決定する
これら２つのインピーダンスの比率になっているからで
ある。その「オフ」状態における素子９“によって示さ
れる低出力インピーダンスは、増幅器段１０“の出力と
接合点４との間の入力線路２として、適切な長さＬを選
定することによって、接合点４における高インピーダン
スに変換することができる。線の長さＬが適切に選定さ
れる場合、接合点４における必要な信号は優先的に、出
力線路３である低イ／ビーダンス通路に従い、そして入
力線路２に対する信号「損」は最小化される。

実施態様において、入力線路１と２）および増幅器段１
０′と１０″は一般に同じ特性を持っているので、増幅
器段１０の出力における２つの入力線路長りは同一にな
るであろう。従って、必要な信号は、バイアス回路網６
と７の適切な制御によって、どちらの入力線路からも選
択することができる。有効な変換のためには、素子９の
出力インピーダンスは「オフ」状態において、非常に高
いかあるいは非常に低くすべきである。ＦＥＴ素子また
は高電子移動度トランジスタ（ＨＥＭＴ）によって、バ
イアスは非常に容易に配置されて、「オフ」状態におけ
る低出力インピーダンスを与える。しかし、他の素子お
よび、「オフ」状態において高出力インピーダンスを与
える他のバイアス方法を利用することもできる。そのよ
うな素子に対して、低出力インピーダンスは、典形的に
、約５オームであるが、般に、約１０オームよシ高いこ
とはない。この素子は、高出力インピーダンスで作動す
る場合ヨシ、低出力インピーダンスで作動した場合の方
が、不要な信号のより大きい減衰を与えることが分って
いる。低出力インピーダンスは、接合点４において、伝
送線路の特性インピーダンス（普通は５０オーム）に比
較して高いインピダンスに変換される。最小５００オー
ムが高いと考えられるが、しかし、他の応用例では、増
幅器段の利得によって、より低いインピーダンスが利用
されることもあり、そしてそれは他の入力線路に対する
必要な信号の許容損とみなされる。

実施態様において、伝送線路は共通の基板にプリントす
ることができる。次いで、回路網６と７は、ＦＥＴ素子
９から適切な距離を置いて、入力線路のプリントトラッ
クに加えられる「スタブ」として同様にプリントするこ
とができる。

インピーダンス整合は、スタブのこの距離と長さを決定
することによって達成することができる。回路網６と７
のバイアス成分の幾つかには、素子９のための電源から
伝送信号を分離する低域スイルタが含まれるが、これら
もまた基板にプリントすることができる。入力線路１と
２には必然的に、増幅器段１０の出力と接合点４との間
のＤ．Ｃ．ブレーク５が含まれる。このり、　Ｃ，ブレ
ーク５は、素子９の１つに印加されたバイアス電圧が他
の素子に達しないようにする働きをする。プリントマイ
クロストリップ伝送線路において、Ｄ、Ｃ，ブレーク５
は、容量性結合によって１区間の線路をしゃ断すること
によって作ることができる。この結合は、入力線路の２
つの分離部分間に「織り込まれた」トラックから成る細
い、密接した平行ストリップを備えることができる。こ
れらストリップの長さは入力線路の一部を構成し、そし
て信号にとっての有効な通路長であり、それは全体の線
路長りに含まれる。

入力線路は、素子９の「オフ」状態において必要なイン
ピーダンス変換を行なういずれの便利な長さＬであって
もよい。「オフ」状態における素子９の出力インピーダ
ンスは当然、低抵抗に加えて容量成分を含んでいる。こ
れは主に、素子９のドレーン／ソース容量による。接合
点４における高インピーダンスを得るために、線路長り
はこの容量を考慮して増大しなければならない。このス
イッチは、伝送線路の固定電気的長さにしたがって、元
来、狭帯域である。従って、入力線路の長さＬは、最大
帯域幅を与え、かつ損失を最小化することが実際にでき
るよう短く保持されるべきである。

「オン」状態における増幅器段の利得は、使用される素
子によるが、典型的には、ＨＥＭＴ素子を利用する約１
１　ＧＨｚの周波数で１０ｄＢであってよい。出力伝送
線路３における２信号間で２０ｄＢより大きい分離が達
成されている。スイッチが受信装置のフロントエンドに
おいて使用され、例えば、２信号のうちの１つを選択す
る場合、増幅器段は受信装置の一部となり、そしてスイ
ッチの雑音指数は、増幅器段のそれによつてほぼ決定さ
れる。この種の利用において記述されたスイッチ構成を
利用する利点は、増幅前にそれ自体の雑音を信号に混入
させるような、損失のあるスイッチをフロントエンドに
おいて利用する装置のそれに比較して、改良した全雑音
指数としたシ、あるいは２つの入力増幅器の後に分離ス
イッチを利用することに比較して空間および構成要素に
おける節約が可能である点である。スイッチの利用の１
分野はＤＢＳ衛星受信装置にあシ、この場合、２つの別
々のプログラムは共通の周波数を共有することができ、
信号は異なる（相互に直交する）偏波を持っている。受
信アンテナが同時に２つの信号を抽出し、そしてそれら
を、前述のスイッチ構成に給電する伝送線路に別々に印
加するように配置される場合に、都合のよいことには受
信アンテナから遠イ電子制御によってプログラム選択を
行うことができる。

上述の実施態様は２つの入力線路だけであるが、スイッ
チの動作原理は複数の入力線路を持つ構成にも等しく適
用され、選択された入力は、「オン」状態で高利得で動
作する増幅器を有し、一方、個入力増幅器は「オフ」状
態にバイアスされる。しかし、入力の数が増加すると、
必要信号の「オフ」入力線路への損失の機会もまた増加
する。従って、必要信号に対する不十分な挿入による損
失指数を回避しようとする場合には、「オフ」入力線路
が接合点において高インピーダンスを示すという要件は
より厳しくなる。

【図面の簡単な説明】

第１図は２つの入力線路を有する伝送線路スイッチの概
略ブロック図である。図中、１と２は入力伝送線路、３は出力線路、５はり、
　Ｃ，ブレーク、６と７はバイアス回路網、９はＦＥＴ
素子、１０は増幅段をそれぞれ示す。

Claims

【特許請求の範囲】

（１）複数の入力線路（１，２）が接合点（４）におい
て共通出力線路（３）に接続しており、各入力線路に関
連する増幅手段（１０）を備える伝送線路スイッチであ
つて、前記各増幅手段（１０）はオン状態において動作
可能で１を超える利得で信号を送信し、そしてオフ状態
において、前記関連する増幅手段（１０）と前記接合点
（４）間の入力線路の長さ（Ｌ）に関連して、前記増幅
手段（１０）は前記接合点（４）において高インピーダ
ンスとなるようにしたことを特徴とする前記伝送線路ス
イッチ。
（２）特許請求の範囲第１項記載の伝送線路スイッチに
おいて、前記出力インピーダンスは前記入力線路（１，
２）の特性インピーダンスと比較して低インピーダンス
であることを特徴とする前記伝送線路スイッチ。
（３）特許請求の範囲第１項あるいは第２項記載の伝送
線路スイッチにおいて、前記各増幅手段（１０）はＦＥ
Ｔ型素子（９）と、前記素子を関連する入力線路に整合
させる整合回路網（６，７）と、前記増幅手段（１０）
の状態を決定するバイアス手段（６，７）とを備えてい
ることを特徴とする前記伝送線路スイッチ。
（４）特許請求の範囲第３項記載の伝送線路スイッチに
おいて、前記素子（９）は高電子移動度トランジスタ（
ＨＥＭＴ）であることを特徴とする前記伝送線路スイッ
チ。
（５）前述の特許請求の範囲のいずれか１項記載の伝送
線路スイッチにおいて、各入力線路（１，２）は関連す
る増幅手段（１０）と前記接合点（４）間にＤ．Ｃ．ブ
レーク（５）を組入れていることを特徴とする前記伝送
線路スイッチ。
（６）前述の特許請求の範囲のいずれか１項記載の伝送
線路スイッチにおいて、前記入力線路（１，２）と、前
記Ｄ．Ｃ．ブレーク（５）と、前記出力線路（３）と、
前記接合点（４）はマイクロストリツプに形成されてい
ることを特徴とする前記伝送線路スイッチ。
（７）前述の特許請求の範囲のいずれか１項記載の伝送
線路スイッチにおいて、前記出力インピーダンスは容量
成分を有していることを特徴とする前記伝送線路スイッ
チ。
（８）前述の特許請求の範囲のいずれか１項記載の伝送
線路スイッチであつて、前記「オン」状態における前記
増幅手段の雑音指数によつてほぼ決定された雑音指数を
持つていることを特徴とする前記伝送線路スイッチ。
（９）前述の特許請求の範囲のいずれか１項記載の伝送
線路スイッチにおいて、前記複数の入力線路は、各々が
マイクロ波アンテナの受信ホーンからの２つの直交偏波
信号の１つを搬送する２つの伝送線路から成り、そして
前記「オン」状態における前記増幅手段は前記信号のた
めの受信機の一部を構成していることを特徴とする前記
伝送線路スイッチ。