JPH0263217A - バイポーラ論理回路 - Google Patents
バイポーラ論理回路Info
- Publication number
- JPH0263217A JPH0263217A JP63214319A JP21431988A JPH0263217A JP H0263217 A JPH0263217 A JP H0263217A JP 63214319 A JP63214319 A JP 63214319A JP 21431988 A JP21431988 A JP 21431988A JP H0263217 A JPH0263217 A JP H0263217A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- conductive
- npn
- sbd
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はバイポーラ論理回路に関し、特にバイポーラ
論理回路の出力部を提供するものである。
論理回路の出力部を提供するものである。
従来のバイポーラ論理回路としては例えば′８５三菱半
導体データブックバイポーラデジタル１０（Ｌ８男’Ｉ
’Ｌ）編で、２−９頁に示されたものが知られている。
導体データブックバイポーラデジタル１０（Ｌ８男’Ｉ
’Ｌ）編で、２−９頁に示されたものが知られている。
第２図は上記従来のＬＳＴＴＬの出力部の等価回路を示
す回路図で、図において、（１）は高電位電源接続用端
子、（２）は低電位電源接続用端子、（３）は出力端子
である。（ロ）はロウまたはハイの論理出力を指定する
信号をベースに受ける８ＢＤけｎｐｎ ）うンジスタで
、そのコレクタは抵抗Ｑのを介して高電位電源接続用端
子（１）に接続されている。＠および（至）はそれぞれ
ダーリント接続されたＳＢＤ寸ｎｐｎトランジスタおよ
びｎｐｎ ）ランジスタであり、等節約には１つのトラ
ンジスタ素子と考えることができ、ＳＢＤ＃ｎｐｎ）ラ
ンジスタ（ロ）の非導通忙対して導通し、出力端子（３
）を高電位側に選択的に接続するためのものである□
ｎｐｎ ）ランジスタ（至）のエミッタは出力端子（３
）に接続され、ＳＢＤけｎｐｎ ）ランジメタ０躇およ
びｎｐｎ ）ランジスタ（至）のコレクタは互いに接続
されて抵抗（イ）を介して高電位電源接続用端子＋１）
Ｋ接続されている。ｎｐｎ ）ランジスタ０のベース
と出力端子（３）の間には抵抗（至）が接続されている
。ａ４は８ＢＤけｎｐｎ ）ランジスタα璋の導通に対
して導通し、出力端子（３）を低電位側に選択的に接続
するための８ＢＤ ｔ＃ ｎｐｎ ）ランジスタであｐ
ｌそのベースはＢＢＤけｎｐｎ ）ランジスタａυのエ
ミッタに、コレクタは出力端子（３）に、エミッタは低
電位電源接続用端子（２）にそれぞれ接続されている。
す回路図で、図において、（１）は高電位電源接続用端
子、（２）は低電位電源接続用端子、（３）は出力端子
である。（ロ）はロウまたはハイの論理出力を指定する
信号をベースに受ける８ＢＤけｎｐｎ ）うンジスタで
、そのコレクタは抵抗Ｑのを介して高電位電源接続用端
子（１）に接続されている。＠および（至）はそれぞれ
ダーリント接続されたＳＢＤ寸ｎｐｎトランジスタおよ
びｎｐｎ ）ランジスタであり、等節約には１つのトラ
ンジスタ素子と考えることができ、ＳＢＤ＃ｎｐｎ）ラ
ンジスタ（ロ）の非導通忙対して導通し、出力端子（３
）を高電位側に選択的に接続するためのものである□
ｎｐｎ ）ランジスタ（至）のエミッタは出力端子（３
）に接続され、ＳＢＤけｎｐｎ ）ランジメタ０躇およ
びｎｐｎ ）ランジスタ（至）のコレクタは互いに接続
されて抵抗（イ）を介して高電位電源接続用端子＋１）
Ｋ接続されている。ｎｐｎ ）ランジスタ０のベース
と出力端子（３）の間には抵抗（至）が接続されている
。ａ４は８ＢＤけｎｐｎ ）ランジスタα璋の導通に対
して導通し、出力端子（３）を低電位側に選択的に接続
するための８ＢＤ ｔ＃ ｎｐｎ ）ランジスタであｐ
ｌそのベースはＢＢＤけｎｐｎ ）ランジスタａυのエ
ミッタに、コレクタは出力端子（３）に、エミッタは低
電位電源接続用端子（２）にそれぞれ接続されている。
（ト）はＢＢＤ付ｎｐｎ ）ランジスタＱ４の導通状態
から非導通状態への反転時にそのベース電荷を引き抜く
ための５ＢＤｌｔｎｐｎ）ランジスタでちゃ、そのベー
スおよびコレクタはそれぞれ抵抗＠、＠を介してＳＢＤ
けｎｐｎ ）ランジスタα→のベースに接続され、その
エミッタは低電位電源接続用端子（２）にそれぞれ接続
されている。
から非導通状態への反転時にそのベース電荷を引き抜く
ための５ＢＤｌｔｎｐｎ）ランジスタでちゃ、そのベー
スおよびコレクタはそれぞれ抵抗＠、＠を介してＳＢＤ
けｎｐｎ ）ランジスタα→のベースに接続され、その
エミッタは低電位電源接続用端子（２）にそれぞれ接続
されている。
次に回路の動作について説明する。まず、８ＢＤ＃ｎｐ
ｎ）ランジスタＯＤのベースにハイレベルの信号が入力
されると、ＳＢＤけｎｐｎ トランジスタ（ロ）は導通
と、なり、その結果ＢＢＤ寸ｎｐｎ ）ランジスタθ櫓
が導通して出力端子（３）から電流を吸い込むだめ、出
力端子（３）の電位はロウレベルとなる。これに伴いＢ
ＢＤ付ｎｐｎ ）ランジスタαρのコレクタ電位が低下
するため、ＳＢＤけｎｐｎ ）ランジスタ（２）、 ｎ
ｐｎ ）ランジスタ（至）は非導通状態となる。つぎに
、５ＢＤｆｔｎｐｎ）ランジスタα力のベースにロウレ
ベルの信号が入力されると、ＳＢＤ ｆｔｎ１）ｎ ト
ランジスタ（ロ）は非導通となり、その結果ＳＢＤけｎ
ｐｎ ） ９ンジスタ（ロ）も非導通となる。このとき
ＳＢＤ付ｎｐｎ ）ランジスタ（至）の過渡的な導通に
よってＳＢＤ ｐｆ ｎｐｎ トランジスタ（ロ）のベ
ース電荷を引き抜くため、ＳＢＤ付ｎｐｎ ）ランジス
タａ◆のターンオフ時間が速められる。また、ＳＢＤけ
ｎｐｎ ）ランジスタ（ロ）の非導通罠伴いそのコレク
タ電位が上昇し、ＳＢＤ付ｎｐｎ ）ランジスタ（２）
およびｎｐｎ ）ランジスタ（至）が導通するため、高
電位電源接続用端子（１）から抵抗□□□を介して出力
端子（３）に電流が供給され、出力端子（３）の電位は
ハイレベルと表る。
ｎ）ランジスタＯＤのベースにハイレベルの信号が入力
されると、ＳＢＤけｎｐｎ トランジスタ（ロ）は導通
と、なり、その結果ＢＢＤ寸ｎｐｎ ）ランジスタθ櫓
が導通して出力端子（３）から電流を吸い込むだめ、出
力端子（３）の電位はロウレベルとなる。これに伴いＢ
ＢＤ付ｎｐｎ ）ランジスタαρのコレクタ電位が低下
するため、ＳＢＤけｎｐｎ ）ランジスタ（２）、 ｎ
ｐｎ ）ランジスタ（至）は非導通状態となる。つぎに
、５ＢＤｆｔｎｐｎ）ランジスタα力のベースにロウレ
ベルの信号が入力されると、ＳＢＤ ｆｔｎ１）ｎ ト
ランジスタ（ロ）は非導通となり、その結果ＳＢＤけｎ
ｐｎ ） ９ンジスタ（ロ）も非導通となる。このとき
ＳＢＤ付ｎｐｎ ）ランジスタ（至）の過渡的な導通に
よってＳＢＤ ｐｆ ｎｐｎ トランジスタ（ロ）のベ
ース電荷を引き抜くため、ＳＢＤ付ｎｐｎ ）ランジス
タａ◆のターンオフ時間が速められる。また、ＳＢＤけ
ｎｐｎ ）ランジスタ（ロ）の非導通罠伴いそのコレク
タ電位が上昇し、ＳＢＤ付ｎｐｎ ）ランジスタ（２）
およびｎｐｎ ）ランジスタ（至）が導通するため、高
電位電源接続用端子（１）から抵抗□□□を介して出力
端子（３）に電流が供給され、出力端子（３）の電位は
ハイレベルと表る。
従来のバイポーラ論理回路は以上のように構成されてい
たので、出力端子（３）の状態を高電位状態から圓電位
状態へ変化させる動作を速める手段としてｎｐｎ ）ラ
ンジスタ（２）のベース電荷をＳＢＤ １ｎｐｎ ）ラ
ンジスタａ４の導通と同時に抵抗（財）を介して抜く方
法をとっていたため、ＳＢＤけｎｐｎ トランジスタα
→が導通しロウレベルになるまではｎｐｈ ）ランシス
タ（至）のベース電荷を抜くことができず、ｎｐｎ ト
ランジスタ（至）のターンオフが遅くなるという問題点
があった。
たので、出力端子（３）の状態を高電位状態から圓電位
状態へ変化させる動作を速める手段としてｎｐｎ ）ラ
ンジスタ（２）のベース電荷をＳＢＤ １ｎｐｎ ）ラ
ンジスタａ４の導通と同時に抵抗（財）を介して抜く方
法をとっていたため、ＳＢＤけｎｐｎ トランジスタα
→が導通しロウレベルになるまではｎｐｈ ）ランシス
タ（至）のベース電荷を抜くことができず、ｎｐｎ ト
ランジスタ（至）のターンオフが遅くなるという問題点
があった。
この発明は上記のような問題点を解消するためＫなされ
たもので、ｎｐｎ ）ランジスタ（至）のターンオフを
ＳＢＤけｎｐｎ ）ランジスタαＱの導通によシ行なう
ようにしたのではやくなシ、出力端子（３）の過渡電流
も少なくできるバイポーラ論理回路を得ることを目的と
する。
たもので、ｎｐｎ ）ランジスタ（至）のターンオフを
ＳＢＤけｎｐｎ ）ランジスタαＱの導通によシ行なう
ようにしたのではやくなシ、出力端子（３）の過渡電流
も少なくできるバイポーラ論理回路を得ることを目的と
する。
〔課題を解決するための手段〕
この発明に係るバイポーラ論理回路は高電位点と低電位
点の間に接続され、出力端子のロウ、ハイを指定する信
号をベースに受けて、四つの指定に対して導通し、ハイ
の指定に対して非導通となるｆＪｌのトランジスタと、
この第１のトランジスタの非導通に対して導通し、導通
に対して非導通となる第２のトランジスタおよび第３の
トランジスタと、第１のトランジスタの導通に対して導
通し、非導通に対して非導通となる第４のトランジスタ
および第５のトランジスタと、第４のトランジスタのコ
レクタと第２のトランジスタのベースとの間に接続され
たダイオードと、第４のトランジスタのベースと第１の
トランジスタのエンツタの間に接続された抵抗（ホ）を
設けたものである。
点の間に接続され、出力端子のロウ、ハイを指定する信
号をベースに受けて、四つの指定に対して導通し、ハイ
の指定に対して非導通となるｆＪｌのトランジスタと、
この第１のトランジスタの非導通に対して導通し、導通
に対して非導通となる第２のトランジスタおよび第３の
トランジスタと、第１のトランジスタの導通に対して導
通し、非導通に対して非導通となる第４のトランジスタ
および第５のトランジスタと、第４のトランジスタのコ
レクタと第２のトランジスタのベースとの間に接続され
たダイオードと、第４のトランジスタのベースと第１の
トランジスタのエンツタの間に接続された抵抗（ホ）を
設けたものである。
この発明のバイポーラ論理回路は第１のトランジスタの
導通に対して第５のトランジスタが導通し、第２および
第３のトランジスタが非導通となる一方で、第４のトラ
ンジスタが導通し、第２のトランジスタのベース電荷を
急速に抜くものである０ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図はこの発明によるバイポーラ論理回路の出力回路の一
実施例を示す回路図で、図中符号（ロ）、（イ）、（至
）、α→、（ト）、（ロ）、（財）、翰、（ハ）は第２
図の前記従来のものと同一のものである。因において、
０・は８ＢＤけｎｐｎ ）ランジスタ（ロ）の導通に対
して導通するＳＢＤ ｒｔｎｐｎ ）ランジスタであシ
、そのベースは８ＢＤ寸ｎｐｎ ）ランジスタ（ロ）の
エミッタに抵抗（ホ）を介して接続され、コレクタはＢ
Ｂ Ｄ ａｌを介してｎｐｎ ）ランジスタ（至）の
ベースに接続されていて、エミッタは低電位電源接続端
子（２）に接続されている０ 次に回路の動作について説明する。まず、８ＢＤｆｔ
ｎｐｎ ） ９ンジスタ（ロ）のベースにロウレベルの
信号が入力されると、前記従来回路の場合と同様ＫｓＢ
Ｄｊｔｎｐｎ）ランジスタＵ、Ｑ４１．（１０が非導通
となる。これに伴って、ＳＢＤ １ｌｎｐｎ ）ランジ
スタ（ロ）のコレクタ電位が上昇するため、８ＢＤ ｆ
ｆ ｎｐｎ ）ランジスタ（２）およびｎｐｎ ）ラン
ジスタ（至）は導通する。
導通に対して第５のトランジスタが導通し、第２および
第３のトランジスタが非導通となる一方で、第４のトラ
ンジスタが導通し、第２のトランジスタのベース電荷を
急速に抜くものである０ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図はこの発明によるバイポーラ論理回路の出力回路の一
実施例を示す回路図で、図中符号（ロ）、（イ）、（至
）、α→、（ト）、（ロ）、（財）、翰、（ハ）は第２
図の前記従来のものと同一のものである。因において、
０・は８ＢＤけｎｐｎ ）ランジスタ（ロ）の導通に対
して導通するＳＢＤ ｒｔｎｐｎ ）ランジスタであシ
、そのベースは８ＢＤ寸ｎｐｎ ）ランジスタ（ロ）の
エミッタに抵抗（ホ）を介して接続され、コレクタはＢ
Ｂ Ｄ ａｌを介してｎｐｎ ）ランジスタ（至）の
ベースに接続されていて、エミッタは低電位電源接続端
子（２）に接続されている０ 次に回路の動作について説明する。まず、８ＢＤｆｔ
ｎｐｎ ） ９ンジスタ（ロ）のベースにロウレベルの
信号が入力されると、前記従来回路の場合と同様ＫｓＢ
Ｄｊｔｎｐｎ）ランジスタＵ、Ｑ４１．（１０が非導通
となる。これに伴って、ＳＢＤ １ｌｎｐｎ ）ランジ
スタ（ロ）のコレクタ電位が上昇するため、８ＢＤ ｆ
ｆ ｎｐｎ ）ランジスタ（２）およびｎｐｎ ）ラン
ジスタ（至）は導通する。
したがって、高電位電源接続用端子（１）から抵抗（２
）を介して出力端子（３）に電流が供給され、出力端子
（３）の電位はハイレベルになる。一方、ＳＢＤ＃ｎｐ
ｎトランジスタ（ロ）のベースにハイレベルの信号が入
力されると、前記従来回路の場合と同様にＳＢＤ付ｎｐ
ｎ ）ランジスタ（ロ）は導通となシ、その結果ＢＢＤ
寸ｎｐｎ ）ランジスタα◆、αＱが導通して出力端
子（３）の電位はロウレベルとなシ、出力端子（３）が
ハイレベルからロウレベルとなる。以上の動作におイテ
、ＳＢＤ ｆ４ ｎｐｎ ）ランジスタ（ロ）のエミッ
タ電流はまずＳＢＤトｒｎｐｎ）ランジスタ（ト）を導
通状態にさせるにれにより、ｎｐｎ）ランジスタ（至）
のベース蓄積電荷をＳＢＤけｎｐｎ ）ランジスタ（ト
）の電流増幅率に応じて抜くことができる。また、８Ｂ
Ｄｔ＃ｎｐｎトランジスタ（ロ）のコレクタ・エミッタ
関電８ＥＶｃｍを０．２５Ｖ 、 ＳＢＤ Ｉ′ｔｎｐ
ｎ ）ランジスタ（２）のベース・エミッタ間電圧ＶＢ
１２を０．７５ Ｖ 、ダイオード０◇のアノード・カ
ソード間電圧ＶＤ３１を０．５Ｖ、ＳＢＤ吋ｎｐｎ ト
ランジスタＱＧのベース・コレクタ間電圧ＶＢｃ１６を
０．５Ｖと−ｉると、 Ｖｃｍ１１＋Ｖｍｃ１６＝０．２５＋０．５＝０．７５
Ｖ ・−−−−（１）Ｖ１ｍ１２＋ＶＤ３１ ＝
０．７５＋０．５＝１．２５Ｖ −−−−−（２）と
な９ 、 ｖｃｌｉｌ ＋Ｖａｃ１６とＶ１ｍ１２の電
位が同電位となることを防ぐためにダイオード０１を接
続しである。
）を介して出力端子（３）に電流が供給され、出力端子
（３）の電位はハイレベルになる。一方、ＳＢＤ＃ｎｐ
ｎトランジスタ（ロ）のベースにハイレベルの信号が入
力されると、前記従来回路の場合と同様にＳＢＤ付ｎｐ
ｎ ）ランジスタ（ロ）は導通となシ、その結果ＢＢＤ
寸ｎｐｎ ）ランジスタα◆、αＱが導通して出力端
子（３）の電位はロウレベルとなシ、出力端子（３）が
ハイレベルからロウレベルとなる。以上の動作におイテ
、ＳＢＤ ｆ４ ｎｐｎ ）ランジスタ（ロ）のエミッ
タ電流はまずＳＢＤトｒｎｐｎ）ランジスタ（ト）を導
通状態にさせるにれにより、ｎｐｎ）ランジスタ（至）
のベース蓄積電荷をＳＢＤけｎｐｎ ）ランジスタ（ト
）の電流増幅率に応じて抜くことができる。また、８Ｂ
Ｄｔ＃ｎｐｎトランジスタ（ロ）のコレクタ・エミッタ
関電８ＥＶｃｍを０．２５Ｖ 、 ＳＢＤ Ｉ′ｔｎｐ
ｎ ）ランジスタ（２）のベース・エミッタ間電圧ＶＢ
１２を０．７５ Ｖ 、ダイオード０◇のアノード・カ
ソード間電圧ＶＤ３１を０．５Ｖ、ＳＢＤ吋ｎｐｎ ト
ランジスタＱＧのベース・コレクタ間電圧ＶＢｃ１６を
０．５Ｖと−ｉると、 Ｖｃｍ１１＋Ｖｍｃ１６＝０．２５＋０．５＝０．７５
Ｖ ・−−−−（１）Ｖ１ｍ１２＋ＶＤ３１ ＝
０．７５＋０．５＝１．２５Ｖ −−−−−（２）と
な９ 、 ｖｃｌｉｌ ＋Ｖａｃ１６とＶ１ｍ１２の電
位が同電位となることを防ぐためにダイオード０１を接
続しである。
さらにＳＢＤけｎｐｎ ）ランジスタ（ロ）から８ＢＤ
付ｎｐｎ ）ランジスタα呻のベースに供給される電流
の集中を防いでＢｎＤ寸ｎ％）ランジスタα◆に充分な
ベース電流を供給するために、抵抗−を８ＢＤけトラン
ジスタのベースと５ＢＤｆｔｎｐｎ）ランジスタ（ロ）
のエミッタとの間に接続している。
付ｎｐｎ ）ランジスタα呻のベースに供給される電流
の集中を防いでＢｎＤ寸ｎ％）ランジスタα◆に充分な
ベース電流を供給するために、抵抗−を８ＢＤけトラン
ジスタのベースと５ＢＤｆｔｎｐｎ）ランジスタ（ロ）
のエミッタとの間に接続している。
また、上記実施例に用いられている５Ｂｐ０Ｄはｐｎ接
合ダイオードとしてもよく、上記実施例と同様の効果を
奏する。
合ダイオードとしてもよく、上記実施例と同様の効果を
奏する。
以上のように、この発明によれば、第１のトランジスタ
の導通に対して第４のトランジスタを導通させ、第２の
トランジスタのベース電荷を抜くように構成したので、
出力負荷容量に依存する事なく前記のベース電荷を抜く
ことができ、また、第２のトランジスタおよび第５のト
ランジスタの両者が導通している時間を短くできるとい
う効果がある。
の導通に対して第４のトランジスタを導通させ、第２の
トランジスタのベース電荷を抜くように構成したので、
出力負荷容量に依存する事なく前記のベース電荷を抜く
ことができ、また、第２のトランジスタおよび第５のト
ランジスタの両者が導通している時間を短くできるとい
う効果がある。
第１図はこの発明によるバイポーラ論理回路の出力回路
の一実施例を示す回路図、第２図は従来のバイポーラ論
理回路の出力回路を示すｔ＆！ｌ路図である。 図において、（１）は高電位電源接続端子、（２）はは
磁位電源接続端子、（３）は出力端子、（ロ）、α→、
ＱＩはそれぞれ８ＢＤｆｆｎｐｎ）ランジスタからなる
第１゜第５および第４のトランジスタ、（６）、Ｑｌは
それぞれダーリント接続されたＳＢＤ寸ｎｐｎ ）ラン
ジスタおよびｎｐｎ ）ランジスタからなる第３．第２
０トランジスタ、 ０１）は８ＢＤ。 （１）は抵抗である。 第１図 なお、 図中、 同一符号は同一 または相当部分 を示す。
の一実施例を示す回路図、第２図は従来のバイポーラ論
理回路の出力回路を示すｔ＆！ｌ路図である。 図において、（１）は高電位電源接続端子、（２）はは
磁位電源接続端子、（３）は出力端子、（ロ）、α→、
ＱＩはそれぞれ８ＢＤｆｆｎｐｎ）ランジスタからなる
第１゜第５および第４のトランジスタ、（６）、Ｑｌは
それぞれダーリント接続されたＳＢＤ寸ｎｐｎ ）ラン
ジスタおよびｎｐｎ ）ランジスタからなる第３．第２
０トランジスタ、 ０１）は８ＢＤ。 （１）は抵抗である。 第１図 なお、 図中、 同一符号は同一 または相当部分 を示す。
Claims (1)
- 出力端子を低電位点および高電位点のいずれか一方に選
択的に接続することによりロウおよびハイの論理出力を
行なうバイポーラ論理回路において、前記バイポーラ論
理回路の高電位点と低電位点の間に接続され、前記出力
端子のロウ、ハイを指定する信号をベースに受けて、ロ
ウの指定に対しては導通し、ハイの指定に対しては非導
通となる第１のトランジスタと、前記高電位点と前記出
力端子との間に接続され、前記第１のトランジスタの非
導通に対して導通し、導通に対して非導通となる第２の
トランジスタと、前記高電位点と前記第２のトランジス
タのベースに接続され、前記第１のトランジスタの非導
通に対して導通し、導通に対して非導通となる第３のト
ランジスタと、前記第２のトランジスタのベースと前記
低電位点との間に接続され、前記第１のトランジスタの
導通に対して導通し、非導通に対して非導通となる第４
のトランジスタと、前記出力端子と前記低電位点との間
に接続され、前記第１のトランジスタの導通に対して導
通し、非導通に対して非導通となる第５のトランジスタ
を備えたバイポーラ論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214319A JPH0263217A (ja) | 1988-08-29 | 1988-08-29 | バイポーラ論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214319A JPH0263217A (ja) | 1988-08-29 | 1988-08-29 | バイポーラ論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263217A true JPH0263217A (ja) | 1990-03-02 |
Family
ID=16653788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214319A Pending JPH0263217A (ja) | 1988-08-29 | 1988-08-29 | バイポーラ論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096402A (en) * | 1996-01-30 | 2000-08-01 | Hashimoto Forming Industry Co., Ltd. | Elongate composite member having a longitudinally varying cross-sectional shape, as well as method of, and apparatus for manufacturing the same |
-
1988
- 1988-08-29 JP JP63214319A patent/JPH0263217A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096402A (en) * | 1996-01-30 | 2000-08-01 | Hashimoto Forming Industry Co., Ltd. | Elongate composite member having a longitudinally varying cross-sectional shape, as well as method of, and apparatus for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0349954A2 (en) | Voltage clamped differential to single ended converter circuit | |
| US3024422A (en) | Circuit arrangement employing transistors | |
| US4081695A (en) | Base drive boost circuit for improved fall time in bipolar transistor logic circuits | |
| US3394268A (en) | Logic switching circuit | |
| US5041743A (en) | Emitter-follower circuit with reduced delay time | |
| US3868517A (en) | Low hysteresis threshold detector having controlled output slew rate | |
| US3872323A (en) | Differential to single ended converter circuit | |
| US3927333A (en) | Electronic circuit comprising complementary symmetrical transistors | |
| US2927733A (en) | Gating circuits | |
| US4376900A (en) | High speed, non-saturating, bipolar transistor logic circuit | |
| US3124758A (en) | Transistor switching circuit responsive in push-pull | |
| US4446385A (en) | Voltage comparator with a wide common mode input voltage range | |
| US4511809A (en) | Switch circuit having improved switching characteristics | |
| US5034631A (en) | TTL compatible output circuit with a high switching speed | |
| US3456128A (en) | Differential amplifier voltage comparison circuitry including a network for converting spurious normal mode signals to common mode signals | |
| JP2508488B2 (ja) | バッファ回路 | |
| US4185212A (en) | Level shifting circuit | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| JP2645596B2 (ja) | 電圧検出回路 | |
| JPH0767074B2 (ja) | 出力電流駆動回路 | |
| US3728530A (en) | Binary to decimal converter circuit | |
| JP2594063Y2 (ja) | ピン・エレクトロニクス・カード用ドライバ回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPS63133719A (ja) | 論理回路 | |
| SU1223333A1 (ru) | Двухтактный усилитель мощности |