JPH0263301A

JPH0263301A - ダイオードリミッタ

Info

Publication number: JPH0263301A
Application number: JP63216734A
Authority: JP
Inventors: Osahisa Furuya; 長久古谷; Hiroshi Mugitani; 麦谷　浩
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-08-30
Filing date: 1988-08-30
Publication date: 1990-03-02
Also published as: US5128636A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するための手段作用実施例本発明の第１実施例本発明の第２実施例本発明の第３実施例本発明の第４実施例発明の効果（第５〜９図）（第１図）（第２図）（第３図）（第４図）〔概要〕ダイオードリミッタに関し、構成の複雑化を招くことなく、通過電力の抑制レベルを
調節可能なダイオードリミッタを提供することを目的と
し、高電力パルス信号が印加される入力端と受信機側に接続
される出力端との間を結ぶ信号線路と、高電力パルス信
号の印加時に導通して前記信号線路を低インピーダンス
で線間接続するＰＩＮダイオードと、該信号線路から高
電力パルス信号の一部を取り出す方向性結合器と、ＰＩ
ＮダイオードのＤＣリターン経路に挿入された検波ダイ
オードと、方向性結合器を含む電流経路中に挿入され、
抵抗値を変えることが可能な抵抗体と、該抵抗体で発生
した電圧をＰＩＮダイオードに印加する印加手段と、を
′備えて構成している。

〔産業上の利用分野〕

本発明は、ダイオードリミッタに関し、特に、パルスレ
ーダに用いられるダイオードリミッタに関する。

一般に、パルスレーダでは、送信機で作られた高電力の
送信パルスをアンテナから発射し、目標からの反射エコ
ーを同一のアンテナで受けて受信機に導くといった一連
の送・受信動作を繰り返す。

このため、送信時にはアンテナを送信機側に接続し、受
信時（送信期間以外）にはアンテナを受信機側に接続す
るといった送・受切換装置を必要とする。

送・受切換装置は上述の切換機能を有する他に、自局の
送信パルスや近距離反射物体からの過大な反射エコーあ
るいは近接する他のレーダ局からの送信パルスといった
大電力信号から受信機ヘッドを保護する機能も有してお
り、特に、近時の高性能受信機ヘッドを有するパルスレ
ーダでは確実な保護が求められる。

このような切換機能および保護機能を行うために、従前
、ＴＲ管（Ｔｒａｎｓｍｉｔ−Ｒｅｃｅｉｖｅ　Ｔｕｂ
ｅ　）およびＡＴＲ管（Ａｎｔｉ−ＴＲＴｕｂｅ、）と
いった放電管が使用されていたが、放電管は、放電を開
始するまでに若干のタイムラグがあり、受信機側に送信
パルスの立上りの一部が洩れてしまうといった不具合か
ら保護性能の面で充分でなく、また、放電停止期にいわ
ゆる回復時間が存在することから、近距離探知距離が少
なからず増大するといった面で不具合があり、近時では
放電管に代わって、より高速動作の可能なダイオードリ
ミッタが使用されてきている。

〔従来の技術〕

従来のこの種のダイオードリミッタとしては、例えば、
第５．６図に示すものがある。第５図（ａ）において、
１はキャリア、２はＭＩＣ基板であり、ＭＩＣ基板２に
は５０Ω線路３が形成されている。５０Ω線路３の一端
側（入力端Ａ）はアンテナおよび送信機側に接続され、
他端側（出力端Ｂ）は受信機側に接続されている。また
、ＭＩＣ基板２には、上述の５０Ω線路３とともに、こ
の５０Ω線路３に接続された整合線路４．５も形成され
ており、整合線路４．５の終端にはＰＩＮダイオード６
．７が接続されている。なお、第５図（ｂ）は第５図（
ａ）に対応する等価回路である。

このような構成において、今、入力端Ａに大電力パルス
が印加されると、まず、入力端Ａに近いＰＩＮダイオー
ド６が導通して低インピーダンス状態となり、このため
、整合線路４が終端短絡となる。ここで、整合線路４と
５０Ω線路３の接続点（イ）から終端短絡箇所までの線
路長をλ／２長若しくはλ／２の整数倍長とすると、接
続点（イ）はＰＩＮダイオード６のインピーダンスで線
間短絡されたと同等となり、大電力パルスの出力端Ｂ側
への通過が阻止される。しかし、実際には、ＰＩＮダイ
オード６のインピーダンスは完全にゼロとなり得ないの
で、若干の洩れ電力が通過していくが、この洩れ電力は
次段のＰＩＮダイオード７の導通による５０Ω線路３と
整合線路５との接続点（ロ）の低インピーダンス状態に
よって通過が阻止され、その結果、出力端已における電
力レベルは、受信機ヘッドを保護するに足りる大きさに
制限される。

一方、入力端Ａに微弱な受信信号が印加されると、ＰＩ
Ｎダイオード６．７は導通せず、整合線路４．５は終端
開放状態となり、５０Ω線路３側から見た整合線路４．
５およびＰＩＮダイオード６、７は高インピーダンスと
なって受信信号は低損失で出力端Ｂに伝えられる。

すなわち、大電力の送信パルス等から受信機を保護する
場合は、ＰＩＮダイオード６．７が導通して５０Ω線路
３の入力端間をアイソレーションし、また、受信時は、
ＰＩＮダイオード６．７が導通せず、５０Ω線路３の入
出力端子間を低損失で接続するといった動作が得られる
。

第６図は他の従来例を示す図であり、この例では、５０
Ω線路３に直接ＰＩＮダイオード６．７を挿入している
。

ところで、リミンタ動作は、入力端Ａに印加される最大
の予測印加電力を、受信機側ヘッドを保護するに足りる
電力まで抑えることが目的であり、予測印加電力の最大
値としては多くの場合、自局の送信電力が与えられる。

また、受信機ヘッドの耐電力は各々のレーダシステムに
よって異なる。

このため、ダイオードリミッタにはシステム仕様に適合
したアイソレーション特性が求められる。

上述の第５図および第６図の例で、要求されたアイソレ
ーション特性を満足させるためには、ＰＩＮダイオード
６．７の特性をシステム毎に調節する必要があり、コス
トの面で問題がある。

そこで、第７図に示す回路を、第５図および第６図に付
加することが行われる。第７図において、８は抵抗、９
は５０Ω線路３のＤＣリターン用のＲＦコイルであり゛
、抵抗８の両端にはバイアス電源Ｅｖが印加されている
。このような構成において、５０Ω線路３には常時Ｅｖ
なる順方向電圧が与えられることとなり、このＥｖの大
きさを調整することで、５０Ω線路３に接続されたＰＩ
Ｎダイオードのオン／オフ特性をコントロールすること
ができ、システム仕様に適合したアイソレーション特性
を自在に得ることができる。

しかし、第７図の例では、５０Ω線路３のＤ　ＣＩＪタ
ーン経路中に抵抗８が介在しているので、ＤＣリターン
電流を円滑に流すために、この抵抗８の値を極めて小さ
な値（例えば３Ω程度）にしなければならず、Ｂｙを電
源としてこの抵抗８に流れ込むバイアス電流Ｅｉが例え
ば１５０ｍＡ程度と大きくなって電力消費の面で不具合
がある。

このための対策としては、（１）第８図に示すように、ピックアッププローブ１２
で検出した電力を検波ダイオード１３を介してＤＣアン
プ１４に入力し、ＤＣアンプ１４で増幅して強制バイア
スを作り、この強制バイアスでＰＩＮダイオードのオン
／オフ特性をコントロールするものや、（Ｉ［）第９図に示すように、方向性結合器１５から取
り出された電力をＤＣアンプ１６で増幅して検波ダイオ
ード１７を駆動してＰＩＮダイオードのオン／オフ特性
をコントロールするものなどが知られている。

〔発明が解決しようとする課題］しかしながら、上述の（Ｉ）（ＩＩ）にあってはＤＣア
ンプを要するため、構成が複雑化するといった問題点が
ある。

そこで、本発明は、構成の複雑化を招くことなく、通過
電力の抑制レベルを調節可能なダイオードリミッタを提
供することを目的としている。

〔課題を解決するための手段〕

本発明では、上記目的を達成するために、高電力パルス
信号が印加される入力端と受信機側に接続される出力端
との間を結ぶ信号線路と、高電力パルス信号の印加時に
導通して前記信号線路を低インピーダンスで線間接続す
るＰＩＮダイオードと、該信号線路から高電力パルス信
号の一部を取り出す方向性結合器と、ＰＩＮダイオード
のＤＣリターン経路に挿入された検波ダイオードと、方
向性結合器を含む電流経路中に挿入され、抵抗値を変え
ることが可能な抵抗体と、該抵抗体で発生した電圧をＰ
ＩＮダイオードに印加する印加手段と、を備えて構成し
ている。

〔作用〕

本発明では、送信パルス信号の電力の一部が方向性結合
器によって取り出され、この取り出された電力の大きさ
に応じた電圧が抵抗体に生じてＰＩＮダイオードに印加
され、強制バイアスとなる。

そして、ＰＩＮダイオードのオン／オフ特性を調整する
必要がある場合には、抵抗体の値を適宜変えることよよ
り、強制バイアスの大きさが変えられ、必要なアイソレ
ーション特性が得られる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図は本発明に係るダイオードリミッタの第１実施例
を示す図である。第１図（ａ）において、２０はキャリ
ア、２１はＭＩＣ基板、２２は５０Ωの信号線路、２３
．２４は整合線路、２５はストリップライン型の方向性
結合器、２６は抵抗（抵抗体）、２７．２８はＰＩＮダ
イオード、２９は検波ダイオード、３０はパスコン、３
１はアース接ｔＡＬ　３２はＲＦコイル（印加手段）で
ある。第１図（ｂ）は第１図（ａ）に対応する等価回路
であり、対応する各部材には第１図（ａ）と同一の符号
を付す。

信号線路２２は高電力パルス信号が印加される入力端Ａ
と受信機側に接続される出力端Ｂとの間を結ぶものであ
り、また、ＰＩＮダイオード２７．２８は、高電力パル
ス信号の印加時に導通しておよそλ／２長若しくはλ／
２の整数倍長離れた信号線路２２を低インピーダンスで
線間接続する。一方、方向性結合器２５は、信号線路２
２から高電力パルス信号の一部を取り出すもので、方向
性結合器２５は抵抗２６および検波ダイオード２９とと
もに、電流経路■、を形成している。また、電流経路■
、中の検波ダイオード２９は、ＰＩＮダイオード２７．
２８のＤＣリターン経路■２の一部も形成している。な
お、ＲＦコイル３２は電流経路Ｉ、に生じた電圧、すな
わち、電流経路■、を流れる電流と抵抗２６の抵抗値と
の積で表わされる電圧ＥａをＰＭＮダイオード２７．２
８に印加する印加手段として機能する。

このような構成において、今、信号線路２２の入力端λ
に加えられる高電力パルス信号Ｐｉの立ち上がり過渡時
を考える。入力端Ａに印加されたＰｉの一部は方向性結
合器２５から電流経路１１に取り出され、これにより電
流経路Ｉｌに電流が流れて抵抗２６に電圧Ｅ、が発生す
る。電圧ＥＡはＲＦコイル３２を介してＰＩＮダイオー
ド２７．２８に強制バイアスとして加えられる。すなわ
ち、上記Ｅ。

の大きさはＰｉのレベルが上昇するに従って大きくなり
、その結果、強制バイアスの大きさもＰＩＮダイオード
２７．２８の導通を助長する方向に増大されていき、結
局、Ｐｉのレベルが所定の大きさになったとき、まず、
ＰＩＮダイオード２７が、そしてその後ＰＩＮダイオー
ド２８が導通してこれらのＰＩＮダイオード２７．２８
からλ／２（但し、λ：Ｐｉの搬送周波数の波長）離れ
た信号線路２２を、そのＰＩＮダイオード２７．２８の
導通インピーダンスで線間接続し、Ｐｉを入力端Ａ側へ
と反射する。すなわち、入力端Ａから出力端ＢへのＰｉ
伝達を阻止し、アイソレーションする。

ここで、強制バイアスを大きくすると、ＰＩＮダイオー
ド２７．２８の導通速度が速められ、また、強制バイア
スを小さくすると、ＰＩＮダイオード２７．２８の導通
速度が遅くなる。例えば、導通速度を遅くすると、Ｐｉ
のレベルがある程度上昇した後でなければＰＩＮダイオ
ード２７．２８が導通しないので、出力端Ｂに現れる電
力レベルが比較的に大きなものとなり、場合によっては
、受信機ヘッドを損傷する。したがって、強制バイアス
の大きさは要求されるアイソレーション特性に適合させ
る必要があるが、本実施例では、抵抗２Ｇの値を変える
だけでこの要求に答えることができる。すなわち、抵抗
２６の値を仮に太き目に変化させると、ＥＡの増加→強
制バイアスの増加となり、結局、ＰＩＮダイオード２７
．２８の導通速度を速めて出力端Ｂに現れる洩れ電力（
通過電力）レベルを抑制することができる。

このように、本実施例では、抵抗２６の値をシステム要
求等に適合させて適宜調節するだけで、必要なアイソレ
ーション特性を得ることができる。

また、ＤＣアンプ等を要していないので構成が複雑化す
ることはない。さらに、抵抗２６の挿入位置をＰＩＮダ
イオード２７．２８のＤＣリターン経路とは別にしてい
るので、抵抗２６の値を設定するにあたっては、Ｄ’Ｃ
リターン電流を考慮する必要がな（、所望の値を自在に
設定することができる。

第２図は本発明の第２実施例を示す図である。

なお、第１図と同一機能の部材には同一の符号を付す。

本実施例では、信号線路２２に直接ＰＩＮダイオード２
７．２８を接続している。本実施例においても、方向性
結合器２５を介してＰｉの一部が取り出され、抵抗２６
に電圧ＥＡが発生してこのＥ、が強制バイアスとしてＰ
ＩＮダイオード２７．２８に印加される。したがって、
本実施例でも第１実施例と同一の作用効果が得られる。

第３図は本発明の第３実施例を示す図である。

なお、第１実施例と同一機能の部材には同一の符号を付
す。本実施例では、方向性結合器２５の負荷抵抗５０が
ＲＦアース用スストリップ線路５１介してアース側に交
流接続されている他、検波ダイオード２９の負荷となる
抵抗５２が別に設けられている。

すなわち、抵抗５２の値を変えることにより、ＰＩＮダ
イオード２７．２８に加える強制バイアスの大きさを変
え、アイソレーション特性が可変できるようにしている
。したがって、本実施例でも第１実施例と同一の作用効
果を得ることができる。

第４図は本発明の第４実施例を示す図であり、第３実施
例のＰＩＮダイオード２７．２８を信号線路２２に直接
接続した例である。なお、他の構成は第３実施例と同一
である。

このように、上記各実施例では、方向性結合器２５から
取り出されたＰｉの大きさに応じた電圧を抵抗２６（あ
るいは抵抗５２）で発生させ、この電圧を強制バイアス
としてＰＩＮダイオード２７．２８に加えるでいる。し
たがって、抵抗２６（あるいは抵抗５２）の値を変える
ことにより、ＰＩＮダイオード２７．２８のオン／オフ
特性をコントロールすることができ、信号線路２２の出
力端Ｂに現れる通過電力レベルを要求された大きさに設
定することができる。

〔発明の効果〕

本発明によれば、構成の複雑化を招くことなく、通過電
力の抑制レベルを調節することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すその構成図、第２図
は本発明の第２実施例を示すその構成図、第３図は本発
明の第３実施例を示すその構成図、第４図は本発明の第
４実施例を示すその構成図、第５図は第１の従来例を示
すその構成図、第６図は第２の従来例を示すその構成図
、第７図は第１および第２の従来例に付加される回路を
示す回路図、第８図は第３の従来例を示すその回路図、第９図は第４
の従来例を示すその回路図である。２２・・・・・・信号線路、２５・・・・・・方向性結合器、２７．２８・・・・・・ＰＩＮダイオード、２９・・・
・・・検波ダイオード、２６．５２・・・・・・抵抗（抵抗体）、３２・・・・
・・ＲＦコイル（印加手段）。第１図第２実施例の構成図第４実施例の構成図第図第１の従来例の構成図第５図第２の従来例の構成図第６図

Claims

【特許請求の範囲】　高電力パルス信号が印加される入力端と受信機側に接
続される出力端との間を結ぶ信号線路と、高電力パルス
信号の印加時に導通して前記信号線路を低インピーダン
スで線間接続するＰＩＮダイオードと、該信号線路から高電力パルス信号の一部を取り出す方向
性結合器と、ＰＩＮダイオードのＤＣリターン経路に挿入された検波
ダイオードと、方向性結合器を含む電流経路中に挿入され、抵抗値を変
えることが可能な抵抗体と、該抵抗体で発生した電圧をＰＩＮダイオードに印加する
印加手段と、を備えたことを特徴とするダイオードリミッタ。